JPH1065042A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1065042A
JPH1065042A JP8218220A JP21822096A JPH1065042A JP H1065042 A JPH1065042 A JP H1065042A JP 8218220 A JP8218220 A JP 8218220A JP 21822096 A JP21822096 A JP 21822096A JP H1065042 A JPH1065042 A JP H1065042A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor
mounting portion
semiconductor pellet
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8218220A
Other languages
English (en)
Other versions
JP2904141B2 (ja
Inventor
Masato Ujiie
正人 氏家
Yasuhiro Kurokawa
泰弘 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8218220A priority Critical patent/JP2904141B2/ja
Priority to US08/908,063 priority patent/US6137170A/en
Priority to KR1019970039384A priority patent/KR100270828B1/ko
Publication of JPH1065042A publication Critical patent/JPH1065042A/ja
Application granted granted Critical
Publication of JP2904141B2 publication Critical patent/JP2904141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【課題】 ボンディングワイヤの長さを長くすることな
く、半導体ペレットとペレット搭載部とを接合する接合
材の半導体ペレット上部への這い上がりを防止すること
ができるパッケージ、及び半導体実装基板、並びに該パ
ッケージ及び半導体実装基板に半導体ペレットを搭載し
てなる半導体装置を提供すること。 【解決手段】 本発明の半導体装置は、半導体ペレット
１と、半導体ペレット１を搭載するペレット搭載部２１
を有するパッケージとを備えており、パッケージのペレ
ット搭載部２１上に半導体ペレット１が接合材６を介し
て搭載する際に、ペレット搭載部２１の半導体ペレット
１を搭載する面の面積が、半導体ペレット１のペレット
搭載部２１に搭載される面の面積より所定の面積だけ小
さいようにして構成されているため、接合材の這い上が
りを防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導体ペレットを搭載するための半導体実装
基板及び半導体ペレットを収容するパッケージを備えた
半導体装置に関する。
【０００２】
【従来の技術】一般に、この種の半導体装置では、半導
体ペレットを外部からの衝撃から保護し、半導体ペレッ
トと外部との電気的接続を容易にするなどのために、半
導体ペレットがパッケージあるいは半導体実装基板に取
り付けられている。
【０００３】また、上記したパッケージにおいて高信頼
性を要求されるＬＳＩチップや大型のチップ搭載に適す
るものとして、セラミックパッケージがあり、このセラ
ミックパッケージは、放熱特性がプラスチックパッケー
ジに比較して良好であるため、消費電力の大きいＬＳＩ
チップ用としても使用されている。このセラミックパッ
ケージに半導体ペレットを取り付ける場合、パッケージ
内部に形成されたキャビティ内部のペレット搭載部に接
合材を塗布し、該接合材の上に半導体ペレットを設置
し、コレットと呼ばれる器具にて半導体ペレットの周辺
を押さえ、スクラブすることにより、半導体ペレットは
ペレット搭載部に接合されている。
【０００４】このような半導体装置では、特開昭６１−
２１２０４３号公報（以下、従来例）で指摘されている
ように、接合の際に接合材がキャビティの内壁に向かっ
て盛り上がり、ペレット搭載時において半導体ペレット
とペレット搭載部との間に隙間が生じることにより、接
合材中にボイドが生じたり、半導体ペレットにクラック
が生じるといった問題があった。
【０００５】このような問題を解決するために、上記し
た従来例のセラミックパッケージにおいては、ペレット
搭載部の周辺に接合材を平坦化するための溝が形成され
ており、この溝に接合材を流し込むことにより、接合材
の平坦化を図っている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来例
のセラミックパッケージにおいては、図４に示される様
な問題を有していた。
【０００７】即ち、接合材６の塗布量が多かったり、コ
レットを用いて行われるスクラブの回数が多かったりす
ると、例えペレット搭載部３４の周辺に溝を有していた
としても、接合材６が半導体ペレット１の側面をつたわ
って、半導体ペレット１の上部方向（半導体ペレット１
のペレット搭載部３４に搭載される面と反対の面のある
方向、即ち、図４における上方向）に這い上がりを起こ
すといった問題を生じることになる。
【０００８】更に、スクラブの際に半導体ペレットを押
さえるコレットの先端、半導体ペレットのボンディング
パッド、及びパッケージ側のボンディングパッドなど
に、この這い上がった接合材が付着すると、他の半導体
ペレットの周辺への接合材の付着やワイヤボンディング
を行えないといった問題を引き起こすことになる。ま
た、接合材が導電性を有するものである場合、這い上が
ってきた接合材によりワイヤ同士が接続されてしまった
り、ボンディングパッド同士が接続されてしまうことに
より、ショート不良を生じることになる。
【０００９】更に、一般に、半導体ペレットをセラミッ
クパッケージに搭載する工程において、上述した様な問
題を避けるために、接合材が這い上がりを起こしている
ものを外観上から不良であると判断しているため、高い
歩留まりが得られなかった。
【００１０】本発明は、このような問題を解決すべく、
接合材の這い上がり防止することができるパッケージ、
及び半導体実装基板、並びに該パッケージ及び半導体実
装基板に半導体ペレットを搭載してなる半導体装置を提
供することを目的とする。
【００１１】また、本発明の他の目的は、ボンディング
ワイヤの長さを長くすることなく、上述の目的を達成出
来るパッケージ、及び半導体実装基板、並びに該パッケ
ージ及び半導体実装基板に半導体ペレットを搭載してな
る半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明においては、従来
例のセラミックパッケージにおける接合材の這い上がり
が、ペレット搭載部の半導体ペレットを搭載する面の面
積と、半導体ペレットのペレット搭載部に搭載される面
の面積とを比較した際、同じ若しくはペレット搭載部の
方が広くなるように構成されているために生じていたこ
とを見出だし、このような接合材の這い上がりを防止す
るために、以下に示す手段を提供することとする。
【００１３】即ち、本発明のパッケージは、ペレット搭
載部の半導体ペレットを搭載する面の面積が、前記半導
体ペレットの前記ペレット搭載部に搭載される面の面積
より所定の面積だけ小さいようにして構成されている。
【００１４】ここで、例えば、前記半導体ペレットが略
直方体形状であり、前記ペレット搭載部の前記半導体ペ
レットを搭載する面が略四角形状である場合、前記所定
の面積は、前記ペレット搭載部の前記半導体ペレットを
搭載する面の一辺の長さが、前記半導体ペレットの前記
ペレット搭載部に搭載される面の一辺の長さより、０．
１ミリメートル以上４ミリメートル以下の範囲において
短くなるようにして決定される。
【００１５】このような構成とすると、接合材の塗布量
が多い場合や、コレットを用いて行われるスクラブの回
数が多い場合においても、接合材がペレット搭載部の側
面を半導体ペレットとは逆の方向につたうことになるた
め、接合材がキャビティの内壁と半導体ペレットとの間
の領域を這い上がることはない。
【００１６】
【発明の実施の形態】以下に、本発明をセラミックパッ
ケージに適用した例を実施の形態として図面を用いて説
明する。
【００１７】（第１の実施の形態）本発明の第１の実施
の形態のセラミックパッケージは、図１に示されるよう
に、概略的には、ペレット搭載部２１が半導体ペレット
１の放熱特性を高めるための金属板２の一部として形成
されているものである。また、本実施の形態のセラミッ
クパッケージは、外部接続端子５から見て、半導体ペレ
ット１、ペレット搭載部２１の順に設けられている、所
謂、キャビティダウン構造を有するセラミック・ピング
リッドアレイ・パッケージ（以下、セラミック・ＰＧＡ
・パッケージ）である。
【００１８】以下に、本実施の形態のセラミック・ＰＧ
Ａ・パッケージについて、図１を参照して、詳細に説明
する。
【００１９】本実施の形態のセラミック・ＰＧＡ・パッ
ケージは、半導体ペレット１の放熱特性を高めるための
金属板２と、半導体ペレット１を囲うようにして形成さ
れたセラミック部３と、半導体ペレット１をキャビティ
に封止するための蓋（セラミックキャップ）４と、半導
体ペレット１に電気的に接続された外部接続端子（外部
ピン）５とを備えている。
【００２０】金属板２は、ＣｕＷ（銅タングステン）で
構成された凸型形状をしており、凸部が半導体ペレット
１を搭載するためのペレット搭載部２１となっている。
また、ペレット搭載部２１には、半導体ペレット１が、
接合材（樹脂ペースト）６を介して接合されている。
【００２１】セラミック部３は、グリーンシートと呼ば
れるセラミックとして焼結する前の「生」のシートを数
段積層して焼結し形成されたものである。また、セラミ
ック部３は、焼結前に形成された導電配線（パターン）
３１と、導電配線（ビア）３２を備えている。パターン
３１は、積層前の各グリーンシート上に、スクリーン印
刷などにより形成される。ビア３２は、各グリーンシー
トに形成されたパターン３１を各グリーンシート間にお
いて上下方向に接続するためのものであり、焼結前にグ
リーンシートに形成されたビア・ホールに配される。更
に、セラミック部３は、金属板２とロウ材（ＡｇＣｕ
等）７で接合されて、半導体ペレット１を収容するキャ
ビティを形成している。
【００２２】尚、本実施の形態においては、半導体ペレ
ット１を該キャビティ内部に収容した状態において、該
キャビティは、図１に示される様に、半導体ペレット１
及び凸状のペレット搭載部２１と、並びにキャビティの
内壁との間に空間を有するようにして形成されている。
【００２３】セラミックキャップ４は、キャビティ内部
に半導体ペレット１を封止するために、封止材８にて、
セラミック部３に接合されている。
【００２４】外部接続端子５は、セラミック部３のセラ
ミックキャップ４側表面にアレイ状に設けられた外部ピ
ンであり、半導体ペレット１上の端子に接続された金属
の細線であるアルミワイヤ９と、該アルミワイヤ９に接
続されたパターン３１及びビア３２とを介して、半導体
ペレット１と電気的に接続されている。
【００２５】ここで、本実施の形態においては、半導体
ペレット１上のボンディングパットから延びるアルミワ
イヤ（ボンディング線）９は、ペレット搭載部２１の凸
状部より外側において、半導体ペレット１に接続されて
いる。
【００２６】また、本実施の形態においては、ペレット
搭載部２１の半導体ペレット１を搭載する面の面積は、
半導体ペレット１のペレット搭載部２１に搭載される面
の面積よりも大きくなるように形成されている。これに
より、半導体ペレット１が金属板２のペレット搭載部２
１に樹脂ペースト６を介して接合される際に、該樹脂ペ
ースト６の塗布量が多い場合にも、余分な樹脂ペースト
６は、金属板２のペレット搭載部２１の側部をつたっ
て、図１における下方向へ移動することになる。また、
半導体ペレット１を金属板２のペレット搭載部２１に樹
脂ペースト６を介して接合する際には、一般にコレット
と呼ばれる治具にて、半導体ペレット１をペレット搭載
部２１にスクラブして接合するのであるが、このスクラ
ブの回数が多い場合にも、樹脂ペースト６の塗布量が多
い場合と同様に、樹脂ペースト６は、金属板２のペレッ
ト搭載部２１の側部をつたって、図１における下方向へ
移動することになる。
【００２７】即ち、半導体ペレット１をペレット搭載部
２１上に接合する接合材６は、図１に示される様に、半
導体ペレット１の接合面からはみ出すことなく、且つ、
ペレット搭載部２１の凸部を覆う様な形状で、半導体ペ
レット１とペレット搭載部２１とを接合している。
【００２８】従って、本実施の形態のセラミック・ＰＧ
Ａ・パッケージにおいては、樹脂ペースト６の塗布量が
多い場合や、スクラブの回数が多い場合においても、樹
脂ペースト６が、半導体ペレット１の側部をつたわり図
１における這い上がりを起こすことがない。これによ
り、前述の外観上不良やショート不良などを軽減するこ
とが出来、歩留まりも高くなる。
【００２９】また、このような構成とすると、半導体ペ
レットとキャビティ内壁との間隔を開けることによりボ
ンディングワイヤの長さが長くなることがないことは言
うまでもないことである。
【００３０】（第２の実施の形態）本発明の第２の実施
の形態のセラミックパッケージは、図２に示されるよう
に、概略的には、ペレット搭載部２１が半導体ペレット
１の放熱特性を高めるための金属板２の一部として形成
されているものである。また、本実施の形態のセラミッ
クパッケージは、外部接続端子５から見て、半導体ペレ
ット１、ペレット搭載部２１の順に設けられている、所
謂、キャビティダウン構造を有するセラミック・ボール
グリッドアレイ・パッケージ（以下、セラミック・ＢＧ
Ａ・パッケージ）である。
【００３１】以下に、本実施の形態のセラミック・ＢＧ
Ａ・パッケージについて、図２を参照して、詳細に説明
する。
【００３２】本実施の形態のセラミック・ＢＧＡ・パッ
ケージは、半導体ペレット１の放熱特性を高めるための
金属板２と、半導体ペレット１を囲うようにして形成さ
れたセラミック部３と、半導体ペレット１をキャビティ
に封止するための蓋（セラミックキャップ）４と、半導
体ペレット１に電気的に接続された外部接続端子（ボー
ル）５とを備えている。
【００３３】金属板２は、ＣｕＷ（銅タングステン）で
構成された凸型形状をしており、凸部が半導体ペレット
１を搭載するためのペレット搭載部２１となっている。
また、ペレット搭載部２１には、半導体ペレット１が、
接合材（樹脂ペースト）６を介して接合されている。
【００３４】セラミック部３は、グリーンシートを数段
積層して焼結し形成されたものである。また、セラミッ
ク部３は、焼結前に形成された導電配線（パターン）３
１と、導電配線（ビア）３２とを備えている。パターン
３１は、積層前の各グリーンシート上に、スクリーン印
刷などにより形成される。ビア３２は、各グリーンシー
トに形成されたパターン３１を各グリーンシート間にお
いて上下方向に接続するためのものであり、焼結前にグ
リーンシートに形成されたビア・ホールに配される。更
に、セラミック部３は、金属板２とロウ材（ＡｇＣｕ
等）７で接合されて、半導体ペレットを収容するキャビ
ティを形成している。
【００３５】尚、本実施の形態においては、半導体ペレ
ット１を該キャビティ内部に収容した状態において、該
キャビティは、図２に示される様に、半導体ペレット１
及び凸状のペレット搭載部２１と、並びにキャビティの
内壁との間に空間を有するようにして形成されている。
【００３６】セラミックキャップ４は、キャビティ内部
に半導体ペレット１を封止するために、封止剤８にて、
セラミック部３に接合されている。
【００３７】外部接続端子５は、セラミック部３のセラ
ミックキャップ４側表面にアレイ状に設けられたボール
であり、半導体ペレット１上の端子に接続された金属の
細線であるアルミワイヤ９と、該アルミワイヤ９に接続
されたパターン３１及びビア３２とを介して、半導体ペ
レット１と電気的に接続されている。
【００３８】ここで、本実施の形態においては、半導体
ペレット１上のボンディングパットから延びるアルミワ
イヤ（ボンディング線）９は、ペレット搭載部２１の凸
状部より外側において、半導体ペレット１に接続されて
いる。
【００３９】また、本実施の形態においては、ペレット
搭載部２１の半導体ペレット１を搭載する面の面積は、
半導体ペレット１のペレット搭載部２１に搭載される面
の面積よりも大きくなるように形成されている。これに
より、半導体ペレット１が金属板２のペレット搭載部２
１に樹脂ペースト６を介して接合される際に、該樹脂ペ
ースト６の塗布量が多い場合にも、余分な樹脂ペースト
６は、金属板２のペレット搭載部２１の側部をつたっ
て、図２における下方向へ移動することになる。また、
半導体ペレット１を金属板２のペレット搭載部２１に樹
脂ペースト６を介して接合する際には、一般にコレット
と呼ばれる治具にて、半導体ペレット１をペレット搭載
部２１にスクラブして接合するのであるが、このスクラ
ブの回数が多い場合にも、樹脂ペースト６の塗布量が多
い場合と同様に、樹脂ペースト６は、金属板２のペレッ
ト搭載部２１の側部をつたって、図２における下方向へ
移動することになる。
【００４０】即ち、半導体ペレット１をペレット搭載部
２１上に接合する接合材６は、図２に示される様に、半
導体ペレット１の接合面からはみ出すことなく、且つ、
ペレット搭載部２１の凸部を覆う様な形状で、半導体ペ
レット１とペレット搭載部２１とを接合している。
【００４１】従って、本実施の形態のセラミック・ＢＧ
Ａ・パッケージにおいては、樹脂ペースト６の塗布量が
多い場合や、スクラブの回数が多い場合においても、樹
脂ペースト６が、半導体ペレット１の側部をつたわり図
１における這い上がりを起こすことがない。これによ
り、前述の外観上不良やショート不良などを軽減するこ
とが出来、歩留まりも高くなる。
【００４２】また、このような構成とすると、半導体ペ
レットとキャビティ内壁との間隔を開けることによりボ
ンディングワイヤの長さが長くなることがないことは言
うまでもないことである。
【００４３】尚、上述した第１及び第２の実施の形態の
ような、キャビティダウン構造を有するセラミックパッ
ケージにおいては、金属板２（金属板を有しない場合に
は、ペレット搭載部の半導体ペレットが搭載されていな
い面）上に、例えば、フィンを設けることにより、更
に、放熱特性を高めることができる。
【００４４】（第３の実施の形態）本発明の第３の実施
の形態のセラミックパッケージは、図３に示されるよう
に、概略的には、ペレット搭載部３３がセラミック部３
の一部として形成されているものである。また、本実施
の形態のセラミックパッケージは、外部接続端子５から
見て、ペレット搭載部３３、半導体ペレット１の順に設
けられている、所謂、キャビティアップ構造を有するセ
ラミック・ピングリッドアレイ・パッケージ（以下、セ
ラミック・ＰＧＡ・パッケージ）である。
【００４５】以下に、本実施の形態のセラミック・ＰＧ
Ａ・パッケージについて、図３を参照して、詳細に説明
する。
【００４６】本実施の形態のセラミック・ＰＧＡ・パッ
ケージは、半導体ペレット１を収容するためのキャビテ
ィを有するセラミック部３と、半導体ペレット１をキャ
ビティに封止するための蓋（セラミックキャップ）４
と、半導体ペレット１に電気的に接続された外部接続端
子（外部ピン）５とを備えている。
【００４７】セラミック部３は、グリーンシートを数段
積層して焼結し形成されたものである。また、セラミッ
ク部３は、焼結前に形成された導電配線（パターン）３
１と、導電配線（ビア）３２と、半導体ペレット１を樹
脂ペースト６を介して搭載するためにキャビティ内部に
凸型状に形成されたアイランドであるペレット搭載部３
３とを備えている。尚、本実施の形態においては、半導
体ペレットを該キャビティ内部に収容した状態におい
て、該キャビティは、図３に示される様に、半導体ペレ
ット１及び凸状のペレット搭載部３３と、並びにキャビ
ティの内壁との間に空間を有するようにして形成されて
いる。パターン３１は、積層前の各グリーンシート上
に、スクリーン印刷などにより形成される。ビア３２
は、各グリーンシートに形成されたパターン３１を各グ
リーンシート間において上下方向に接続するためのもの
であり、焼結前にグリーンシートに形成されたビア・ホ
ールに配される。
【００４８】セラミックキャップ４は、キャビティ内部
に半導体ペレット１を封止するために、封止剤８にて、
セラミック部３に接合されている。
【００４９】外部接続端子５は、セラミック部３のセラ
ミックキャップ４とは反対側表面にアレイ状に設けられ
た外部ピンであり、半導体ペレット１上の端子に接続さ
れた金属の細線であるアルミワイヤ９と、該アルミワイ
ヤ９に接続されたパターン３１及びビア３２とを介し
て、半導体ペレット１と電気的に接続されている。
【００５０】ここで、本実施の形態においては、半導体
ペレット１上のボンディングパットから延びるアルミワ
イヤ（ボンディング線）９は、ペレット搭載部３３の凸
状部より外側において、半導体ペレット１に接続されて
いる。
【００５１】また、本実施の形態においては、ペレット
搭載部３３の半導体ペレット１を搭載する面の面積は、
半導体ペレット１のペレット搭載部３３に搭載される面
の面積よりも大きくなるように形成されている。これに
より、半導体ペレット１がセラミック部３のペレット搭
載部３３に樹脂ペースト６を介して接合される際に、該
樹脂ペースト６の塗布量が多い場合にも、余分な樹脂ペ
ースト６は、セラミック部３のペレット搭載部３３の側
部をつたって、図３における下方向へ移動することにな
る。また、半導体ペレット１をセラミック部３のペレッ
ト搭載部３３に樹脂ペースト６を介して接合する際に
は、一般にコレットと呼ばれる治具にて、半導体ペレッ
ト１をペレット搭載部３３にスクラブして接合するので
あるが、このスクラブの回数が多い場合にも、樹脂ペー
スト６の塗布量が多い場合と同様に、樹脂ペースト６
は、セラミック部３のペレット搭載部３３の側部をつた
って、図３における下方向へ移動することになる。
【００５２】即ち、半導体ペレット１をペレット搭載部
３３上に接合する接合材６は、図３に示される様に、半
導体ペレット１の接合面からはみ出すことなく、且つ、
ペレット搭載部３３の凸部を覆う様な形状で、半導体ペ
レット１とペレット搭載部３３とを接合している。
【００５３】従って、本実施の形態のセラミック・ＰＧ
Ａ・パッケージにおいては、樹脂ペースト６の塗布量が
多い場合や、スクラブの回数が多い場合においても、樹
脂ペースト６が、半導体ペレット１の側部をつたわり図
１における這い上がりを起こすことがない。これによ
り、前述の外観上不良やショート不良などを軽減するこ
とが出来、歩留まりも高くなる。
【００５４】また、このような構成とすると、半導体ペ
レットとキャビティ内壁との間隔を開けることによりボ
ンディングワイヤの長さが長くなることがないことは言
うまでもないことである。
【００５５】以上説明してきた第１乃至第３の実施の形
態において、ペレット搭載部の半導体ペレットを搭載す
る面の面積は、好ましくは、次のようにして決定され
る。例えば、半導体ペレットが略直方体形状であり、ペ
レット搭載部の半導体ペレットを搭載する面が略四角形
状であるとすると、ペレット搭載部の半導体ペレットを
搭載する面の一辺の長さが、半導体ペレットのペレット
搭載部に搭載される面の一辺の長さより、０．１ｍｍ以
上４ｍｍ以下の範囲内で短くなるようにして、ペレット
搭載部の半導体ペレットを搭載する面の面積は決定され
る。尚、ここでは、例えば５ｍｍ角より小さいサイズの
半導体ペレットは考慮していないが、一般的には、ペレ
ット搭載部の面積は、コレットによりスクラブする際の
公差や、ペレット搭載部の面積を小さくし過ぎたことに
よる半導体ペレットに生じるクラックの防止を考慮して
決定されるものとする。
【００５６】また、第１乃至第３の実施の形態を説明す
る際に用いた図１乃至図３には、一例として、グリーン
シートが３層又は４層積層され且つ焼結されたセラミッ
ク部を示してあるが、当然のことながら、セラミック部
は、更に多層として形成されても良く、本実施の形態に
制限されるものではない。同様に、図１乃至図３に示し
た、パターン３１及びビア３２からなる導電配線は、単
なる配線の一例であり、本実施の形態に制限されるもの
ではない。
【００５７】また、第１乃至第３の実施の形態におい
て、各部を接合する接合材、及び各部を構成する材料と
して、具体的な材料を示して説明してきたが、本発明の
同様の効果を得ることができる他の材料を用いても良
く、本実施の形態に制限されるものではない。
【００５８】また、通常、パッケージを設計する際に、
搭載する半導体ペレット（チップ）のサイズは、既知で
ある。従って、パッケージを設計する時点で、該半導体
ペレットのサイズに基づいて、ペレット搭載部を設計す
れば良いことは言うまでもない。
【００５９】更に、本実施の形態として、本発明をセラ
ミックパッケージに適用した例を挙げて説明してきた
が、同様の搭載方法をもって半導体ペレットを搭載する
ペレット搭載部を備えている他の半導体実装基板やパッ
ケージにも本発明が適用出来ることは言うまでもない。
【００６０】
【発明の効果】以上説明してきたように、本発明によれ
ば、ボンディングワイヤの長さを長くすることなく、半
導体ペレットとペレット搭載部とを接合する接合材の半
導体ペレット上部への這い上がりを防止することができ
るパッケージ、及び半導体実装基板、並びに該パッケー
ジ及び半導体実装基板に半導体ペレットを搭載してなる
半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のセラミック・ＰＧ
Ａ・パッケージを示す概略断面図である。
【図２】本発明の第２の実施の形態のセラミック・ＢＧ
Ａ・パッケージを示す概略断面図である。
【図３】本発明の第３の実施の形態のセラミック・ＰＧ
Ａ・パッケージを示す概略断面図である。
【図４】従来例の問題点を示す概略断面図である。
【符号の説明】
１ 半導体ペレット ２ 金属板 ３ セラミック部 ４ 蓋 ５ 外部接続端子 ６ 接合材（樹脂ペースト） ７ ロウ材 ８ 封止材 ９ アルミワイヤ ２１ ペレット搭載部 ３１ 導電配線（パターン） ３２ 導電配線（ビア） ３３ ペレット搭載部 ３４ ペレット搭載部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレットの一方の面を接合面とし
    て、接合材により該接合面をペレット搭載部に接合して
    なる半導体装置において、 前記ペレット搭載部におけるペレット搭載面積が、前記
    半導体ペレットの接合面の面積より小さいことを特徴と
    する半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記ペレット搭載部は、セラミック基板上に設けられた
    セラミック凸部よりなることを特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 前記ペレット搭載部は、凸状に形成された金属体よりな
    ることを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記半導体ペレットは、矩形状であり、 前記ペレット搭載部の搭載面は、前記半導体ペレットと
    同じ矩形状であり、 前記搭載面の各辺の長さは、前記半導体ペレットの対応
    する辺の長さより、０．１ミリメートル以上４ミリメー
    トル以下の範囲において短くなるように決定されること
    を特徴とする半導体装置。
  5. 【請求項５】 凸状のペレット搭載部を有する半導体装
    置において、 ペレットを前記ペレット搭載部上に接合する接合材が、
    前記ペレットの接合面からはみ出すことなく、且つ前記
    ペレット搭載部の凸部を覆う様な形状で前記ペレットと
    前記ペレット搭載部とを接合していることを特徴とする
    半導体装置。
  6. 【請求項６】 請求項５に記載の半導体装置において、 前記ペレット搭載部の凸状部及び前記ペレットに隣接し
    て空間が形成されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項５又は請求項６のいずれかに記載
    の半導体装置において、 前記ペレット上のボンディングパットから延びるボンデ
    ィング線は、前記ペレット搭載部の凸状部より外側にお
    いて、前記ペレットに接続されていることを特徴とする
    半導体装置。
JP8218220A 1996-08-20 1996-08-20 半導体装置 Expired - Lifetime JP2904141B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8218220A JP2904141B2 (ja) 1996-08-20 1996-08-20 半導体装置
US08/908,063 US6137170A (en) 1996-08-20 1997-08-11 Mount for semiconductor device
KR1019970039384A KR100270828B1 (ko) 1996-08-20 1997-08-19 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8218220A JP2904141B2 (ja) 1996-08-20 1996-08-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH1065042A true JPH1065042A (ja) 1998-03-06
JP2904141B2 JP2904141B2 (ja) 1999-06-14

Family

ID=16716504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8218220A Expired - Lifetime JP2904141B2 (ja) 1996-08-20 1996-08-20 半導体装置

Country Status (3)

Country Link
US (1) US6137170A (ja)
JP (1) JP2904141B2 (ja)
KR (1) KR100270828B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086722A3 (de) * 2000-05-08 2002-05-23 Infineon Technologies Ag Halbleiterbauelement
JP2018164047A (ja) * 2017-03-27 2018-10-18 住友電工デバイス・イノベーション株式会社 電子装置およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040622A (en) 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
JP3451987B2 (ja) * 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US6946742B2 (en) * 2002-12-19 2005-09-20 Analog Devices, Inc. Packaged microchip with isolator having selected modulus of elasticity
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
US20050056870A1 (en) * 2002-12-19 2005-03-17 Karpman Maurice S. Stress sensitive microchip with premolded-type package
EP2365519A1 (en) * 2010-03-09 2011-09-14 Nxp B.V. Semiconductor Die Package
GB201200128D0 (en) 2012-01-05 2012-02-15 Atlantic Inertial Systems Ltd Strain decoupled sensor
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077434A (ja) * 1983-10-04 1985-05-02 Mitsubishi Electric Corp 半導体装置
JPS60136344A (ja) * 1983-12-26 1985-07-19 Hitachi Micro Comput Eng Ltd 半導体装置
JPS61212043A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd 半導体実装基板
JP2604621B2 (ja) * 1988-03-22 1997-04-30 京セラ株式会社 半導体素子収納用パッケージの製造方法
JPH05226501A (ja) * 1992-02-08 1993-09-03 Nissan Motor Co Ltd 半導体チップ実装用基板構造
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5650662A (en) * 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
JP3421137B2 (ja) * 1994-08-03 2003-06-30 イビデン株式会社 ベアチップの搭載構造及び放熱板
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086722A3 (de) * 2000-05-08 2002-05-23 Infineon Technologies Ag Halbleiterbauelement
JP2018164047A (ja) * 2017-03-27 2018-10-18 住友電工デバイス・イノベーション株式会社 電子装置およびその製造方法

Also Published As

Publication number Publication date
US6137170A (en) 2000-10-24
JP2904141B2 (ja) 1999-06-14
KR100270828B1 (ko) 2000-11-01
KR19980018775A (ko) 1998-06-05

Similar Documents

Publication Publication Date Title
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US5644163A (en) Semiconductor device
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6956741B2 (en) Semiconductor package with heat sink
EP0594395B1 (en) Semiconductor power module
US20040195700A1 (en) Multi-chip package combining wire-bonding and flip-chip configuration
KR20020036578A (ko) 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JPH10200021A (ja) ボトムリード半導体パッケージ
JP2904141B2 (ja) 半導体装置
US6879030B2 (en) Strengthened window-type semiconductor package
JPH09199629A (ja) 半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
JP3242765B2 (ja) 半導体装置及びその製造方法
KR100279252B1 (ko) 세라믹패키지
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
JPH0786335A (ja) 半導体の実装構造とこれに用いる樹脂封止型半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
JPH06342818A (ja) 半導体装置
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JPH10229144A (ja) 半導体装置
JPH1070150A (ja) Ｃｓｐ型半導体装置
JP2003273287A (ja) 半導体装置
JPH10189819A (ja) 半導体装置及びその製造方法
JPH0883870A (ja) 樹脂封止型半導体装置
JPH1145960A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223