JPH05226501A - 半導体チップ実装用基板構造 - Google Patents
半導体チップ実装用基板構造Info
- Publication number
- JPH05226501A JPH05226501A JP5670092A JP5670092A JPH05226501A JP H05226501 A JPH05226501 A JP H05226501A JP 5670092 A JP5670092 A JP 5670092A JP 5670092 A JP5670092 A JP 5670092A JP H05226501 A JPH05226501 A JP H05226501A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- substrate
- mounting substrate
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 コストと熱抵抗の上昇を招くことなく、サイ
ズの大きい半導体チップでも半田亀裂を発生させないも
のとする。 【構成】 基板１１表面に半導体チップ２の半田接続部
１４周縁より内側に位置して凸部１２が形成され、該凸
部１２を覆って基板１１上に半田付け用のランド部１３
が設けられる。半導体チップの周縁部では半田厚みが厚
くなり、剪断歪度が小さく抑えられる。また、半導体チ
ップ接続部の中心部ではランド部１３により半田厚が薄
くなり、熱抵抗上昇が抑えられる。
ズの大きい半導体チップでも半田亀裂を発生させないも
のとする。 【構成】 基板１１表面に半導体チップ２の半田接続部
１４周縁より内側に位置して凸部１２が形成され、該凸
部１２を覆って基板１１上に半田付け用のランド部１３
が設けられる。半導体チップの周縁部では半田厚みが厚
くなり、剪断歪度が小さく抑えられる。また、半導体チ
ップ接続部の中心部ではランド部１３により半田厚が薄
くなり、熱抵抗上昇が抑えられる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップ実装用
基板の構造に関する。
基板の構造に関する。
【０００２】
【従来の技術】パワー素子あるいはＬＳＩなどの半導体
素子の基板への実装法として半田付けが行なわれてい
る。このような従来の半導体チップ実装用の基板とし
て、例えば図３に示すようなものがある。ガラスエポキ
シ材などからなる基板１の表面にランド部４が形成され
ている。このランド部４上に、半田接続部３を介して半
導体チップ２が固定接続されている。
素子の基板への実装法として半田付けが行なわれてい
る。このような従来の半導体チップ実装用の基板とし
て、例えば図３に示すようなものがある。ガラスエポキ
シ材などからなる基板１の表面にランド部４が形成され
ている。このランド部４上に、半田接続部３を介して半
導体チップ２が固定接続されている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の実装用基板の構造においては、半導体チップ
２自体の発熱や雰囲気温度の変化などに起因する温度サ
イクルによりストレスが発生し、その繰り返しにより、
図４に示されるように半田接続部３に半田亀裂５が発生
する。 この現象はとくに半導体チップ２のサイズが大
きくなったときに顕著である。この亀裂が発生すると、
半田接続部３の外周部から内部へ進行していき、熱抵抗
の増大、ひいてはチップの剥離を引き起こす原因とな
る。
うな従来の実装用基板の構造においては、半導体チップ
２自体の発熱や雰囲気温度の変化などに起因する温度サ
イクルによりストレスが発生し、その繰り返しにより、
図４に示されるように半田接続部３に半田亀裂５が発生
する。 この現象はとくに半導体チップ２のサイズが大
きくなったときに顕著である。この亀裂が発生すると、
半田接続部３の外周部から内部へ進行していき、熱抵抗
の増大、ひいてはチップの剥離を引き起こす原因とな
る。
【０００４】Ｅｎｇｅｌｍａｉｅｒ等による実験報告に
よれば、温度変化などのような低サイクルストレスによ
る半田の寿命は次式で与えられる。
よれば、温度変化などのような低サイクルストレスによ
る半田の寿命は次式で与えられる。
【数１】 ここで、Ｎｆは半田の平均寿命であり半田の剪断歪度Δ
γは、 Δγ＝ΔＬ／２ｈ …………（２） ΔＬ＝Δα・ΔＴ・Ｌ………（３） で表される。ただし、 ｈ ：半田の厚み Δα：半導体チップと基板の熱膨張係数差 ΔＴ：環境温度変化幅 Ｌ ：半導体チップサイズ ΔＬ：熱膨脹不整合
γは、 Δγ＝ΔＬ／２ｈ …………（２） ΔＬ＝Δα・ΔＴ・Ｌ………（３） で表される。ただし、 ｈ ：半田の厚み Δα：半導体チップと基板の熱膨張係数差 ΔＴ：環境温度変化幅 Ｌ ：半導体チップサイズ ΔＬ：熱膨脹不整合
【０００５】上記の式（１）、（２）、（３）から、次
のような方策をとれば半田の疲労寿命を長くできること
がわかる。 （Ａ）半導体チップサイズを小さくする。 （Ｂ）基板の熱膨張係数を半導体チップに近づける。 （Ｃ）半田の厚みを厚くする。 しかし、（Ａ）については、ますます多くの機能要素が
組み込まれサイズが大きくなる状況の中で、現実的に実
現困難である。また、（Ｂ）の熱膨張係数の調整につい
ては、例えば基板にＳｉＣなどを用いれば半導体チップ
Ｓｉと熱膨張係数を近くすることができるが、コスト高
となって実用的ではない。（Ｃ）の半田厚みの増大につ
いては、半田の表面張力と半導体チップの重量との関係
からある限度以上厚くすることができないうえ、半田を
厚くし過ぎると熱抵抗が大きくなるという問題がある。
のような方策をとれば半田の疲労寿命を長くできること
がわかる。 （Ａ）半導体チップサイズを小さくする。 （Ｂ）基板の熱膨張係数を半導体チップに近づける。 （Ｃ）半田の厚みを厚くする。 しかし、（Ａ）については、ますます多くの機能要素が
組み込まれサイズが大きくなる状況の中で、現実的に実
現困難である。また、（Ｂ）の熱膨張係数の調整につい
ては、例えば基板にＳｉＣなどを用いれば半導体チップ
Ｓｉと熱膨張係数を近くすることができるが、コスト高
となって実用的ではない。（Ｃ）の半田厚みの増大につ
いては、半田の表面張力と半導体チップの重量との関係
からある限度以上厚くすることができないうえ、半田を
厚くし過ぎると熱抵抗が大きくなるという問題がある。
【０００６】したがって本発明は、上記の問題点に鑑
み、コストと熱抵抗の上昇を招くことなく、サイズの大
きい半導体チップでも半田亀裂を発生させない半導体チ
ップ実装基板構造を提供することを目的とする。
み、コストと熱抵抗の上昇を招くことなく、サイズの大
きい半導体チップでも半田亀裂を発生させない半導体チ
ップ実装基板構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】このため本発明は、基板
表面に半導体チップ接続部の周縁より内側に位置して凸
部が形成され、該凸部を覆って前記基板上に半田付け用
のランド部が設けられていることを特徴とする半導体チ
ップ実装基板構造とした。
表面に半導体チップ接続部の周縁より内側に位置して凸
部が形成され、該凸部を覆って前記基板上に半田付け用
のランド部が設けられていることを特徴とする半導体チ
ップ実装基板構造とした。
【０００８】
【作用】半導体チップ接続部の周縁部では半田厚みが厚
くなり、剪断歪度が小さく抑えられる。また、半導体チ
ップ接続部の中心部ではランド部により半田厚が薄くな
り、熱抵抗上昇が抑えられる。この部分では剪断歪は元
来小さい。
くなり、剪断歪度が小さく抑えられる。また、半導体チ
ップ接続部の中心部ではランド部により半田厚が薄くな
り、熱抵抗上昇が抑えられる。この部分では剪断歪は元
来小さい。
【０００９】
【実施例】図１は、この発明の実施例を示す断面図であ
る。基板１１の表面に凸部１２が形成されている。基板
１１の素材としては、ガラスエポキシ、紙フェノール、
あるいは表面に絶縁膜を形成した金属板などが用いられ
る。凸部１２は、基板素材の表面に凸部を一体成形する
か、削りだしで形成されるほか、平坦な基板素材上に凸
部１２をなす板材を接着して形成することができる。
る。基板１１の表面に凸部１２が形成されている。基板
１１の素材としては、ガラスエポキシ、紙フェノール、
あるいは表面に絶縁膜を形成した金属板などが用いられ
る。凸部１２は、基板素材の表面に凸部を一体成形する
か、削りだしで形成されるほか、平坦な基板素材上に凸
部１２をなす板材を接着して形成することができる。
【００１０】基板１１の表面には、ランド部１３が凸部
１２を覆って設けられている。このランド部１３は基板
１１にプリント配線層を形成する際同時に銅など同材料
で形成される。ランド部１３上には半田接続部１４を介
して半導体チップ２が固定実装されている。ここで、凸
部１２は図２に示されるように、半導体チップ２の外
形、すなわち半田接続部よりも小さく、またその接続部
周縁よりも内側に位置して、前記の外形と略相似する平
面形状を有している。
１２を覆って設けられている。このランド部１３は基板
１１にプリント配線層を形成する際同時に銅など同材料
で形成される。ランド部１３上には半田接続部１４を介
して半導体チップ２が固定実装されている。ここで、凸
部１２は図２に示されるように、半導体チップ２の外
形、すなわち半田接続部よりも小さく、またその接続部
周縁よりも内側に位置して、前記の外形と略相似する平
面形状を有している。
【００１１】実施例は以上のように構成されているの
で、最も剪断歪の大きな半導体チップ周縁部の半田厚み
が、相対的に厚くなっている。このため、前記式
（１）、（２）からわかるように、剪断歪度Δγが小さ
く押さえられ、半田接続部１４は長寿命を保持すること
になる。また、剪断歪の比較的小さな半導体チップ接続
部の中心部は、ランド部１３により半田厚が従来並に薄
いため、半導体チップ全体としての熱抵抗上昇を押さえ
ることができる。なお、図示実施例では凸部の形状が半
導体チップ外形と略相似の方形となっているが、これに
限定されることなく例えば円形とすることもできる。
で、最も剪断歪の大きな半導体チップ周縁部の半田厚み
が、相対的に厚くなっている。このため、前記式
（１）、（２）からわかるように、剪断歪度Δγが小さ
く押さえられ、半田接続部１４は長寿命を保持すること
になる。また、剪断歪の比較的小さな半導体チップ接続
部の中心部は、ランド部１３により半田厚が従来並に薄
いため、半導体チップ全体としての熱抵抗上昇を押さえ
ることができる。なお、図示実施例では凸部の形状が半
導体チップ外形と略相似の方形となっているが、これに
限定されることなく例えば円形とすることもできる。
【００１２】以上のとおり、本発明は基板表面における
半導体チップの半田接続部内側に、半導体チップよりも
小さいサイズの凸部を設けるようにしたから、とくに高
価な材料を基板に用いる要なく、しかも熱抵抗の上昇を
招くことなく、大きなサイズの半導体チップを実装して
も半田疲労による寿命低下を生じないという効果が得ら
れる。
半導体チップの半田接続部内側に、半導体チップよりも
小さいサイズの凸部を設けるようにしたから、とくに高
価な材料を基板に用いる要なく、しかも熱抵抗の上昇を
招くことなく、大きなサイズの半導体チップを実装して
も半田疲労による寿命低下を生じないという効果が得ら
れる。
【図１】本発明の実施例を示す断面図である。
【図２】実施例の上面図である。
【図３】従来例を示す断面図である。
【図４】従来例における半田疲労を示す説明図である。
１ 基板 ２ 半導体チップ ３ 半田接続部 ４ ランド部 ５ 半田亀裂 １１ 基板 １２ 凸部 １３ ランド部 １４ 半田接続部
Claims (1)
- 【請求項１】 半導体チップ実装用基板において、基板
表面に前記半導体チップ接続部の周縁より内側に位置し
て凸部が形成され、該凸部を覆って前記基板上に半田付
け用のランド部が設けられていることを特徴とする半導
体チップ実装基板構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5670092A JPH05226501A (ja) | 1992-02-08 | 1992-02-08 | 半導体チップ実装用基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5670092A JPH05226501A (ja) | 1992-02-08 | 1992-02-08 | 半導体チップ実装用基板構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226501A true JPH05226501A (ja) | 1993-09-03 |
Family
ID=13034748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5670092A Withdrawn JPH05226501A (ja) | 1992-02-08 | 1992-02-08 | 半導体チップ実装用基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226501A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137170A (en) * | 1996-08-20 | 2000-10-24 | Nec Corporation | Mount for semiconductor device |
| WO2004074168A3 (en) * | 2003-02-20 | 2005-04-14 | Analog Devices Inc | Packaged microchip with thermal stress relief |
| US6946742B2 (en) | 2002-12-19 | 2005-09-20 | Analog Devices, Inc. | Packaged microchip with isolator having selected modulus of elasticity |
| US7166911B2 (en) | 2002-09-04 | 2007-01-23 | Analog Devices, Inc. | Packaged microchip with premolded-type package |
| JP2010103350A (ja) * | 2008-10-24 | 2010-05-06 | Denso Corp | 半導体装置 |
| US8344487B2 (en) | 2006-06-29 | 2013-01-01 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
| US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
| US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
| US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| CN109935673A (zh) * | 2017-12-18 | 2019-06-25 | 斯坦雷电气株式会社 | 通用安装基板、用其的半导体发光装置及其制造方法 |
| US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
| US11981560B2 (en) | 2020-06-09 | 2024-05-14 | Analog Devices, Inc. | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
-
1992
- 1992-02-08 JP JP5670092A patent/JPH05226501A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137170A (en) * | 1996-08-20 | 2000-10-24 | Nec Corporation | Mount for semiconductor device |
| US7166911B2 (en) | 2002-09-04 | 2007-01-23 | Analog Devices, Inc. | Packaged microchip with premolded-type package |
| US6946742B2 (en) | 2002-12-19 | 2005-09-20 | Analog Devices, Inc. | Packaged microchip with isolator having selected modulus of elasticity |
| WO2004074168A3 (en) * | 2003-02-20 | 2005-04-14 | Analog Devices Inc | Packaged microchip with thermal stress relief |
| US8344487B2 (en) | 2006-06-29 | 2013-01-01 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
| JP2010103350A (ja) * | 2008-10-24 | 2010-05-06 | Denso Corp | 半導体装置 |
| US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
| US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| US10759659B2 (en) | 2014-09-30 | 2020-09-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
| US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
| CN109935673A (zh) * | 2017-12-18 | 2019-06-25 | 斯坦雷电气株式会社 | 通用安装基板、用其的半导体发光装置及其制造方法 |
| JP2019110204A (ja) * | 2017-12-18 | 2019-07-04 | スタンレー電気株式会社 | 半導体発光装置、汎用実装基板、および、それを用いた半導体発光装置の製造方法 |
| CN109935673B (zh) * | 2017-12-18 | 2024-04-30 | 斯坦雷电气株式会社 | 通用安装基板、用其的半导体发光装置及其制造方法 |
| US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
| US11981560B2 (en) | 2020-06-09 | 2024-05-14 | Analog Devices, Inc. | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003594B1 (ko) | 반도체용 ain 패키지 | |
| JPH05226501A (ja) | 半導体チップ実装用基板構造 | |
| US5461774A (en) | Apparatus and method of elastically bowing a base plate | |
| EP3747041B1 (en) | Package stiffener for protecting semiconductor die | |
| US20170019984A1 (en) | Flexible substrate | |
| JPH06177178A (ja) | 半導体チップの構造 | |
| US3780795A (en) | Multilayer heat sink | |
| JPH05166969A (ja) | 半導体装置 | |
| US7919852B2 (en) | Semiconductor device and insulating substrate utilizing a second conductor with a non-joint area | |
| JPH05152461A (ja) | セラミツクス回路基板 | |
| US5403651A (en) | Insulating substrate for mounting semiconductor devices | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP2006019494A (ja) | 窒化珪素配線基板および半導体モジュール | |
| JP6320347B2 (ja) | 半導体装置 | |
| JP2593524Y2 (ja) | ハイブリッドｉｃ | |
| JP2619155B2 (ja) | 混成集積回路装置 | |
| JP3007086U (ja) | 絶縁基板 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP2000124370A (ja) | 半導体装置用パッケージ | |
| JPH02283054A (ja) | リードフレーム | |
| JPH06196614A (ja) | リードフレーム | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JPH04113658A (ja) | 半導体装置 | |
| JPS6373651A (ja) | 半導体装置 | |
| JPH01253945A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |