JPH01253945A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH01253945A
JPH01253945A JP63082658A JP8265888A JPH01253945A JP H01253945 A JPH01253945 A JP H01253945A JP 63082658 A JP63082658 A JP 63082658A JP 8265888 A JP8265888 A JP 8265888A JP H01253945 A JPH01253945 A JP H01253945A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor element
ceramic substrate
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63082658A
Other languages
English (en)
Inventor
Yasuichi Ikeda
池田 保一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63082658A priority Critical patent/JPH01253945A/ja
Publication of JPH01253945A publication Critical patent/JPH01253945A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、混成集積回路装置に係り、中でも、高出力
を要する半導体素子の熱伝導性をよくするためにセラミ
ック基板上に介在物として搭載されるヒートシンクの構
造に関するものである。
〔従来の技術〕
第2図は従来の高出力を要する混成集積回路装置の構造
を示す断面図で、放熱板3上に半田(Pb / S n
 )層8により接合されたセラミック基板(一般には材
質はアルミナ)2上に半導体素子1を搭載する場合、セ
ラミック基板2上に直接塔載せずに、放熱をよくするた
めに金属からなるヒートシンク14を介在して搭載する
ことが一般的である。すなわち、ヒートシンク14をセ
ラミック基板2上にメッキ層5と半田(Au/Si)層
6とにより接合し、このヒートシンク14上にメッキ層
5と半田層6とにより半導体素子1を搭載する。なお、
7は導電性ペーストである。このヒートシンク14は材
質としてCuにAuメッキもしくはAgメッキしたもの
が採用されている。
(発明が解決しようとする課題〕 従来の混成集積回路装置においては、上述したようにヒ
ートシンク14にCuを用いているので、半導体素子(
一般にはSt) 1とセラミック基板(一般にはAj2
203  :アルミナ)2との熱膨張係数の差により、
半導体素子1やセラミック基板2にクラックが発生する
という問題点があった。
一例として熱膨張係数の比較を下記に示す。
熱膨張係数 Cu      17.7 x 10−’/ ”CS 
i      4.4 X 10−’/ ’CAl12
03  6.8〜7.3 xto−67t(課題を解決
するための手段〕 この発明に係る混成集積回路装置は、半導体素子が搭載
されるヒートシンクを、2元の金属からなるクラッド材
を用い、かつ前記半導体素子が搭載されるヒートシンク
の面と、前記セラミック基板上に接合されるヒートシン
クの面の2つの面以外の4つの面のうち、少なくとも1
つの面に金属層によるメッキを施して構成したものであ
る。
(作用) この発明においては、ヒートシンクを2元の金属からな
るクラッド構造とし、熱膨張係数を半導体素子とセラミ
ック基板に、より近ずけるようにし、端面を導電性のよ
い金属でメッキしたことから良好な電気的性能が得られ
、かつ熱膨張係数の差によるクラックの発生が防止され
る。
〔実施例) 第1図はこの発明の一実施例を示す断面図である。第1
図において、4はこの発明によるヒートシンクを示し、
メッキ層5は半導体素子1が搭載されるヒートシンク4
の面と、セラミック基板2に接合されるヒートシンク4
の面の2つの面以外の4つの面のうち、少なくとも1つ
の面に形成される。その他は第2図と同じものである。
具体例としてCu−Mo−Cuのクラッド構造とし、厚
みが1:1:1の材質を用い、かつ所要端面に形成する
メッキ層としてAuメッキ2μmを使用した場合、 熱膨張係数: Cu /Mo/Cu  8.3 x 1
0−6/ Kとなり、従来のCuと比較してSL、Af
1203の値と近くなる。また、上記構造の混成集積回
路装置を高周波用のモジュールとして用いた場合、また
、IGH2の周波数での表皮の深さを5μmと仮定した
場合、従来のヒートシンクとの高周波抵抗の比は1.6
4  程度であり、使用上問題ない。
なお、2元金属としては、他にCuとMo;CUとWの
燃焼金属等があるが、価格、加工性の面から上記Cu−
Mo−Cuが最適である。
また、メッキ層5はN i / A uもしくはNi/
Agが用いられる。
〔発明の効果〕
以上説明したように、この発明は、高出力の混成集積回
路装置のヒートシンクとして、半導体素子とセラミック
基板により近い熱膨張係数をもつクラッド構造を採用し
、かつ半導体素子が搭載されるヒートシンクの面と、前
記セラミック基板上に接合されるヒートシンクの面と、
これら2つの面のうち少なくとも1つの面に導電性のよ
いメッキ処理を施すことにより、より信頼性の高い混成
集積回路装置を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す混成集積回路装置の
断面図、第2図は従来の混成集積回路装置を示す断面図
である。 図において、1は半導体素子、2はセラミック基板、3
は放熱板、4はヒートシンク、5はメッキ層、6は半田
層、7は導電性ペースト、8は半田層である。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  放熱板上に半田によりセラミック基板を接合し、この
    セラミック基板上にヒートシンクを半田により接合し、
    このヒートシンク上に半導体素子を搭載してなる高出力
    の混成集積回路装置において、前記ヒートシンクを、前
    記セラミック基板と半導体素子の熱膨張係数の差を補う
    ための2元の金属からなるクラッド材を用い、かつ前記
    半導体素子が搭載されるヒートシンクの面と、前記セラ
    ミック基板上に接合されるヒートシンクの面と、これら
    2つの面以外の4つの面のうち、少なくとも1つの面に
    金属層によるメッキを施して構成したことを特徴とする
    混成集積回路装置。
JP63082658A 1988-04-04 1988-04-04 混成集積回路装置 Pending JPH01253945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63082658A JPH01253945A (ja) 1988-04-04 1988-04-04 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63082658A JPH01253945A (ja) 1988-04-04 1988-04-04 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH01253945A true JPH01253945A (ja) 1989-10-11

Family

ID=13780535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63082658A Pending JPH01253945A (ja) 1988-04-04 1988-04-04 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH01253945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103949472A (zh) * 2014-03-25 2014-07-30 长沙升华微电子材料有限公司 一种铜-钼铜-铜三层复合板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103949472A (zh) * 2014-03-25 2014-07-30 长沙升华微电子材料有限公司 一种铜-钼铜-铜三层复合板及其制造方法

Similar Documents

Publication Publication Date Title
JP2002158328A (ja) 電力用半導体装置
JP2006269966A (ja) 配線基板およびその製造方法
US20200214120A1 (en) Circuit board having heat-dissipation block and method of manufacturing the same
US5311399A (en) High power ceramic microelectronic package
JP2003023224A (ja) 回路基板とその製造方法及び高出力モジュール
JPS6318648A (ja) 窒化アルミニウム回路基板
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JPH03195053A (ja) インバータ装置
KR20020084897A (ko) 플라스틱 주조 패키지 및 직접 결합 기판을 갖는 전력 장치
JP4427154B2 (ja) セラミックス回路基板
JP3387221B2 (ja) 半導体用高熱伝導性セラミックスパッケージ
JPH01253945A (ja) 混成集積回路装置
JPH0272655A (ja) 実装部品
JPS6281047A (ja) 半導体装置
JP2001135789A (ja) 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP2521624Y2 (ja) 半導体装置
JP2619155B2 (ja) 混成集積回路装置
JP2735920B2 (ja) インバータ装置
JP2004327732A (ja) セラミック回路基板及び電気回路モジュール
JPH01120853A (ja) 半導体装置
JP2804765B2 (ja) 電子部品塔載用基板
JPH0321092B2 (ja)
JPH0730040A (ja) リードフレームおよび半導体装置の実装構造
JPH04257248A (ja) 混成集積回路装置