JPH10229144A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10229144A JPH10229144A JP3390897A JP3390897A JPH10229144A JP H10229144 A JPH10229144 A JP H10229144A JP 3390897 A JP3390897 A JP 3390897A JP 3390897 A JP3390897 A JP 3390897A JP H10229144 A JPH10229144 A JP H10229144A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding pad
- concave portion
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップの放熱効果を向上し、封止部材の
吸湿を低減するとともに、実装時の歩留まりの向上を図
る。 【解決手段】 金属基板８と固着した配線基板９の凹部
９ｂ内に、凹部９ｂの底面とＩＣチップ１０のボンディ
ングパッドとが対向して、ＩＣチップ１０が配線基板９
に対してフェイスダウンになるように配置する。そし
て、ＩＣチップ１０のボンディングパッド側をＩＣチッ
プ１０と凹部９ｂの側壁９ａとの間で封止部材１６によ
り封止し、ＩＣチップ１０のボンディングパッド側と反
対側の面が露出するようにした。
吸湿を低減するとともに、実装時の歩留まりの向上を図
る。 【解決手段】 金属基板８と固着した配線基板９の凹部
９ｂ内に、凹部９ｂの底面とＩＣチップ１０のボンディ
ングパッドとが対向して、ＩＣチップ１０が配線基板９
に対してフェイスダウンになるように配置する。そし
て、ＩＣチップ１０のボンディングパッド側をＩＣチッ
プ１０と凹部９ｂの側壁９ａとの間で封止部材１６によ
り封止し、ＩＣチップ１０のボンディングパッド側と反
対側の面が露出するようにした。
Description
【０００１】
【発明の属する技術分野】この発明はＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関するもので
ある。
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関するもので
ある。
【０００２】
【従来の技術】近年は、高密度実装の半導体パッケージ
の形態として、接続用ボール端子を備えた表面実装タイ
プのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型パッ
ケージの進展が著しい。図３は従来のＢＧＡ型半導体装
置の典型的な構成を示す断面図である。図３において、
配線基板１の上面にＩＣチップ２をフェイスアップの方
向で固着して、ボンディングワイヤ３を介して配線基板
１の下面のボール端子４に接続する。そして、ＩＣチッ
プ２の全体を封止部材５で封止している。半導体装置６
はボール端子４によりプリント基板７に実装する。
の形態として、接続用ボール端子を備えた表面実装タイ
プのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型パッ
ケージの進展が著しい。図３は従来のＢＧＡ型半導体装
置の典型的な構成を示す断面図である。図３において、
配線基板１の上面にＩＣチップ２をフェイスアップの方
向で固着して、ボンディングワイヤ３を介して配線基板
１の下面のボール端子４に接続する。そして、ＩＣチッ
プ２の全体を封止部材５で封止している。半導体装置６
はボール端子４によりプリント基板７に実装する。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、ＩＣチップ２の全体を
封止部材５で封止しているため、ＩＣチップ２が発生し
た熱を効率よく外部へ放熱しにくいという問題点があっ
た。
上のように構成されているので、ＩＣチップ２の全体を
封止部材５で封止しているため、ＩＣチップ２が発生し
た熱を効率よく外部へ放熱しにくいという問題点があっ
た。
【０００４】また、ＩＣチップ２の表面が外側を向いた
フェイスアップ構造であるため、封止部材５の吸湿によ
る影響でＩＣチップ２が劣化しやすくなる。特に、外気
に晒される封止部材５の面積が大きいので、半導体装置
６のプリント基板７へのリフロー実装時に、封止部材５
が吸湿した水分の膨張によるクラックが発生し易くな
り、リフロー耐性が低下するという問題点があった。
フェイスアップ構造であるため、封止部材５の吸湿によ
る影響でＩＣチップ２が劣化しやすくなる。特に、外気
に晒される封止部材５の面積が大きいので、半導体装置
６のプリント基板７へのリフロー実装時に、封止部材５
が吸湿した水分の膨張によるクラックが発生し易くな
り、リフロー耐性が低下するという問題点があった。
【０００５】さらに、配線基板１は一般的にエポキシ樹
脂等の有機材料で構成されているため、半導体装置６の
製造過程やプリント基板７への実装時の熱処理によっ
て、配線基板１のそりが発生する。そのため、ボール端
子４の先端が同一平面上に揃わないので、実装歩留まり
が低下するという問題点があった。
脂等の有機材料で構成されているため、半導体装置６の
製造過程やプリント基板７への実装時の熱処理によっ
て、配線基板１のそりが発生する。そのため、ボール端
子４の先端が同一平面上に揃わないので、実装歩留まり
が低下するという問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、ＩＣチップの放熱効果を向上
し、封止部材の吸湿を低減するとともに、実装時の歩留
まりの向上を図ることができる半導体装置を提供するこ
とを目的としたものである。
るためになされたもので、ＩＣチップの放熱効果を向上
し、封止部材の吸湿を低減するとともに、実装時の歩留
まりの向上を図ることができる半導体装置を提供するこ
とを目的としたものである。
【０００７】
【課題を解決するための手段】請求項１の発明に係わる
半導体装置は、金属基板と、この金属基板に一方の面が
固着され他方の面に凹部が形成された配線基板と、複数
のボンディングパッドを有し、配線基板の凹部の底面と
ボンディングパッドとが対向するよう凹部内に配置され
たＩＣチップと、ボンディングパッドに電気的に接続さ
れるように凹部の底面に設けられたランドと、このラン
ドと接続され凹部の外部へ延在するように配線基板の面
に設けられた引出配線と、凹部の外周で引出配線に接続
された端子と、ＩＣチップのボンディングパッド側をＩ
Ｃチップと凹部の側壁との間で封止すると共に、ＩＣチ
ップのボンディングパッド側と反対側の面が露出するよ
うに配置された封止部材とを備えたものである。
半導体装置は、金属基板と、この金属基板に一方の面が
固着され他方の面に凹部が形成された配線基板と、複数
のボンディングパッドを有し、配線基板の凹部の底面と
ボンディングパッドとが対向するよう凹部内に配置され
たＩＣチップと、ボンディングパッドに電気的に接続さ
れるように凹部の底面に設けられたランドと、このラン
ドと接続され凹部の外部へ延在するように配線基板の面
に設けられた引出配線と、凹部の外周で引出配線に接続
された端子と、ＩＣチップのボンディングパッド側をＩ
Ｃチップと凹部の側壁との間で封止すると共に、ＩＣチ
ップのボンディングパッド側と反対側の面が露出するよ
うに配置された封止部材とを備えたものである。
【０００８】請求項２の発明に係わる半導体装置は、Ｉ
Ｃチップのボンディングパッド側と配線基板との間に封
止部材を充填したものである。
Ｃチップのボンディングパッド側と配線基板との間に封
止部材を充填したものである。
【０００９】請求項３の発明に係わる半導体装置は、凹
部の底面より開口側が大きくなるように凹部の側壁をテ
ーパ面としたものである。
部の底面より開口側が大きくなるように凹部の側壁をテ
ーパ面としたものである。
【００１０】
実施の形態１．図１は実施の形態１の構成を示す断面図
である。図１において、８は例えば銅、アルミニウム等
の金属基板で、例えば厚みが５ｍｍ以下である。９は一
方の面を接着等により金属基板８に固着した絶縁部材か
らなる配線基板で、他方の面に開口側が底面より大きく
なるように側壁９ａをテーパ面にした凹部９ｂを形成し
ている。１０は表面に複数のボンディングパッドを形成
したＩＣチップで、配線基板９の凹部９ｂの底面とボン
ディングパッドとが対向し、配線基板９に対してフェイ
スダウンになるように凹部９ｂ内に配置している。１１
は配線基板９に固着したランドで、凹部９ｂの底面でＩ
Ｃチップ１０のボンディングパッドと対向するように配
置している。１２はランド１１と電気的に接続して配線
基板９の面に固着した引出配線で、凹部９ｂの外周へ延
在するように配置している。１３はランド１１とＩＣチ
ップ１０のボンディングパッドとの間を電気的に接続し
た例えば金、半田等で形成したバンプで、ＩＣチップ１
０を配線基板９にフリップチップ接合している。１４は
ソルダーレジスト、１５はボール端子で、凹部９ｂの外
周で先端が同一平面上に揃うように引出配線１２と電気
的に接続している。１６はＩＣチップ１０のボンディン
グパッド側をＩＣチップ１０と凹部９ｂの側壁９ａとの
間で封止した例えばフェノール系又はエポキシ系等の封
止部材で、ＩＣチップ１０のボンディングパッド側と反
対側の面が露出するようにしている。１７は半導体装置
で、８〜１６で構成している。１８はプリント基板で、
半導体装置１７がボール端子１５によりリフロー実装さ
れている。
である。図１において、８は例えば銅、アルミニウム等
の金属基板で、例えば厚みが５ｍｍ以下である。９は一
方の面を接着等により金属基板８に固着した絶縁部材か
らなる配線基板で、他方の面に開口側が底面より大きく
なるように側壁９ａをテーパ面にした凹部９ｂを形成し
ている。１０は表面に複数のボンディングパッドを形成
したＩＣチップで、配線基板９の凹部９ｂの底面とボン
ディングパッドとが対向し、配線基板９に対してフェイ
スダウンになるように凹部９ｂ内に配置している。１１
は配線基板９に固着したランドで、凹部９ｂの底面でＩ
Ｃチップ１０のボンディングパッドと対向するように配
置している。１２はランド１１と電気的に接続して配線
基板９の面に固着した引出配線で、凹部９ｂの外周へ延
在するように配置している。１３はランド１１とＩＣチ
ップ１０のボンディングパッドとの間を電気的に接続し
た例えば金、半田等で形成したバンプで、ＩＣチップ１
０を配線基板９にフリップチップ接合している。１４は
ソルダーレジスト、１５はボール端子で、凹部９ｂの外
周で先端が同一平面上に揃うように引出配線１２と電気
的に接続している。１６はＩＣチップ１０のボンディン
グパッド側をＩＣチップ１０と凹部９ｂの側壁９ａとの
間で封止した例えばフェノール系又はエポキシ系等の封
止部材で、ＩＣチップ１０のボンディングパッド側と反
対側の面が露出するようにしている。１７は半導体装置
で、８〜１６で構成している。１８はプリント基板で、
半導体装置１７がボール端子１５によりリフロー実装さ
れている。
【００１１】実施の形態２．図２は実施の形態２の構成
を示す断面図である。図２において、８、１０〜１６及
び１８は実施の形態１のものと同様のものである。１９
は一方の面を接着等により金属基板８に固着した絶縁部
材からなる配線基板で、他方の面に開口側が底面とほぼ
同じ大きさの凹部１９ａを形成している。なお、８、１
０〜１６及び１９で半導体装置２０を構成している。
を示す断面図である。図２において、８、１０〜１６及
び１８は実施の形態１のものと同様のものである。１９
は一方の面を接着等により金属基板８に固着した絶縁部
材からなる配線基板で、他方の面に開口側が底面とほぼ
同じ大きさの凹部１９ａを形成している。なお、８、１
０〜１６及び１９で半導体装置２０を構成している。
【００１２】
【発明の効果】請求項１の発明によれば、ＩＣチップの
表面のボンディングパッド側とは反対側の裏面が露出し
ているので、ＩＣチップで発生した熱を速やかに放出す
ることができるため、放熱性の向上を図ることができ
る。また、配線基板の一方の面を剛性の大きい金属基板
に固着しているので、半導体装置の実装時における熱等
による配線基板のそりを抑制して、ボール端子の先端を
同一平面上に揃え易くして平坦性を向上できるため、プ
リント基板等への実装歩留まりを向上させることができ
る。さらに、ＩＣチップの裏面が露出するように封止部
材で封止したので、外気に晒される封止部材の面積が小
さくなるため、封止部材の吸湿量が少なくなり封止部材
のリフロー耐性を向上させることができる。
表面のボンディングパッド側とは反対側の裏面が露出し
ているので、ＩＣチップで発生した熱を速やかに放出す
ることができるため、放熱性の向上を図ることができ
る。また、配線基板の一方の面を剛性の大きい金属基板
に固着しているので、半導体装置の実装時における熱等
による配線基板のそりを抑制して、ボール端子の先端を
同一平面上に揃え易くして平坦性を向上できるため、プ
リント基板等への実装歩留まりを向上させることができ
る。さらに、ＩＣチップの裏面が露出するように封止部
材で封止したので、外気に晒される封止部材の面積が小
さくなるため、封止部材の吸湿量が少なくなり封止部材
のリフロー耐性を向上させることができる。
【００１３】請求項２の発明によれば、ＩＣチップのボ
ンディングパッド側と配線基板との間に封止部材を充填
したので、ＩＣチップを配線基板に強固に固着するとと
もに、ＩＣチップから発生した熱を配線基板を介して金
属基板へ効率よく伝導することができる。
ンディングパッド側と配線基板との間に封止部材を充填
したので、ＩＣチップを配線基板に強固に固着するとと
もに、ＩＣチップから発生した熱を配線基板を介して金
属基板へ効率よく伝導することができる。
【００１４】請求項３の発明によれば、凹部の底面より
開口側が大きくなるように凹部の側壁をテーパ面とした
ので、封止部材を凹部に流し込んだときに凹部の外周に
行くほど封止部材の量が少なくなるので、封止部材が凹
部の外周から溢れ出し難くなりＩＣチップの封止を容易
にすることができる。
開口側が大きくなるように凹部の側壁をテーパ面とした
ので、封止部材を凹部に流し込んだときに凹部の外周に
行くほど封止部材の量が少なくなるので、封止部材が凹
部の外周から溢れ出し難くなりＩＣチップの封止を容易
にすることができる。
【図１】 この発明の実施の形態１の構成を示す断面図
である。
である。
【図２】 この発明の実施の形態２の構成を示す断面図
である。
である。
【図３】 従来の半導体装置の構成を示す断面図であ
る。
る。
８ 金属基板、９、１９ 配線基板、１０ ＩＣチッ
プ、１１ ランド、１２ 引出配線、１３ バンプ、１
５ ボール端子、１６ 封止部材、１７、２０ 半導体
装置。
プ、１１ ランド、１２ 引出配線、１３ バンプ、１
５ ボール端子、１６ 封止部材、１７、２０ 半導体
装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 正樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山田 聡 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 西原 達人 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 若宮 敬一郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 橋本 知明 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 浅井 勝乗 兵庫県伊丹市瑞原四丁目１番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内
Claims (3)
- 【請求項１】 金属基板と、この金属基板に一方の面が
固着され他方の面に凹部が形成された配線基板と、複数
のボンディングパッドを有し、上記配線基板の上記凹部
の底面と上記ボンディングパッドとが対向するよう上記
凹部内に配置されたＩＣチップと、上記ボンディングパ
ッドに電気的に接続されるように上記凹部の底面に設け
られたランドと、このランドと接続され上記凹部の外部
へ延在するように上記配線基板の面に設けられた引出配
線と、上記凹部の外周で上記引出配線に接続された端子
と、上記ＩＣチップの上記ボンディングパッド側を上記
ＩＣチップと上記凹部の側壁との間で封止すると共に、
上記ＩＣチップのボンディングパッド側と反対側の面が
露出するように配置された封止部材とを備えたことを特
徴とする半導体装置。 - 【請求項２】 ＩＣチップのボンディングパッド側と配
線基板との間に封止部材を充填したことを特徴とする請
求項１に記載の半導体装置。 - 【請求項３】 配線基板の凹部の側壁は上記凹部の底面
より開口側が大きくなるようなテーパ面としたことを特
徴とする請求項１又は請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3390897A JPH10229144A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3390897A JPH10229144A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229144A true JPH10229144A (ja) | 1998-08-25 |
Family
ID=12399622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3390897A Pending JPH10229144A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9254653B2 (en) | 2013-02-26 | 2016-02-09 | Seiko Epson Corporation | Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus |
| US9579892B2 (en) | 2013-02-26 | 2017-02-28 | Seiko Epson Corporation | Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus |
-
1997
- 1997-02-18 JP JP3390897A patent/JPH10229144A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9254653B2 (en) | 2013-02-26 | 2016-02-09 | Seiko Epson Corporation | Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus |
| US9579892B2 (en) | 2013-02-26 | 2017-02-28 | Seiko Epson Corporation | Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7081678B2 (en) | Multi-chip package combining wire-bonding and flip-chip configuration | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| KR100260997B1 (ko) | 반도체패키지 | |
| US6282094B1 (en) | Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same | |
| US8643163B2 (en) | Integrated circuit package-on-package stacking system and method of manufacture thereof | |
| US20180233439A1 (en) | Semiconductor chip package having heat dissipating structure | |
| US20050051890A1 (en) | Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same | |
| US20110272178A1 (en) | Substrate for an electrical device | |
| US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
| TW565918B (en) | Semiconductor package with heat sink | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US6137170A (en) | Mount for semiconductor device | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| US6879030B2 (en) | Strengthened window-type semiconductor package | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPH10229144A (ja) | 半導体装置 | |
| US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
| US20040061222A1 (en) | Window-type ball grid array semiconductor package | |
| US20080087999A1 (en) | Micro BGA package having multi-chip stack | |
| KR100473336B1 (ko) | 반도체패키지 | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| KR20010018964A (ko) | 리드가 없는 반도체 패키지 | |
| JPH1027866A (ja) | 半導体集積回路装置およびその製造方法 |