JP3242765B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3242765B2 JP3242765B2 JP22479093A JP22479093A JP3242765B2 JP 3242765 B2 JP3242765 B2 JP 3242765B2 JP 22479093 A JP22479093 A JP 22479093A JP 22479093 A JP22479093 A JP 22479093A JP 3242765 B2 JP3242765 B2 JP 3242765B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chips
- resin
- substrate
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に半導体チップを突起電極（半田バンプ
等）によりフェイスダウンでフリップチップするマルチ
チップモジュールタイプの半導体装置及びその製造方法
に関する。
方法に係り、特に半導体チップを突起電極（半田バンプ
等）によりフェイスダウンでフリップチップするマルチ
チップモジュールタイプの半導体装置及びその製造方法
に関する。
【０００２】近年、半導体チップの高速化，高密度化に
伴い、半導体チップを半田バンプ等によりフェイスダウ
ンでフリップチップするマルチチップモジュール（ＭＣ
Ｍ）技術の開発が要求されている。
伴い、半導体チップを半田バンプ等によりフェイスダウ
ンでフリップチップするマルチチップモジュール（ＭＣ
Ｍ）技術の開発が要求されている。
【０００３】また、ＭＣＭにおいては半田バンプ等の長
寿命化及び半導体チップから基板への効率的な熱伝導を
行うために半導体チップと基板との間にバンプを埋設す
るように絶縁性，高熱伝導性を有する樹脂を充填するこ
とが行われている。
寿命化及び半導体チップから基板への効率的な熱伝導を
行うために半導体チップと基板との間にバンプを埋設す
るように絶縁性，高熱伝導性を有する樹脂を充填するこ
とが行われている。
【０００４】従って、上記樹脂の充填を確実に行うこと
は、バンプの長寿命化及び半導体チップの放熱性の向上
を図り半導体装置の信頼性を向上させる面より重要とな
る。
は、バンプの長寿命化及び半導体チップの放熱性の向上
を図り半導体装置の信頼性を向上させる面より重要とな
る。
【０００５】
【従来の技術】図６は従来の半導体装置に組み込まれて
いたマルチチップモジュール１を示している。本従来例
においては、４個の半導体チップ２ａ〜２ｄを配設した
マルチチップモジュール１を示している。
いたマルチチップモジュール１を示している。本従来例
においては、４個の半導体チップ２ａ〜２ｄを配設した
マルチチップモジュール１を示している。
【０００６】同図に示すように、従来においては半導体
チップ２ａ〜２ｄは離間配設されており、各半導体チッ
プ２ａ〜２ｄは半田バンプ３を用いて基板４に接続され
ている。具体的には各半導体チップ２ａ〜２ｄに形成さ
れている電極には半田バンプ３が設けられており、また
基板４には上記電極に対応したリード電極（図示せず）
が形成されている。
チップ２ａ〜２ｄは離間配設されており、各半導体チッ
プ２ａ〜２ｄは半田バンプ３を用いて基板４に接続され
ている。具体的には各半導体チップ２ａ〜２ｄに形成さ
れている電極には半田バンプ３が設けられており、また
基板４には上記電極に対応したリード電極（図示せず）
が形成されている。
【０００７】そして、半導体チップ２ａ〜２ｄに形成さ
れている半田バンプ３をリード電極に位置決めした上
で、半導体チップ２ａ〜２ｄを基板４にフェイスダウン
し、加熱することにより半田バンプ３をリード電極に溶
着させる。上記のフリップチップボンディング法を用い
て半導体チップ２ａ〜２ｄを基板４に接続することによ
り、電極数に拘わらず一度に半導体チップ２ａ〜２ｄと
基板４との接続を行うことができ、また多数電極の半導
体チップに対して対応できる利点が有る。
れている半田バンプ３をリード電極に位置決めした上
で、半導体チップ２ａ〜２ｄを基板４にフェイスダウン
し、加熱することにより半田バンプ３をリード電極に溶
着させる。上記のフリップチップボンディング法を用い
て半導体チップ２ａ〜２ｄを基板４に接続することによ
り、電極数に拘わらず一度に半導体チップ２ａ〜２ｄと
基板４との接続を行うことができ、また多数電極の半導
体チップに対して対応できる利点が有る。
【０００８】また、各半導体チップ２ａ〜２ｄと基板４
との離間部分には樹脂５（図７に梨地で示す）が充填さ
せる。この樹脂５は絶縁性，高熱伝導性を有するものが
選定されており、この樹脂５を配設することにより、半
田バンプ３の酸化を防止でき半田バンプ３の長寿命化を
図ることができる。また、樹脂５は高熱伝導性を有して
いるため、半導体チップ２ａ〜２ｄで発生した熱は樹脂
５を介して基板４に放熱されてゆく。よって樹脂５を配
設することによりマルチチップモジュール１の放熱特性
を向上させることができる。
との離間部分には樹脂５（図７に梨地で示す）が充填さ
せる。この樹脂５は絶縁性，高熱伝導性を有するものが
選定されており、この樹脂５を配設することにより、半
田バンプ３の酸化を防止でき半田バンプ３の長寿命化を
図ることができる。また、樹脂５は高熱伝導性を有して
いるため、半導体チップ２ａ〜２ｄで発生した熱は樹脂
５を介して基板４に放熱されてゆく。よって樹脂５を配
設することによりマルチチップモジュール１の放熱特性
を向上させることができる。
【０００９】従来、樹脂５を半導体チップ２ａ〜２ｄと
基板４との離間部分に充填する方法としては、図６に示
されるように、基板４に配設された半導体チップ２ａ〜
２ｄの外周位置に樹脂充填用シリンダ１３を用いて樹脂
５を垂らし、そして基板４を斜めに傾ける等を行うこと
により樹脂５を半導体チップ２ａ〜２ｄと基板４との離
間部分に流し込む方法が取られていた。
基板４との離間部分に充填する方法としては、図６に示
されるように、基板４に配設された半導体チップ２ａ〜
２ｄの外周位置に樹脂充填用シリンダ１３を用いて樹脂
５を垂らし、そして基板４を斜めに傾ける等を行うこと
により樹脂５を半導体チップ２ａ〜２ｄと基板４との離
間部分に流し込む方法が取られていた。
【００１０】図７はマルチチップモジュール１が実装さ
れた半導体装置６を示している。同図において、７はセ
ラミック製のパッケージであり、マルチチップモジュー
ル１はこのパッケージ７内に搭載される。また、パッケ
ージ７に形成されている内部電極８とマルチチップモジ
ュール１の基板４に形成されている外部接続電極９との
間にはワイヤボンディングによりワイヤ１０が接続され
ている。
れた半導体装置６を示している。同図において、７はセ
ラミック製のパッケージであり、マルチチップモジュー
ル１はこのパッケージ７内に搭載される。また、パッケ
ージ７に形成されている内部電極８とマルチチップモジ
ュール１の基板４に形成されている外部接続電極９との
間にはワイヤボンディングによりワイヤ１０が接続され
ている。
【００１１】一方、パッケージ７の外側にはリード１１
が配設されており、このリード１１と内部電極８とはパ
ッケージ７の内部に形成されている内部配線により接続
されている。従って、マルチチップモジュール１の各半
導体チップ２ａ〜２ｄの電極はワイヤ１０，パッケージ
７内の内部電極及び内部配線を介してリード１１に引き
出される。
が配設されており、このリード１１と内部電極８とはパ
ッケージ７の内部に形成されている内部配線により接続
されている。従って、マルチチップモジュール１の各半
導体チップ２ａ〜２ｄの電極はワイヤ１０，パッケージ
７内の内部電極及び内部配線を介してリード１１に引き
出される。
【００１２】また、マルチチップモジュール１が配設さ
れたパッケージ７の上部には、金属製のキャップ１２が
取り付けられ、これによりマルチチップモジュール１は
パッケージ７の内部に封止される構成とされていた。
れたパッケージ７の上部には、金属製のキャップ１２が
取り付けられ、これによりマルチチップモジュール１は
パッケージ７の内部に封止される構成とされていた。
【００１３】
【発明が解決しようとする課題】近年、半導体装置に対
する小型化の要求は益々増大してきており、マルチチッ
プモジュール１を搭載した半導体装置１に対しても同様
の要望がある。そこで、半導体装置の小型化を図るた
め、図６に示したような各半導体チップ２ａ〜２ｄを基
板４上に離間配設した構成に代えて、図８に示されるよ
うに各半導体チップ２ａ〜２ｄを近接配設した構成のマ
ルチチップモジュール１ａが考えられる。
する小型化の要求は益々増大してきており、マルチチッ
プモジュール１を搭載した半導体装置１に対しても同様
の要望がある。そこで、半導体装置の小型化を図るた
め、図６に示したような各半導体チップ２ａ〜２ｄを基
板４上に離間配設した構成に代えて、図８に示されるよ
うに各半導体チップ２ａ〜２ｄを近接配設した構成のマ
ルチチップモジュール１ａが考えられる。
【００１４】しかるに、各半導体チップ２ａ〜２ｄを近
接配設した構成のマルチチップモジュール１ａでは小型
化は図れるものの、樹脂５を充填する際、従来のように
半導体チップ２ａ〜２ｄの外部から樹脂５を流し込む方
法では、樹脂５が確実に半導体チップ２ａ〜２ｄと基板
４との間に充填することができないという問題点があっ
た。
接配設した構成のマルチチップモジュール１ａでは小型
化は図れるものの、樹脂５を充填する際、従来のように
半導体チップ２ａ〜２ｄの外部から樹脂５を流し込む方
法では、樹脂５が確実に半導体チップ２ａ〜２ｄと基板
４との間に充填することができないという問題点があっ
た。
【００１５】これは、半導体チップ２ａ〜２ｄを近接配
設した場合、図８に示される例では、各半導体チップ２
ａ〜２ｄの外側４辺の内、２辺が他の半導体チップと当
接するため、この当接した２辺からは樹脂５を充填する
ことができないことによる。よって、単に各半導体チッ
プ２ａ〜２ｄを近接配設した構成のマルチチップモジュ
ール１ａでは、特に中央位置において樹脂５の充填を確
実に行うことが難しく、この中央位置において半田バン
プ３の酸化が生じ半田バンプ３の寿命低下が発生すると
共に、放熱特性が劣化するという問題点があった。
設した場合、図８に示される例では、各半導体チップ２
ａ〜２ｄの外側４辺の内、２辺が他の半導体チップと当
接するため、この当接した２辺からは樹脂５を充填する
ことができないことによる。よって、単に各半導体チッ
プ２ａ〜２ｄを近接配設した構成のマルチチップモジュ
ール１ａでは、特に中央位置において樹脂５の充填を確
実に行うことが難しく、この中央位置において半田バン
プ３の酸化が生じ半田バンプ３の寿命低下が発生すると
共に、放熱特性が劣化するという問題点があった。
【００１６】本発明は上記の点に鑑みてなされたもので
あり、装置の小型化を図りつつ放熱特性及び信頼性の向
上を図り得る半導体装置及びその製造方法を提供するこ
とを目的とする。
あり、装置の小型化を図りつつ放熱特性及び信頼性の向
上を図り得る半導体装置及びその製造方法を提供するこ
とを目的とする。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、複数の半導体チップを基板上に突起電
極を用いて接合すると共に、この半導体チップと基板と
の離間部分に樹脂を充填してなる半導体装置において、
上記複数の半導体チップを隣接配置すると共に、この半
導体チップ集合体の隣接する略中央位置に上記樹脂を充
填する樹脂充填部を形成したことを特徴とするものであ
る。
に、本発明では、複数の半導体チップを基板上に突起電
極を用いて接合すると共に、この半導体チップと基板と
の離間部分に樹脂を充填してなる半導体装置において、
上記複数の半導体チップを隣接配置すると共に、この半
導体チップ集合体の隣接する略中央位置に上記樹脂を充
填する樹脂充填部を形成したことを特徴とするものであ
る。
【００１８】また、複数の半導体チップを基板上に突起
電極を用いて接合すると共に、この半導体チップと基板
との離間部分に樹脂を充填してなる半導体装置におい
て、上記各半導体チップの角部に切欠部を形成すると共
に、この複数の半導体チップを上記切欠部が対向するよ
う隣接配置することにより、複数の半導体チップの隣接
する位置の略中央に上記樹脂を充填する樹脂充填部を形
成したことを特徴とするものである。
電極を用いて接合すると共に、この半導体チップと基板
との離間部分に樹脂を充填してなる半導体装置におい
て、上記各半導体チップの角部に切欠部を形成すると共
に、この複数の半導体チップを上記切欠部が対向するよ
う隣接配置することにより、複数の半導体チップの隣接
する位置の略中央に上記樹脂を充填する樹脂充填部を形
成したことを特徴とするものである。
【００１９】また、上記半導体装置の製造方法におい
て、突起電極を設けた複数の半導体チップを基板上に配
置することにより半導体チップと基板との間に間隙部を
形成すると共に、複数の半導体チップが夫々隣接し、か
つこの複数の半導体チップが隣接する位置の略中央位置
に樹脂を充填する樹脂充填部（３３）を形成するチップ
配置工程と、上記樹脂充填部より上記間隙部に該樹脂を
充填する工程とを有することを特徴とするものである。
て、突起電極を設けた複数の半導体チップを基板上に配
置することにより半導体チップと基板との間に間隙部を
形成すると共に、複数の半導体チップが夫々隣接し、か
つこの複数の半導体チップが隣接する位置の略中央位置
に樹脂を充填する樹脂充填部（３３）を形成するチップ
配置工程と、上記樹脂充填部より上記間隙部に該樹脂を
充填する工程とを有することを特徴とするものである。
【００２０】
【作用】上記構成とされた半導体装置及びその製造方法
によれば、複数の半導体チップが近接配設された構成で
あるため、半導体チップ集合体の小型化を図ることがで
きる。
によれば、複数の半導体チップが近接配設された構成で
あるため、半導体チップ集合体の小型化を図ることがで
きる。
【００２１】また、半導体チップの隣接位置に形成され
た樹脂充填部を介して樹脂を半導体チップと基板との間
に充填することが可能となるため、複数の半導体チップ
を近接配設しても、半導体チップと基板とが対向する全
領域に樹脂を充填することが可能となる。
た樹脂充填部を介して樹脂を半導体チップと基板との間
に充填することが可能となるため、複数の半導体チップ
を近接配設しても、半導体チップと基板とが対向する全
領域に樹脂を充填することが可能となる。
【００２２】
【実施例】次に本発明の実施例について図面と共に説明
する。
する。
【００２３】図１は本発明の一実施例である半導体装置
２０の縦断面を示している。同図において、２７はセラ
ミック製のパッケージであり、本発明の要部となるマル
チチップモジュール２１はこのパッケージ２７内に搭載
されている。このマルチチップモジュール２１は、後に
詳述するように基板２４の上部に複数（本実施例では４
個）の半導体チップ２２ａ〜２２ｄが配設された構成と
されている。
２０の縦断面を示している。同図において、２７はセラ
ミック製のパッケージであり、本発明の要部となるマル
チチップモジュール２１はこのパッケージ２７内に搭載
されている。このマルチチップモジュール２１は、後に
詳述するように基板２４の上部に複数（本実施例では４
個）の半導体チップ２２ａ〜２２ｄが配設された構成と
されている。
【００２４】マルチチップモジュール２１の基板４の上
面外周位置には、各半導体チップ２２ａ〜２２ｄと電気
的に接続された外部接続電極２９が形成されており、ま
たパッケージ２７の内部段差部には内部電極２８が形成
されている。この外部接続電極２９と内部電極２８との
間には、ワイヤボンディングによりワイヤ３０が接続さ
れており、両者２８，２９の電気的接続が行われてい
る。
面外周位置には、各半導体チップ２２ａ〜２２ｄと電気
的に接続された外部接続電極２９が形成されており、ま
たパッケージ２７の内部段差部には内部電極２８が形成
されている。この外部接続電極２９と内部電極２８との
間には、ワイヤボンディングによりワイヤ３０が接続さ
れており、両者２８，２９の電気的接続が行われてい
る。
【００２５】一方、パッケージ２７の外側にはリード３
１が配設されており、このリード３１と内部電極２８と
はパッケージ２７の内部に形成されている内部配線（パ
ッケージ２７は多層構造となっており、内部に内部配線
が形成されている）により接続されている。従って、マ
ルチチップモジュール２１の各半導体チップ２２ａ〜２
２ｄの電極はワイヤ３０，パッケージ２７内の内部電極
及び内部配線を介してリード３１に引き出される。
１が配設されており、このリード３１と内部電極２８と
はパッケージ２７の内部に形成されている内部配線（パ
ッケージ２７は多層構造となっており、内部に内部配線
が形成されている）により接続されている。従って、マ
ルチチップモジュール２１の各半導体チップ２２ａ〜２
２ｄの電極はワイヤ３０，パッケージ２７内の内部電極
及び内部配線を介してリード３１に引き出される。
【００２６】また、マルチチップモジュール２１が配設
されたパッケージ２７の上部には、金属製のキャップ３
２が取り付けられ、これによりマルチチップモジュール
２１はパッケージ２７の内部に封止される構成とされて
いる。尚、上記したパッケージ２７の構造は従来のパッ
ケージ７の構造と基本的に同一構造である。
されたパッケージ２７の上部には、金属製のキャップ３
２が取り付けられ、これによりマルチチップモジュール
２１はパッケージ２７の内部に封止される構成とされて
いる。尚、上記したパッケージ２７の構造は従来のパッ
ケージ７の構造と基本的に同一構造である。
【００２７】続いて、本発明の要部となるマルチチップ
モジュール２１の構造について、図１に加え図２，図３
を用いて説明する。
モジュール２１の構造について、図１に加え図２，図３
を用いて説明する。
【００２８】図２及び図３に示されるように、本実施例
に係るマルチチップモジュール２１は、半導体チップ２
２ａ〜２２ｄを基板２４の中央位置に隣接（近接）する
よう配設したことを第１の特徴とする。即ち、従来と異
なり各半導体チップ２２ａ〜２２ｄを離間配設すること
なく。各半導体チップ２２ａ〜２２ｄが当接するよう配
設した構成とされている。
に係るマルチチップモジュール２１は、半導体チップ２
２ａ〜２２ｄを基板２４の中央位置に隣接（近接）する
よう配設したことを第１の特徴とする。即ち、従来と異
なり各半導体チップ２２ａ〜２２ｄを離間配設すること
なく。各半導体チップ２２ａ〜２２ｄが当接するよう配
設した構成とされている。
【００２９】このように、各半導体チップ２２ａ〜２２
ｄを離間させることなく隣接配設することにより、従来
と比べて小さな基板２４に従来と同数（本実施例では４
個）の半導体チップ２２ａ〜２２ｄを搭載することが可
能となり、半導体装置２０の小型化を図ることができる
（図１と図７とを比較参照のこと）。
ｄを離間させることなく隣接配設することにより、従来
と比べて小さな基板２４に従来と同数（本実施例では４
個）の半導体チップ２２ａ〜２２ｄを搭載することが可
能となり、半導体装置２０の小型化を図ることができる
（図１と図７とを比較参照のこと）。
【００３０】また、本実施例に係るマルチチップモジュ
ール２１は、単に各半導体チップ２２ａ〜２２ｄを基板
２４の中央位置に隣接配設しただけではなく、隣接され
る各半導体チップ２２ａ〜２２ｄの略中央位置に樹脂２
５を充填する樹脂充填部３３を形成したことを第２の特
徴とするものである。
ール２１は、単に各半導体チップ２２ａ〜２２ｄを基板
２４の中央位置に隣接配設しただけではなく、隣接され
る各半導体チップ２２ａ〜２２ｄの略中央位置に樹脂２
５を充填する樹脂充填部３３を形成したことを第２の特
徴とするものである。
【００３１】上記のように樹脂充填部３３を形成するの
は、各半導体チップ２２ａ〜２２ｄの配列を適宜選定す
ればよく、容易に形成することができる。また、特に他
の構成物を要することもなく、樹脂充填部３３を形成す
ることにより徒に半導体装置２０の製品コストが上昇す
るようなこともない。
は、各半導体チップ２２ａ〜２２ｄの配列を適宜選定す
ればよく、容易に形成することができる。また、特に他
の構成物を要することもなく、樹脂充填部３３を形成す
ることにより徒に半導体装置２０の製品コストが上昇す
るようなこともない。
【００３２】次に、上記構成とされたマルチチップモジ
ュール２１の製造手順について説明する。
ュール２１の製造手順について説明する。
【００３３】各半導体チップ２２ａ〜２２ｄには、従来
と同様に半田バンプ２３が配設されており、各半導体チ
ップ２２ａ〜２２ｄは半田バンプ２３を用いて基板２４
に接続される。具体的には各半導体チップ２２ａ〜２２
ｄに形成されている電極には半田バンプ２３が予め設け
られており、また基板２４には上記電極に対応したリー
ド電極（図示せず）が形成されている。
と同様に半田バンプ２３が配設されており、各半導体チ
ップ２２ａ〜２２ｄは半田バンプ２３を用いて基板２４
に接続される。具体的には各半導体チップ２２ａ〜２２
ｄに形成されている電極には半田バンプ２３が予め設け
られており、また基板２４には上記電極に対応したリー
ド電極（図示せず）が形成されている。
【００３４】そして、半導体チップ２２ａ〜２２ｄに形
成されている半田バンプ２３をリード電極に位置決めし
た上で、半導体チップ２２ａ〜２２ｄを基板４にフェイ
スダウンし、加熱することにより半田バンプ２３をリー
ド電極に溶着させる。この際、リード電極の形成位置
は、その上部に半導体チップ２２ａ〜２２ｄを搭載した
状態において、上記のように各半導体チップ２２ａ〜２
２ｄが隣接し、かつその略中央位置に樹脂充填部３３が
形成されるよう形成位置が設定されている。また、上記
のように半導体チップ２２ａ〜２２ｄが基板４上に配設
されることにより、半導体チップ２２ａ〜２２ｄと基板
４との間には半田パンプ２３の高さ分の間隙部が形成さ
れる。
成されている半田バンプ２３をリード電極に位置決めし
た上で、半導体チップ２２ａ〜２２ｄを基板４にフェイ
スダウンし、加熱することにより半田バンプ２３をリー
ド電極に溶着させる。この際、リード電極の形成位置
は、その上部に半導体チップ２２ａ〜２２ｄを搭載した
状態において、上記のように各半導体チップ２２ａ〜２
２ｄが隣接し、かつその略中央位置に樹脂充填部３３が
形成されるよう形成位置が設定されている。また、上記
のように半導体チップ２２ａ〜２２ｄが基板４上に配設
されることにより、半導体チップ２２ａ〜２２ｄと基板
４との間には半田パンプ２３の高さ分の間隙部が形成さ
れる。
【００３５】上記のように、基板２４の略中央位置に半
導体チップ２２ａ〜２２ｄが隣接配設されると、続いて
各半導体チップ２２ａ〜２２ｄと基板２４との離間部分
に対する樹脂２５（各図に梨地で示す）の充填処理が行
われる。
導体チップ２２ａ〜２２ｄが隣接配設されると、続いて
各半導体チップ２２ａ〜２２ｄと基板２４との離間部分
に対する樹脂２５（各図に梨地で示す）の充填処理が行
われる。
【００３６】樹脂２５は絶縁性，高熱伝導性を有するも
のが選定されており、この樹脂２５を配設することによ
り、半田バンプ２３の酸化を防止でき半田バンプ２３の
長寿命化を図ることができ、また半導体チップ２２ａ〜
２２ｄで発生した熱の基板２４への放熱特性を向上させ
ることができる。
のが選定されており、この樹脂２５を配設することによ
り、半田バンプ２３の酸化を防止でき半田バンプ２３の
長寿命化を図ることができ、また半導体チップ２２ａ〜
２２ｄで発生した熱の基板２４への放熱特性を向上させ
ることができる。
【００３７】前記したように、本実施例に係るマルチチ
ップモジュール２１では、隣接配設された半導体チップ
２２ａ〜２２ｄの略中央位置に樹脂充填部３３が形成さ
れており、各半導体チップ２２ａ〜２２ｄの相互に当接
しない側辺からの樹脂充填に加えて、この樹脂充填部３
３から樹脂５を充填することが可能となる。図２は樹脂
充填部３３から樹脂５を充填している状態を示してい
る。
ップモジュール２１では、隣接配設された半導体チップ
２２ａ〜２２ｄの略中央位置に樹脂充填部３３が形成さ
れており、各半導体チップ２２ａ〜２２ｄの相互に当接
しない側辺からの樹脂充填に加えて、この樹脂充填部３
３から樹脂５を充填することが可能となる。図２は樹脂
充填部３３から樹脂５を充填している状態を示してい
る。
【００３８】このように、樹脂充填部３３を介して隣接
配設された半導体チップ２２ａ〜２２ｄの略中央位置に
樹脂２５を充填することが可能となることより、樹脂２
５を半導体チップ２２ａ〜２２ｄと基板２４との対向す
る全領域に充填することが可能となる。
配設された半導体チップ２２ａ〜２２ｄの略中央位置に
樹脂２５を充填することが可能となることより、樹脂２
５を半導体チップ２２ａ〜２２ｄと基板２４との対向す
る全領域に充填することが可能となる。
【００３９】これにより、半田バンプ２３を確実に樹脂
２５により封止することができるため、半田バンプ２３
の寿命低下を防止することができる。また、各半導体チ
ップ２２ａ〜２２ｄと基板２４が樹脂２５により確実に
接続されるため各半導体チップ２２ａ〜２２ｄで発生す
る熱を効率的に基板２４に放熱することができ、放熱特
性を向上させることができる。
２５により封止することができるため、半田バンプ２３
の寿命低下を防止することができる。また、各半導体チ
ップ２２ａ〜２２ｄと基板２４が樹脂２５により確実に
接続されるため各半導体チップ２２ａ〜２２ｄで発生す
る熱を効率的に基板２４に放熱することができ、放熱特
性を向上させることができる。
【００４０】図４及び図５は上記した実施例の変形例を
示している。図１乃至図３を用いて説明した実施例にお
いては、樹脂充填部３３を形成する方法として各半導体
チップ２２ａ〜２２ｄの配設位置を適宜選定することに
より形成していた。
示している。図１乃至図３を用いて説明した実施例にお
いては、樹脂充填部３３を形成する方法として各半導体
チップ２２ａ〜２２ｄの配設位置を適宜選定することに
より形成していた。
【００４１】しかるに、図４に示すように、各半導体チ
ップ２２の適宜位置に切欠３４を形成しておき、複数の
半導体チップ２２を隣接配設する際、図５に示すよう
に、この各半導体チップ２２ａ〜２２ｄに形成された切
欠３４が対峙するよう半導体チップ２２ａ〜２２ｄを配
設することにより樹脂充填部３５を形成する構成として
もよい。この切欠３４を形成することにより樹脂充填部
３５を形成する構成では、各半導体チップ２２ａ〜２２
ｄの並べ方を考慮する必要がないため、各半導体チップ
２２ａ〜２２ｄの配設位置の設定を容易に行うことがで
きる。
ップ２２の適宜位置に切欠３４を形成しておき、複数の
半導体チップ２２を隣接配設する際、図５に示すよう
に、この各半導体チップ２２ａ〜２２ｄに形成された切
欠３４が対峙するよう半導体チップ２２ａ〜２２ｄを配
設することにより樹脂充填部３５を形成する構成として
もよい。この切欠３４を形成することにより樹脂充填部
３５を形成する構成では、各半導体チップ２２ａ〜２２
ｄの並べ方を考慮する必要がないため、各半導体チップ
２２ａ〜２２ｄの配設位置の設定を容易に行うことがで
きる。
【００４２】
【発明の効果】上述の如く本発明によれば、半導体装置
の小型化を図りつつ次のような効果を得ることができ
る。
の小型化を図りつつ次のような効果を得ることができ
る。
【００４３】バンプ等を確実に樹脂により封止すること
ができるため、バンプ等の寿命低下を防止することがで
きる。
ができるため、バンプ等の寿命低下を防止することがで
きる。
【００４４】また、各半導体チップと基板とが樹脂によ
り確実に接続されるため各半導体チップで発生する熱を
効率的に基板に放熱することができ、放熱特性を向上さ
せることができる。
り確実に接続されるため各半導体チップで発生する熱を
効率的に基板に放熱することができ、放熱特性を向上さ
せることができる。
【図１】本発明の一実施例である半導体装置の縦断面図
である。
である。
【図２】本発明の一実施例である半導体装置に組み込ま
れるマルチチップモジュールの斜視図である。
れるマルチチップモジュールの斜視図である。
【図３】本発明の一実施例である半導体装置に組み込ま
れるマルチチップモジュールの平面図である。
れるマルチチップモジュールの平面図である。
【図４】図１乃至図３で示した実施例の変形例に用いる
半導体チップを示す斜視図である。
半導体チップを示す斜視図である。
【図５】図１乃至図３で示した実施例の変形例に用いる
マルチチップモジュールの平面図である。
マルチチップモジュールの平面図である。
【図６】従来の半導体装置の一例に組み込まれるマルチ
チップモジュールの斜視図である。
チップモジュールの斜視図である。
【図７】従来の半導体装置の一例を示す縦断面図であ
る。
る。
【図８】半導体チップ隣接配設したマルチチップモジュ
ールの斜視図である。
ールの斜視図である。
２０ 半導体装置 ２１ マルチチップモジュール ２２，２２ａ〜２２ｄ 半導体チップ ２３ 半田バンプ ２４ 基板 ２５ 樹脂 ２７ パッケージ ２８ 内部電極 ２９ 外部接続電極 ３０ ワイヤ ３１ リード ３２ キャップ ３３，３５ 樹脂充填部 ３４ 切欠
Claims (3)
- 【請求項１】 複数の半導体チップ（２２ａ〜２２ｄ）
を基板（２４）上に突起電極（２３）を用いて接合する
と共に、該半導体チップ（２２ａ〜２２ｄ）と該基板
（２４）との離間部分に樹脂（２５）を充填してなる半
導体装置において、 該複数の半導体チップ（２２ａ〜２２ｄ）を離間させる
ことなく隣接配置すると共に、 該複数の半導体チップ（２２ａ〜２２ｄ）が隣接する位
置の略中央位置に該樹脂（２５）を充填する樹脂充填部
（３３）を形成し、該樹脂充填部（３３）より上記離間
部分に該樹脂（２５）を充填してなることを特徴とする
半導体装置。 - 【請求項２】 複数の半導体チップ（２２ａ〜２２ｄ）
を基板（２４）上に突起電極（２３）を用いて接合する
と共に、該半導体チップ（２２ａ〜２２ｄ）と該基板
（２４）との離間部分に樹脂（２５）を充填してなる半
導体装置において、 上記各半導体チップ（２２ａ〜２２ｄ）の角部に切欠部
（３４）を形成すると共に、 該複数の半導体チップ（２２ａ〜２２ｄ）を該切欠部
（３４）が対向するよう離間することなく隣接配置する
ことにより、該複数の半導体チップ（２２ａ〜２２ｄ）
の隣接する位置の略中央に該樹脂（２５）を充填する樹
脂充填部（３５）を形成し、該樹脂充填部（３５）より
上記離間部分に樹脂（２５）を充填してなるてなること
を特徴とする半導体装置。 - 【請求項３】 突起電極（２３）を設けた複数の半導体
チップ（２２ａ〜２２ｄ）を基板（２４）上に配置する
ことにより該半導体チップ（２２ａ〜２２ｄ）と該基板
（２４）との間に間隙部を形成すると共に、該複数の半
導体チップ（２２ａ〜２２ｄ）が夫々離間することなく
隣接し、かつ該複数の半導体チップ（２２ａ〜２２ｄ）
が隣接する位置の略中央位置に樹脂（２５）を充填する
樹脂充填部（３３）を形成するチップ配置工程と、 該樹脂充填部（３３）より上記間隙部に該樹脂（２５）
を充填する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22479093A JP3242765B2 (ja) | 1993-09-09 | 1993-09-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22479093A JP3242765B2 (ja) | 1993-09-09 | 1993-09-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786492A JPH0786492A (ja) | 1995-03-31 |
| JP3242765B2 true JP3242765B2 (ja) | 2001-12-25 |
Family
ID=16819244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22479093A Expired - Lifetime JP3242765B2 (ja) | 1993-09-09 | 1993-09-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3242765B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3914651B2 (ja) | 1999-02-26 | 2007-05-16 | エルピーダメモリ株式会社 | メモリモジュールおよびその製造方法 |
| CN100407422C (zh) * | 2001-06-07 | 2008-07-30 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
| JP4753642B2 (ja) * | 2005-07-04 | 2011-08-24 | 株式会社リコー | 電子部品実装体の製造方法 |
-
1993
- 1993-09-09 JP JP22479093A patent/JP3242765B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786492A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| TWI495082B (zh) | 多層半導體封裝 | |
| US7339278B2 (en) | Cavity chip package | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| US7859095B2 (en) | Method of manufacturing semiconductor device | |
| US7495327B2 (en) | Chip stacking structure | |
| US7892888B2 (en) | Method and apparatus for stacking electrical components using via to provide interconnection | |
| US20040195700A1 (en) | Multi-chip package combining wire-bonding and flip-chip configuration | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| US20050017336A1 (en) | [multi-chip package] | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP2904141B2 (ja) | 半導体装置 | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JP3242765B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP2500664B2 (ja) | 半導体装置 | |
| KR0163864B1 (ko) | 적층형 반도체 패키지의 열방출 구조 | |
| JPH0786335A (ja) | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 | |
| CN116759397A (zh) | 一种芯片封装结构及其制备方法 | |
| KR100230920B1 (ko) | 반도체 패키지 | |
| JP2011091266A (ja) | 半導体装置およびその製造方法 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JP2007165758A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |