JP4753642B2 - 電子部品実装体の製造方法 - Google Patents

電子部品実装体の製造方法 Download PDF

Info

Publication number
JP4753642B2
JP4753642B2 JP2005194605A JP2005194605A JP4753642B2 JP 4753642 B2 JP4753642 B2 JP 4753642B2 JP 2005194605 A JP2005194605 A JP 2005194605A JP 2005194605 A JP2005194605 A JP 2005194605A JP 4753642 B2 JP4753642 B2 JP 4753642B2
Authority
JP
Japan
Prior art keywords
electronic component
chip
underfill resin
manufacturing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005194605A
Other languages
English (en)
Other versions
JP2007013019A (ja
Inventor
清一 森下
秀樹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005194605A priority Critical patent/JP4753642B2/ja
Priority to PCT/JP2006/313350 priority patent/WO2007004660A1/en
Priority to KR1020077005144A priority patent/KR100847501B1/ko
Priority to CNB2006800009654A priority patent/CN100558215C/zh
Priority to US11/661,901 priority patent/US20080017408A1/en
Priority to TW095123882A priority patent/TWI320677B/zh
Publication of JP2007013019A publication Critical patent/JP2007013019A/ja
Application granted granted Critical
Publication of JP4753642B2 publication Critical patent/JP4753642B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/202—Casings or frames around the primary casing of a single cell or a single battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/284—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders with incorporated circuit boards, e.g. printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/296—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders characterised by terminals of battery packs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/574—Devices or arrangements for the interruption of current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Battery Mounting, Suspending (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、配線基板上に複数の電子部品が実装され、電子部品の実装領域が封止樹脂で覆われている電子部品実装体の製造方法に関するものである。ここで電子部品実装体とは配線基板上に電子部品が実装されたものを意味する。また電子部品には、例えば半導体部品や、ＰＴＣ素子などのサーミスタ素子、抵抗器、コンデンサなどが含まれる。
各種携帯情報機器などに搭載される電池は、繰り返しの充放電が可能な二次電池が多く使用されている。二次電池の劣化の防止、長時間の電力供給、小型化、安価が重視されている。従来から、例えばリチウムイオンバッテリーなどの電池パックなどには、電気回路の短絡や誤った充電（大電圧や逆電圧）等で流れる過電流に起因する過度の発熱で電池が劣化しないようにするための保護回路を搭載した保護回路モジュールが内蔵されている。
例えば、二次電池の充放電回路、すなわち二次電池と充電器や負荷が接続される外部接続端子との間に、ＭＯＳトランジスタからなる電流制御用トランジスタを直列に挿入し、異常充電時に充電制御用の電流制御用トランジスタをオフ状態にして充電を停止し、異常放電時に放電制御用の電流制御用トランジスタをオフ状態にして放電を停止させるように構成された保護回路がある（例えば特許文献１を参照。）。
図１１に二次電池の保護回路モジュールの一例の回路図を示す。
保護回路において、電池側外部端子４４ａ，４４ｂ間に二次電池４８が接続され、負荷側外部端子４６ａ，４６ｂ間に外部装置５０が接続され、電池側外部端子４４ａ、負荷側外部端子４６ａ間はプラス側の充放電回路５２ａにより接続され、電池側外部端子４４ｂ、負荷側外部端子４６ｂ間はマイナス側の充放電回路５２ｂにより接続されている。充放電回路５２ｂに電流制御用トランジスタ５４と電流制御用トランジスタ５６が直列に接続されている。電流制御用トランジスタ５４，５６は電界効果トランジスタにより構成されている。
充放電回路５２ａ，５２ｂ間に保護ＩＣ（Integrated circuit）チップ５８が接続されている。保護ＩＣチップ５８の電源電圧端子５８ａは抵抗素子６０を介して充放電回路５２ａに接続され、グランド端子５８ｂは電池側外部端子４４ｂ、電流制御用トランジスタ５４間の充放電回路５２ｂに接続され、充電器マイナス電位入力端子５８ｃは負荷側外部端子４６ｂ、電流制御用トランジスタ５６間の充放電回路５２ｂに抵抗素子６２を介して接続されている。電源電圧端子５８ａ、グランド端子５８ｂ間にコンデンサ６４が接続されている。過放電検出出力端子５８ｄは電流制御用トランジスタ５４のゲートに接続されている。過充電検出出力端子５８ｅは電流制御用トランジスタ５６のゲートに接続されている。
電池側外部端子４４ｂと二次電池４８の間にＰＴＣ素子６６が接続されている。
このような保護回路をもつ従来の保護回路モジュールにおいて、半導体部品である電流制御用トランジスタ５４，５６及び保護ＩＣチップ５８として、パッケージ品が用いられており、パッケージ品を配線基板に実装していた。
しかし、パッケージ品は、半導体チップとリード端子をボンディングワイヤにより接続しているので、コストが高くなるという問題があった。さらに電流制御用トランジスタ５４，５６において半導体チップはボンディングワイヤ及びリード端子を介して配線基板に電気的に接続されるのでオン抵抗を低くすることができないという問題があった。
このような問題を解決すべく、ベアチップを配線基板に実装し、ボンディングワイヤを介してチップ電極と配線基板を電気的に接続するＣＯＢ（Chip On Board）方式を用いたものがある（例えば特許文献２及び特許文献３を参照。）。
しかし、ボンディングワイヤの材料として高価な金を用いられるので、低コスト化には限界があるという問題があった。さらに電流制御用トランジスタにおいて半導体チップはボンディングワイヤを介して配線基板に電気的に接続されるのでオン抵抗を低くすることができないという問題があった。
また、一平面に配列された複数個の外部接続端子をもつベアチップを配線基板にフェイスダウン実装（フリップチップ実装とも呼ばれる）する実装方法がある（例えば特許文献４を参照。）。そして、半導体部品である保護ＩＣチップ及び電流制御用トランジスタを配線基板にフェイスダウン実装した二次電池の保護回路モジュールがある（例えば特許文献５を参照。）。
半導体部品を配線基板にフェイスダウン実装することにより、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、半導体部品の実装面積を小さくすることもできる。さらに、電界効果トランジスタのオン抵抗の低減を図ることもできる。
フェイスダウン実装された半導体部品を封止樹脂により覆って封止する場合、例えば特許文献２に記載されているように、半導体部品の下にアンダーフィル樹脂を充填することにより、半導体部品の特性変動を防止したり、半導体部品の下に形成された空間の空気に起因してボイドが発生したりするのを防止することができる。
例えば特許文献３や特許文献５に記載されているように、配線基板上にフェイスダウン実装された半導体部品と半導体部品以外の電子部品が混載されている電子部品実装体において、半導体部品の実装領域に及び電子部品の実装領域に封止樹脂を塗布する際、アンダーフィル樹脂が下部に充填された半導体部品の実装領域においては半導体部品の周囲にはみ出したテーパ形状のアンダーフィル樹脂により半導体部品の近傍の封止樹脂内に気泡が入り込むのを防止することができる。
しかし、半導体部品以外の電子部品の実装領域において電子部品の近傍の封止樹脂内に小さな気泡が入り込むことがある。電子部品の近傍の封止樹脂内に入り込んだ気泡は、特に加熱時に気泡が大きくなって外観不良を招いたり、気泡に起因して形成されたボイドによって電子部品実装体の信頼性低下を招いたりするという問題があった。
特開２００１−６１２３２号公報 特開２００２−１４１５０６号公報（第２頁、第４頁、図２、図３） 特開２００２−３１４０２９号公報（第２−３頁、図１４、図１５） 特開平１０−１１２４８１号公報 特開２０００−３０７０５２号公報
そこで、本発明は、配線基板上に複数の電子部品が実装され、電子部品の実装領域が封止樹脂で覆われている電子部品実装体の製造方法において、電子部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することを目的とするものである。
本発明にかかる電子部品実装体の製造方法は、電子部品実装体配線基板上に複数の電子部品が実装され、電子部品の実装領域が封止樹脂で覆われている電子部品実装体の製造方法であって、封止樹脂を形成する前に、複数の電子部品の近傍に複数のノズルを用いてアンダーフィル樹脂を同時に塗布した後、硬化させて電子部品の周囲にテーパ形状構造物を形成する工程を含む。
さらに、本発明にかかる電子部品実装体の製造方法は、上記アンダーフィル樹脂の塗布対象である上記複数の電子部品は平面面積の大きさが互いに異なるものを含み、上記複数のノズルとして、上記電子部品の平面面積の大きさ及び１箇所の塗布領域で上記アンダーフィル樹脂を充填する電子部品数に応じてノズル径が異なる２種類以上のものを用いる。
ここでアンダーフィル樹脂とは、絶縁性材料を主成分とする液状樹脂を意味する。
上記工程において、電子部品の近傍に塗布されたアンダーフィル樹脂は電子部品と配線基板の間に空間に充填され、アンダーフィル樹脂が硬化されると、電子部品の周囲にはみ出したアンダーフィル樹脂がテーパ形状構造物になる。
本発明において、アンダーフィル樹脂を塗布する領域は、電子部品と配線基板の間に空間及び電子部品の周囲に限定されるものではなく、電子部品の上面にもアンダーフィル樹脂を塗布してアンダーフィル樹脂よって電子部品を覆って電子部品の側面にテーパ形状構造物を形成するようにしてもよい。
また、複数のノズルのうち、いずれか又は全部のノズルにおいて、電子部品、電子部品間の領域にアンダーフィル樹脂を塗布して１本のノズルで複数の電子部品にアンダーフィル樹脂を塗布するようにしてもよい。
本発明の電子部品実装体の製造方法において、上記複数のノズルとして、同じアンダーフィル樹脂供給部に接続されているものを用いるようにしてもよい。
また、上記ノズルとして、ノズルの先端近傍の形状が先端側ほど細くテーパ形状に形成されているものを用いるようにしてもよい。
また、上記封止樹脂で覆われている全ての電子部品の周囲にそれぞれ上記テーパ形状構造物を形成することが好ましい。ただし、本発明はこれに限定されるものではなく、電子部品の周囲にテーパ形状構造物を形成しない領域を設けてもよい。
参考例の電子部品実装体は、本発明の製造方法を含んで形成された電子部品実装体である。
参考例の二次電池の保護回路モジュールは、本発明の製造方法を含んで形成された電子部品実装体であって、配線基板の一表面に１又は複数の電子部品実装領域と、一平面に配列された複数個の外部接続端子をもつ電子部品である半導体部品が実装される１又は複数の半導体部品実装領域と、複数の電池側外部端子をもち、上記配線基板の裏面に複数の負荷側外部端子をもち、上記半導体部品は上記配線基板の上記一表面にベアチップ状態でフェイスダウン実装されているものである。
参考例の電池パックは、上記保護回路モジュールの参考例と、二次電池と、上記保護回路モジュールと上記二次電池を電気的に接続するための配線部材と、上記保護回路モジュール、上記二次電池及び上記配線部材を収容するための筐体を備えたものである。
本発明の電子部品実装体の製造方法では、封止樹脂を形成する前に、複数の電子部品の近傍に複数のノズルを用いてアンダーフィル樹脂を同時に塗布した後、硬化させて電子部品の周囲にテーパ形状構造物を形成する工程を含むようにしたので、上記テーパ形状構造物が形成されていることにより、封止樹脂を形成する際に電子部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。さらに、複数の電子部品の近傍に複数のノズルを用いてアンダーフィル樹脂を同時に塗布するようにしたので、複数の電子部品の近傍に別々にアンダーフィル樹脂を塗布する場合に比べて塗布時間を短くすることができる。
さらに、上記複数のノズルとして、ノズル径が異なる２種類以上のものを用いるようにすれば、アンダーフィル樹脂を塗布する領域によって塗布量を異ならせることができ、電子部品の大きさや、１箇所の塗布領域でアンダーフィル樹脂を充填する電子部品数に応じて適切な量のアンダーフィル樹脂を塗布することができる。
本発明の電子部品実装体の製造方法において、上記複数のノズルとして、同じアンダーフィル樹脂供給部に接続されているものを用いるようにすれば、アンダーフィル樹脂をノズルから吐出させるための、１つの駆動系で複数個所にアンダーフィル樹脂を同時に塗布することができ、複数の駆動系を用いる場合に比べて製造コストを低減することができる。
上記ノズルとして、ノズルの先端近傍の形状が先端側ほど細くテーパ形状に形成されているものを用いるようにすれば、ノズルの先端に汚れなどが付着した場合であってもノズル先端付着物に起因する塗布位置のズレを小さくすることができ、アンダーフィル樹脂の塗布の正確性を向上させることができる。
上記封止樹脂で覆われている全ての電子部品の周囲にそれぞれ上記テーパ形状構造物を形成するようにすれば、封止樹脂で覆われる領域に実装されたすべての電子部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができる。
参考例の電子部品実装体では、本発明の製造方法を含んで形成されたものであるので、電子部品の周囲にテーパ形状構造物が形成されており、電子部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
参考例の二次電池の保護回路モジュールでは、本発明の製造方法を含んで形成されたものであり、電子部品と半導体部品の周囲に絶縁性樹脂からなるテーパ形状構造物を備えているようにしたので、電子部品及び半導体部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。さらに、配線基板において、一表面に電池側外部端子が配置され、反対側の面に負荷側外部端子が配置されているようにしたので、負荷側外部端子及び電池側外部端子が配線基板の同じ面に配置されている場合に比べて配線基板の面積を小さくすることができ、保護回路モジュールの小型化を実現できる。さらに、半導体部品は配線基板にフェイスダウン実装されているようにしたので、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、半導体部品の実装面積を小さくすることができる。このように、本発明の二次電池の保護回路モジュールによれば、保護回路モジュールの小型化及び低コスト化を実現できる。
参考例の電池パックでは、本発明の保護回路モジュールと、二次電池と、保護回路モジュールと二次電池を電気的に接続するための配線部材と、保護回路モジュール、二次電池及び配線部材を収容するための筐体を備えているようにしたので、本発明の保護回路モジュールにより信頼性を向上させることができる。さらに、本発明の保護回路モジュールの小型化及び低コスト化の実現により、電池パックの小型化及び低コスト化を実現できる。
図１は、製造方法の一実施例を説明するための工程断面図である。図２及び図３は製造方法の一実施例の図１とは別の工程を説明するため図であり、図２は集合基板を概略的に示す平面図、図３は集合基板の一部分を概略的に示す断面図である。図４は、電子部品実装体である保護回路モジュールの参考例を示す概略図であり、（Ａ）は一表面側の概略斜視図、（Ｂ）は裏面側の概略斜視図、（Ｃ）は（Ａ）のＡ−Ａ位置での断面図である。図５（Ａ）は保護ＩＣチップの実装領域近傍を拡大して示す断面図、図５（Ｂ）は電界効果トランジスタチップの実装領域近傍を拡大して示す断面図、図５（Ｃ）は電子部品の実装領域近傍を拡大して示す断面図である。
まず、図４及び図５を参照して保護回路モジュールの参考例を説明する。
保護回路モジュール１は配線基板２を備えている。配線基板２の一表面２ａに２つの電池側外部端子４ａと、複数の保護ＩＣチップ用電極４ｂと、複数の電界効果トランジスタチップ用電極４ｃと、複数の電子部品用電極４ｄと、配線パターン（図示は省略）が形成されている（（Ｃ）を参照。）。電池側外部端子４ａ、保護ＩＣチップ用電極４ｂ、電界効果トランジスタチップ用電極４ｃ、電子部品用電極４ｄ及び配線パターンは例えば銅により形成されている。保護ＩＣチップ用電極４ｂ、電界効果トランジスタチップ用電極４ｃ及び電子部品用電極４ｄは２つの電池側外部端子４ａ，４ａの間に配置されている。
配線基板２の一表面２ａ上に絶縁性材料層６が形成されている。絶縁性材料層６には電池側外部端子４ａに対応して開口部６ａと、保護ＩＣチップ用電極４ｂに対応して開口部６ｂと、電界効果トランジスタチップ用電極４ｃに対応して開口部６ｃと、電子部品用電極４ｄに対応して開口部６ｄが形成されている。
電池側外部端子４ａ上に、開口部６ａ内に形成された半田８ａを介してニッケル板（金属板）１０が配置されている。
保護ＩＣチップ用電極４ｂの形成領域上にベアチップ状態の保護ＩＣチップ（半導体部品）１２がフェイスダウン実装されている。保護ＩＣチップ１２は、開口部６ｂ内に形成された半田８ｂにより、保護ＩＣチップ１２の一平面に形成された外部接続端子１２ａと保護ＩＣチップ用電極４ｂが接続されて配線基板２に実装されている。
電界効果トランジスタチップ用電極４ｃの形成領域上にベアチップ状態の電界効果トランジスタチップ（半導体部品）１４がフェイスダウン実装されている。電界効果トランジスタチップ１４は、開口部６ｃ内に形成された半田８ｃにより、電界効果トランジスタチップ１４の一平面に形成された外部接続端子１４ａと電界効果トランジスタチップ用電極４ｃが接続されて配線基板２に実装されている。電界効果トランジスタチップ１４は例えば直列に接続された２個の電界効果トランジスタを備えている。
電子部品用電極４ｄの形成領域上に電子部品１５が実装されている。電子部品１５として、例えばＰＴＣ素子などのサーミスタ素子や、抵抗器、コンデンサなどを挙げることができる。電子部品１５は、開口部６ｄ内に形成された半田８ｄにより、電子部品１５の電極１５ａと電子部品用電極４ｄが接続されて配線基板２に実装されている。
保護ＩＣチップ１２の外部接続端子１２ａ及び電界効果トランジスタチップ１４の外部接続端子１４ａは例えば無電解メッキにより形成されたものである。
保護ＩＣチップ１２と絶縁性材料層６の間、及び電界効果トランジスタチップ１４と絶縁性材料層６の間に樹脂材料からなるアンダーフィル樹脂（テーパ形状構造物）１６がそれぞれ充填されている。アンダーフィル樹脂１６としては、例えばエポキシ樹脂系のものやシリコン樹脂系のものを挙げることができる。また、アンダーフィル樹脂はシリカ粒子が入っているものや入っていないものがある。
電子部品１５と絶縁材料層６の間、及び電子部品１５を実装するための半田８ｄの近傍を含む電子部品１５の周囲に、アンダーフィル樹脂１６からなるフィレット形状（テーパ形状）の構造物（テーパ形状構造物）が形成されている。
保護ＩＣチップ１２の実装領域、電界効果トランジスタチップ１４の実装領域及び電子部品１５の実装領域を含んで、２つのニッケル板１０，１０の間の絶縁性材料層６上に封止樹脂１８が形成されている。保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５は封止樹脂１８により覆われて保護されている。
配線基板２の裏面（一表面２ａとは反対側の面）２ｂに例えば３つの負荷側外部端子２０ａと、複数のテスト用端子２０ｂが形成されている。負荷側外部端子２０ａ及びテスト用端子２０ｂは例えば銅により形成されている。
配線基板２の裏面２ｂ上に絶縁性材料層２２が形成されている。絶縁性材料層２２には負荷側外部端子２０ａに対応して開口部２２ａと、テスト用端子２０ｂに対応して開口部２２ｂが形成されている。
負荷側外部端子２０ａ表面に金メッキ層２４ａが形成され、テスト用端子２０ｂ表面に金メッキ層２４ｂが形成されている。
この参考例では、配線基板２の一表面２ａに電池側外部端子４ａが配置され、裏面２ｂに負荷側外部端子２０ａが配置されているので、電池側外部端子４ａ及び負荷側外部端子２０ａが配線基板２の同じ面に配置されている場合に比べて配線基板２の面積を小さくすることができ、保護回路モジュール１の小型化を実現できる。
さらに、保護ＩＣチップ１２及び電界効果トランジスタチップ１４は配線基板２の一表面２ａ側にフェイスダウン実装されているので、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、保護ＩＣチップ１２及び電界効果トランジスタチップ１４の実装面積を小さくすることができる。
さらに、電界効果トランジスタチップ１４はフェイスダウン実装されているので、電界効果トランジスタチップ１４のオン抵抗の低減を図ることができる。
さらに、保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５は封止樹脂１８により覆われているので、保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５を保護することができる。
さらに、配線基板２の一表面２ａに、保護ＩＣチップ１２と電界効果トランジスタチップ１４の外部接続端子１２ａ，１４ａ及び負荷側外部端子４ａに対応して開口部６ａ，６ｂ，６ｃをもつ絶縁性材料層６が形成されている。そして、保護ＩＣチップ１２と電界効果トランジスタチップ１４は開口部６ｂ，６ｃ内に形成された半田８ｂ，８ｃによって配線基板２に実装されている。これにより、保護ＩＣチップ１２の隣り合う外部接続端子１２ａ，１２ａの間、及び電界効果トランジスタチップ１４の隣り合う外部接続端子１４ａ，１４ａに絶縁性材料層６を存在させることができ、隣り合う外部接続端子１２ａ，１２ａ間、及び隣り合う外部接続端子１４ａ，１４ａ間の短絡を防止することができる。
さらに、負荷側外部端子２０ａ表面に金メッキ層２４ａが形成されているので、携帯機器や充電器等の負荷の端子と負荷側外部端子２０ａの電気的接続を安定させることができる。また、テスト用端子２０ｂ表面に金メッキ層２４ｂが形成されているので、テスト時の電気的接続を安定させることができる。
さらに、電子部品１５と絶縁材料層６の間、及び電子部品１５を実装するための半田８ｄの近傍に、アンダーフィル樹脂１６からなるフィレット形状の構造物が形成されているので、電子部品１５の近傍の封止樹脂１８内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
この参考例では半導体部品として１個の保護ＩＣチップ１２と１個の電界効果トランジスタチップ１４を備えているが、参考例の保護回路モジュールはこれに限定されるものではなく、例えば１個の保護ＩＣチップと２個の電界効果トランジスタチップを備えているなど、半導体部品の種類及び個数は任意である。また、電子部品１５の種類及び個数も任意である。
また、この参考例では負荷側外部端子４ａを３個備えているが、参考例の保護回路モジュールはこれに限定されるものではなく、負荷側外部端子の個数は２個であってもよいし、４個以上であってもよい。
図６は、二次電池と電池側外部端子を電気的に接続するための配線部材が接続された保護回路モジュールの参考例を示す図であり、（Ａ）は一表面側の平面図、（Ｂ）は裏面側の平面図である。図４と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
保護回路モジュール１の一表面側に接続された２つのニッケル板１０の一方に、保護回路モジュール１の負荷側外部端子と二次電池を電気的に接続するための帯状のニッケル配線（配線部材）２６がスポット溶接により接続されている。
図７は、電池パックの参考例を一部断面で示す平面図である。
絶縁性部材からなる筐体２８の内部に、保護回路モジュール１と、二次電池３０と、ニッケル配線２６が配置されている。保護回路モジュール１は裏面、すなわち、負荷側外部端子及びテスト用端子の表面に形成された金メッキ層が形成されている面を外側にし、ニッケル板１０及び封止樹脂１８が形成されている面を内側にして配置されている。筐体２８には負荷側外部端子及びテスト用端子の表面に形成された金メッキ層に対応して開口部２８ａが形成されている。
保護回路モジュール１の一方のニッケル板１０に溶接されたニッケル配線２６は二次電池３０の電極３０ａに接続されている。ニッケル配線２６が接続されていないニッケル板１０は二次電池３０の電極３０ｂに接続されている。
保護回路モジュール１によれば、保護回路モジュールの小型化及び低コスト化を実現できるので、電池パックの小型化及び低コスト化を実現できる。
この参考例では、一方のニッケル板１０を二次電池３０の電極３０ｂに直接接続しているが、本発明はこれに限定されるものではなく、両方のニッケル板１０を二次電池３０の２つの電極３０ａ，３０ｂにニッケル配線を介して接続するようにしてもよい。
次に、製造方法の一実施例について図１、図２及び図３を参照して説明する。
図１、図２及び図３において、図４と同じ機能を果たす部分には同じ符号を付す。
（１）例えば複数の長方形の配線基板領域３４が設けられた集合基板３２を準備する。この例では、集合基板３２に配線基板領域３４の長手方向に２個、短手方向に１４個の配線基板領域３４が配列されている。各配線基板領域３４には集合基板３２の一表面３２ａに２つの電池側外部端子４ａ、複数の保護ＩＣチップ用電極４ｂ、複数の電界効果トランジスタチップ用電極４ｃ、複数の電子部品用電極（図示は省略）及び配線パターン（図示は省略）が形成されている。さらに、集合基板３２の一表面３２ａには、配線基板領域３４の短手方向で隣り合う電池側外部端子４ａ，４ａ間にメッキ線３６が形成されている（図２（Ａ）を参照。）。図示はしていないが、メッキ線３６は集合基板３２の一端部に形成されたメッキ用電極に接続されている。
各配線基板領域３４の集合基板３２の裏面３２ｂに、負荷側外部端子（図示は省略）の表面に形成された金メッキ層２４ａとテスト用端子（図示は省略）の表面に形成された金メッキ層（図示は省略）が形成されている（図３（Ａ）を参照。）。金メッキ層２４ａの下地となる負荷側外部端子や、テスト用端子など、集合基板３２の裏面３２ｂに形成された金属材料（図示は省略）は、隣り合う配線基板領域３４，３４間で短絡していない。集合基板３２の裏面３２ｂに形成された金属材料は集合基板３２に形成されたスルーホール（図示は省略）を介してメッキ線３６と電気的に接続されている。金メッキ層２４ａは、金メッキ処理時に、メッキ線３６を介して集合基板３２の裏面３２ｂに形成された金属材料に電圧が印加されて形成されたものである。
（２−１）図１及び図４も参照して説明すると、電池側外部端子４ａ上、保護ＩＣチップ用電極４ｂ上、電界効果トランジスタチップ用電極４ｃ上に、電子部品用電極４ｄ上に、半田８ａ，８ｂ，８ｃ，８ｄを介して、ニッケル板１０、保護ＩＣチップ１２、電界効果トランジスタチップ１４、電子部品１５を実装する（図１（Ａ）を参照。）。
（２−２）保護ＩＣチップ１２、電界効果トランジスタチップ１４、電子部品１５の実装領域の近傍にノズル３３ａ，３３ｂを用いてアンダーフィル樹脂１６ａを例えば１つのチップ領域３２の２箇所の領域に同時に塗布する。ここでは、平面面積が大きく比較的多量のアンダーフィル樹脂１６ａを必要とする電界効果トランジスタチップ１４にノズル径が大きいノズル３３ｂを用いてアンダーフィル樹脂１６ａを塗布し、平面面積が小さく比較的少量のアンダーフィル樹脂１６ａで十分な保護ＩＣチップ１２及び電子部品１５にノズル径が小さいノズル３３ａを用いてアンダーフィル樹脂１６ａを塗布した。また、保護ＩＣチップ１２、電子部品１５間の領域に１本のノズル３３ａを用いてアンダーフィル樹脂１６ａを塗布することにより保護ＩＣチップ１２及び電子部品１５にアンダーフィル樹脂１６ａを塗布した（図１（Ｂ）を参照。）。
保護ＩＣチップ１２、電界効果トランジスタチップ１４、電子部品１５の実装領域の近傍に塗布されたアンダーフィル樹脂１６ａは、保護ＩＣチップ１２、電界効果トランジスタチップ１４、電子部品１５の下の領域及び周囲に流れ込む。
（２−３）アンダーフィル樹脂１６ａを硬化させて、保護ＩＣチップ１２、電界効果トランジスタチップ１４、電子部品１５について、下の領域及び周囲にテーパ形状のアンダーフィル樹脂１６を形成する（図１（Ｃ）を参照。）。
（２−４）図２に戻って説明を続ける。保護ＩＣチップ、電界効果トランジスタチップ、電子部品を覆うように、配線基板領域３４の短手方向で連続して封止樹脂１８を塗布及び硬化させる。このとき、保護ＩＣチップ、電界効果トランジスタチップ、電子部品の周囲にそれぞれテーパ形状のアンダーフィル樹脂が形成されているので、封止樹脂内に小さな気泡が入り込むことを防止することができる。
（３）集合基板３２の裏面３２ｂにダイシングテープ３８を貼り付ける。ダイシング技術により、集合基板３２の一表面３２ａ側から、配線基板領域３４の短手方向に並ぶ配線基板領域３４の間の集合基板３２に切れ込みをいれてメッキ線３６を切断する（図２（Ｃ）及び図３（Ｃ−１）を参照。）。これにより、各配線基板領域３４は電気的に分断される。ここで、上記集合基板３２に切れ込みを入れる領域は絶縁性材料層６で覆われている。絶縁性材料層６がレジストである場合は、切れ込みを入れる幅と、レジストの構造、層構成（例えば２層レジスト構造であれば上層レジストを下層レジストより後退させた構成）、密着力などを考慮して、切れ込みを入れる際にレジストの剥離や欠けが発生しないように、隣り合う配線基板領域３４間の間隔を決定しておく。
（４）ダイシングテープ３８を剥がした後、配線基板領域３４の金メッキ層２４にテスト端子４０を接触させて配線基板領域３４の機能テストを行なう（図３（Ｃ−２）を参照。）。テスト結果に基づいて、良品と不良品の識別、ロット番号などのマーキングを行なう。
（５）集合基板３２の裏面３２ｂにダイシングテープ４２を貼り付ける。ダイシング技術により、集合基板３２の一表面３２ａ側から、配線基板領域３４間の集合基板３２を切断して、保護回路モジュール１を切り出す（図３（Ｄ−１）を参照。）。その後、ダイシングテープ４２を四方から引っ張って、保護回路モジュール１が剥がれやすくし、さらにダイシングテープ４２に紫外線照射を行なってダイシングテープ４２の粘着力を弱める。ダイシングテープ４２の下から棒状の治具（図示は省略）により１個の保護回路モジュール１を押し上げ、押し上げられた保護回路モジュール１をピックアップ用治具によりバキューム吸着等で取り出す（図２（Ｄ）及び図３（Ｄ−２）を参照。）。その後、キズなどの外観検査を行なう。
従来、保護回路モジュールの集合基板では、集合基板３２の裏面３２ｂにおいて、金メッキ層の下地となる金属材料が隣り合う配線基板領域３４間でメッキ線を介して連続して形成されているために、保護回路モジュールを切り出した後にテストを行なっていた。また、メッキ線を集合基板３２の裏面３２ｂ側から切断しようにも、集合基板３２の表面３２ａには半導体部品が実装されているのでダイシングテープを貼り付けることができなかった。
これに対し、上記の製造方法の実施例によれば、集合基板３２の裏面３２ｂにメッキ線は形成されておらず、集合基板３２の表面３２ａに形成されたメッキ線を切断することにより、保護回路モジュールを切り出す前にテストを行なうことができる。
そして、集合基板の状態でテスターを用いて複数の配線基板領域で一括テストを行なうようにすれば、個片化された保護回路モジュールを１個ずつテストする場合に比べて保護回路モジュールの電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては保護回路モジュールの製造コストの低減の効果も得られる。
上記の製造方法の実施例では、集合基板３２として表面と裏面の２層配線構造のものを用いているが、これに限定されるものではない。例えば３層配線構造の集合基板の場合には表面側（半導体部品が実装される側）から第１層目もしくは第２層目又はそれらの両方にメッキ線を配置したり、４層配線構造の集合基板の場合には表面側から第１層目、第２層目もしくは第３層目又はそれらの組合せの配線層にメッキ線を配置したりするなど、少なくとも裏面の配線層にメッキ線を配置しないようにすれば、集合基板の表面側からメッキ線を切断することにより、保護回路モジュールを切り出す前にテストを行なうことができる。
また、上記の製造方法の実施例では、配線基板領域３４の長手方向に切れ込みを形成しているが、メッキ線を切断するための切れ込みはどのような方向に形成してもよい。また、切れ込みは互いに交差する２方向以上で形成してもよい。
上記の実施例では、フェイスダウン実装された半導体部品１４の下に充填するアンダーフィル樹脂１６を、例えばＰＴＣ素子などのサーミスタ素子や、抵抗器、コンデンサなど、他の電子部品１５の周囲にも形成し、他の電子部品の周囲にテーパ形状の構造物を形成している。半導体部品以外の電子部品の周囲にアンダーフィル樹脂などの絶縁性樹脂が形成されている構造は、二次電池の保護回路モジュール以外の電子部品実装体にも適用することができ、例えば電極や端子の配置は限定されるものではない。
図８は、上記工程（２−３）で用いた、アンダーフィル樹脂を塗布するための塗布機構を示す概略図である。
２本のノズル３３ａ，３３ｂは１つのアンダーフィル樹脂供給部３３ｃに接続されている。アンダーフィル樹脂供給部３３ｃにピストン３３ｄが接続されており、ピストン３３ｄを移動させることによりノズル３３ａ，３３ｂから同時にアンダーフィル樹脂を吐出することができる。これにより、１つの駆動系で複数個所にアンダーフィル樹脂を同時に塗布することができ、複数の駆動系を用いる場合に比べて製造コストを低減することができる。
また、ノズル３３ａ，３３ｂはノズル径が異なっており、互いに異なる量のアンダーフィル樹脂を吐出する。これにより、アンダーフィル樹脂を塗布する領域によって塗布量を異ならせることができ、電子部品の大きさや、１箇所の塗布領域でアンダーフィル樹脂を充填する電子部品数に応じて適切な量のアンダーフィル樹脂を塗布することができる。
また、ノズル３３ａ，３３ｂは、先端近傍の形状が先端側ほど細くテーパ形状に形成されている。これにより、ノズルの先端に汚れなどが付着した場合であってもノズル先端付着物に起因する塗布位置のズレを小さくすることができる。
図９を参照してノズル３３ａを例に挙げて説明する。
先端部分まで均一な厚みで形成されているノズル３３ｅの場合、先端部に汚れなどの付着物３５が付着すると、吐出されるアンダーフィル樹脂１６ａの液滴が付着物３５側に大きく移動する（（Ｃ），（Ｄ）を参照。）。
これに対し、先端近傍の形状がテーパ形状に形成されているノズル３３ａの場合、先端部に付着物３５が付着しても、アンダーフィル樹脂１６ａの液滴の移動量はノズル３３ｅに比べて小さい（（Ａ），（Ｂ）を参照。）。これにより、アンダーフィル樹脂の塗布の正確性を向上させることができる。
上記の製造方法の実施例では、アンダーフィル樹脂を２箇所に塗布しているが、本発明はこれに限定されるものではなく、３本以上のノズルを用いて３箇所以上に同時に塗布するようにしてもよい。
また、先端近傍の形状がテーパ形状に形成されているノズルを用いているが、本発明はこれに限定されるものではなく、先端部分まで均一な厚みで形成されているノズルを用いてもよい。
また、１本のノズル３３ａで保護ＩＣチップ１２及び電子部品１５にアンダーフィル樹脂１６を充填しているが、本発明はこれに限定されるものではなく、電子部品ごとにノズルを配置してもよいし、１本のノズルで３つ以上の電子部品にアンダーフィル樹脂を充填してもよい。
また、保護ＩＣチップ１２、電界効果トランジスタチップ１４及び電子部品１５の下の領域及び周囲にアンダーフィル樹脂１６を形成しているが、本発明はこれに限定されるものではなく、電子部品の上面にもアンダーフィル樹脂を塗布してアンダーフィル樹脂よって電子部品を覆って電子部品の側面にテーパ形状構造物を形成するようにしてもよい。
図１０は電子部品の周囲に絶縁性樹脂からなるテーパ形状構造物を形成した参考例を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＸ−Ｘ位置での断面図である。（Ａ）では封止樹脂の図示は省略している。図４及び図５と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
配線基板２の一表面２ａに電子部品用電極４ｄ，４ｄが形成されている。配線基板２の一表面２ａ上に絶縁性材料層６が形成されている。絶縁性材料層６には電子部品用電極４ｄに対応して開口部６ｄが形成されている。
電子部品用電極４ｄの形成領域上に電子部品１５が実装されている。電子部品１５は略直方体の本体１５ｂの両端部に電極１５ａ，１５ａを備えている。電子部品１５として、例えばＰＴＣ素子などのサーミスタ素子や、抵抗器、コンデンサなどを挙げることができる。電子部品１５は、開口部６ｄ内に形成された半田８ｄにより、電子部品１５の電極１５ａと電子部品用電極４ｄが接続されて配線基板２に実装されている。
電子部品１５と絶縁材料層６の間及び電子部品１５の周囲に、アンダーフィル樹脂１６からなるテーパ形状構造物が形成されている。絶縁性材料層６上に、電子部品１５及びアンダーフィル樹脂１６を覆って封止樹脂１８が形成されている。
アンダーフィル樹脂１６により、電子部品１５の近傍の封止樹脂１８内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
図４及び図５では、電子部品１５の本体の一側面に電極１５ａが形成されたものを示しているが、図１０に示したように、本体１５ｂの両端部に電極１５ａ，１５ａを備えている電子部品１５にもテーパ形状構造物を適用することができる。ただし、テーパ形状構造物を適用することができる電子部品は図４や図１０に示した構造のものに限定されるものではなく、配線基板上に実装された他の構造の電子部品であってもよい。
上記の実施例では、本発明を二次電池の保護回路モジュールに適用しているが、本発明が適用される電子部品実装体はこれに限定されるものではなく、他の電子部品実装体にも適用することができる。
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
製造方法の一実施例を説明するための工程断面図である。 製造方法の一実施例を説明するための図であり、集合基板を概略的に示す平面図である。 製造方法の一実施例を説明するための図であり、集合基板の一部分を概略的に示す断面図である。 電子部品実装体である保護回路モジュールの参考例を示す概略図であり、（Ａ）は一表面側の概略斜視図、（Ｂ）は裏面側の概略斜視図、（Ｃ）は（Ａ）のＡ−Ａ位置での断面図である。 （Ａ）は保護ＩＣチップの実装領域近傍を拡大して示す断面図、（Ｂ）は電界効果トランジスタチップの実装領域近傍を拡大して示す断面図、（Ｃ）は電子部品の実装領域近傍を拡大して示す断面図である。 二次電池と電池側外部端子を電気的に接続するための配線部材が接続された保護回路モジュールの参考例を示す図であり、（Ａ）は一表面側の平面図、（Ｂ）は裏面側の平面図である。 電池パックの参考例を一部断面で示す平面図である。 アンダーフィル樹脂を塗布するための塗布機構の一例を示す概略図である。 ノズル先端の付着物の影響を説明するための概略図である。 電子部品の周囲に絶縁性樹脂からなるテーパ形状構造物を形成した参考例を示す図であり、（Ａ）は斜視図、（Ｂ）は（Ａ）のＸ−Ｘ位置での断面図である。 二次電池の保護回路モジュールの一例を示す回路図である。
符号の説明
１ 保護回路モジュール
２ 配線基板
２ａ 配線基板の一表面
２ｂ 配線基板の裏面
４ａ 電池側外部端子
４ｂ 保護ＩＣチップ用電極
４ｃ 電界効果トランジスタチップ用電極
６ 絶縁性材料層
６ａ，６ｂ，６ｃ 開口部
８ａ，８ｂ，８ｃ 半田
１０ ニッケル板（金属板）
１２ 保護ＩＣチップ（半導体部品）
１２ａ，１４ａ 外部接続端子
１４ 電界効果トランジスタチップ（半導体部品）
１５ 電子部品
１５ａ 電子部品の電極
１６，１６ａ アンダーフィル樹脂
１８ 封止樹脂
２０ａ 負荷側外部端子
２０ｂ テスト用端子
２２ 絶縁性材料層
２２ａ，２２ｂ 開口部
２４ａ，２４ｂ 金メッキ層
２６ ニッケル配線（配線部材）
２８ 筐体
３０ 二次電池
３０ａ，３０ｂ 電極
３３ａ，３３ｂ ノズル

Claims (4)

  1. 配線基板上に複数の電子部品が実装され、電子部品の実装領域が封止樹脂で覆われている電子部品実装体の製造方法において、
    封止樹脂を形成する前に、複数の電子部品の近傍に複数のノズルを用いてアンダーフィル樹脂を同時に塗布した後、硬化させて電子部品の周囲にテーパ形状構造物を形成する工程を含み、
    前記アンダーフィル樹脂の塗布対象である前記複数の電子部品は平面面積の大きさが互いに異なるものを含み、
    前記複数のノズルとして、前記電子部品の平面面積の大きさ及び１箇所の塗布領域で前記アンダーフィル樹脂を充填する電子部品数に応じてノズル径が異なる２種類以上のものを用いることを特徴とする電子部品実装体の製造方法。
  2. 前記複数のノズルとして、同じアンダーフィル樹脂供給部に接続されているものを用いる請求項１に記載の電子部品実装体の製造方法。
  3. 前記ノズルとして、ノズルの先端近傍の形状が先端側ほど細くテーパ形状に形成されているものを用いる請求項１又は２に記載の電子部品実装体の製造方法。
  4. 前記封止樹脂で覆われている全ての電子部品の周囲にそれぞれ上記テーパ形状構造物を形成する請求項１から３のいずれかに記載の電子部品実装体の製造方法。
JP2005194605A 2005-07-04 2005-07-04 電子部品実装体の製造方法 Expired - Fee Related JP4753642B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005194605A JP4753642B2 (ja) 2005-07-04 2005-07-04 電子部品実装体の製造方法
PCT/JP2006/313350 WO2007004660A1 (en) 2005-07-04 2006-06-28 Device with mounted electronic parts, method of producing the same, protection circuit module of secondary battery, and battery package
KR1020077005144A KR100847501B1 (ko) 2005-07-04 2006-06-28 전자 부품이 실장된 소자, 그 소자를 제조하는 방법, 2차전지의 보호 회로 모듈, 및 전지 패키지
CNB2006800009654A CN100558215C (zh) 2005-07-04 2006-06-28 安装有电子部件的装置、方法、保护电路组件和电池组
US11/661,901 US20080017408A1 (en) 2005-07-04 2006-06-28 Device With Mounted Electronic Parts, Method Of Producing The Same, Protection Circuit Module Of Secondary Battery, And Battery Package
TW095123882A TWI320677B (en) 2005-07-04 2006-06-30 Device with mounted electronic parts, method of producing the same, protection circuit module of secondary battery, and battery package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194605A JP4753642B2 (ja) 2005-07-04 2005-07-04 電子部品実装体の製造方法

Publications (2)

Publication Number Publication Date
JP2007013019A JP2007013019A (ja) 2007-01-18
JP4753642B2 true JP4753642B2 (ja) 2011-08-24

Family

ID=37604520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005194605A Expired - Fee Related JP4753642B2 (ja) 2005-07-04 2005-07-04 電子部品実装体の製造方法

Country Status (6)

Country Link
US (1) US20080017408A1 (ja)
JP (1) JP4753642B2 (ja)
KR (1) KR100847501B1 (ja)
CN (1) CN100558215C (ja)
TW (1) TWI320677B (ja)
WO (1) WO2007004660A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781089B2 (en) * 2005-05-11 2010-08-24 Ricoh Company, Ltd. Protection circuit module for a secondary battery and a battery package using same
KR100870363B1 (ko) * 2007-03-15 2008-11-25 삼성에스디아이 주식회사 이차전지용 보호회로 기판과 이를 이용한 이차전지
JP2009129930A (ja) * 2007-11-19 2009-06-11 Mitsumi Electric Co Ltd 回路モジュール及び回路モジュールの製造方法
KR100965711B1 (ko) * 2008-05-09 2010-06-24 삼성에스디아이 주식회사 배터리 팩
JP5334481B2 (ja) * 2008-07-22 2013-11-06 三洋電機株式会社 電池パック装置の製造方法
JP5372449B2 (ja) 2008-09-24 2013-12-18 三洋電機株式会社 バッテリシステム
JP5088310B2 (ja) * 2008-12-11 2012-12-05 サンケン電気株式会社 電子回路装置
KR101097247B1 (ko) * 2009-10-26 2011-12-21 삼성에스디아이 주식회사 전자 회로 모듈 및 그 제조 방법
KR101054888B1 (ko) * 2009-12-21 2011-08-05 주식회사 아이티엠반도체 배터리 보호회로의 통합칩 배치구조
JP5488850B2 (ja) * 2012-07-07 2014-05-14 Ｔｄｋ株式会社 液体材料吐出装置及び方法
JP6202632B2 (ja) * 2012-09-18 2017-09-27 Ｎｅｃエナジーデバイス株式会社 蓄電システムおよび電池保護方法
USD709894S1 (en) * 2012-09-22 2014-07-29 Apple Inc. Electronic device
JP5754464B2 (ja) * 2013-05-21 2015-07-29 株式会社村田製作所 モジュールおよびその製造方法
US10763131B2 (en) 2017-11-17 2020-09-01 Micron Technology, Inc. Semiconductor device with a multi-layered encapsulant and associated systems, devices, and methods
WO2024018827A1 (ja) * 2022-07-21 2024-01-25 ローム株式会社 半導体装置および半導体装置アッセンブリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242765B2 (ja) * 1993-09-09 2001-12-25 富士通株式会社 半導体装置及びその製造方法
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JPH10112481A (ja) 1996-10-05 1998-04-28 Ricoh Co Ltd 半導体装置
KR19980056406U (ko) * 1997-01-14 1998-10-15 문정환 반도체다이 접착용 접착제 공급기
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3993336B2 (ja) * 1999-04-26 2007-10-17 ローム株式会社 充電電池の保護回路モジュール
JP3384359B2 (ja) * 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP2000357768A (ja) * 1999-06-17 2000-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2001198928A (ja) * 2000-01-20 2001-07-24 Mitsui High Tec Inc 樹脂封止型半導体装置の製造方法
US6498054B1 (en) * 2000-06-02 2002-12-24 Siliconware Precision Industries Co., Ltd. Method of underfilling a flip-chip semiconductor device
TW515012B (en) * 2000-09-08 2002-12-21 Matsushita Electric Ind Co Ltd Plasma-processing apparatus, plasma-processing method, and chip mounted method
JP3653462B2 (ja) * 2000-10-31 2005-05-25 三洋電機株式会社 双方向スイッチの実装構造と双方向スイッチを備える保護回路
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2002271014A (ja) * 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
JP2002314029A (ja) * 2001-04-09 2002-10-25 Taiyo Yuden Co Ltd モジュール電子部品
JP2002314026A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 広帯域アンプ及び広帯域アンプ製造方法
JP2004158474A (ja) * 2002-11-01 2004-06-03 Murata Mfg Co Ltd ベアチップ部品を使用した電子部品の製造方法

Also Published As

Publication number Publication date
US20080017408A1 (en) 2008-01-24
KR20070069142A (ko) 2007-07-02
CN101040573A (zh) 2007-09-19
WO2007004660A1 (en) 2007-01-11
KR100847501B1 (ko) 2008-07-22
TWI320677B (en) 2010-02-11
CN100558215C (zh) 2009-11-04
JP2007013019A (ja) 2007-01-18
TW200715921A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
JP4753642B2 (ja) 電子部品実装体の製造方法
JP4190510B2 (ja) 二次電池の保護回路モジュール及びそれを用いた電池パック
US7781089B2 (en) Protection circuit module for a secondary battery and a battery package using same
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
KR100943594B1 (ko) 보호 회로 모듈 및 이를 이용한 전지 팩
US7242093B2 (en) Semiconductor device
KR101450222B1 (ko) 배터리 보호회로 모듈 패키지
US8247841B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010016330A (ja) 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ
KR101474741B1 (ko) 배터리 팩 및 그 제조방법
JP2007033215A (ja) 電子部品実装体検査装置
JP5207278B2 (ja) 保護回路モジュール
US11375623B2 (en) Battery protection circuit package and method of fabricating the same
US7274100B2 (en) Battery protection circuit with integrated passive components
JP4688554B2 (ja) 電子部品実装体の製造方法
JP3993336B2 (ja) 充電電池の保護回路モジュール
JP2006186299A (ja) 電子部品実装体、二次電池の保護回路モジュール及びそれを用いた電池パック
KR101487958B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
KR20010090492A (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
WO2000057508A1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
KR101558271B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
JP2000149889A (ja) 電池モジュール
JP2000215921A (ja) 電池モジュ―ルおよびその製造方法
KR101399366B1 (ko) 배터리 보호회로 패키지모듈
KR20220116694A (ko) 방열성이 우수한 배터리 보호회로 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees