JP4190510B2 - 二次電池の保護回路モジュール及びそれを用いた電池パック - Google Patents

二次電池の保護回路モジュール及びそれを用いた電池パック Download PDF

Info

Publication number
JP4190510B2
JP4190510B2 JP2005062113A JP2005062113A JP4190510B2 JP 4190510 B2 JP4190510 B2 JP 4190510B2 JP 2005062113 A JP2005062113 A JP 2005062113A JP 2005062113 A JP2005062113 A JP 2005062113A JP 4190510 B2 JP4190510 B2 JP 4190510B2
Authority
JP
Japan
Prior art keywords
circuit module
wiring board
side external
protection circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005062113A
Other languages
English (en)
Other versions
JP2006187185A (ja
Inventor
国広 丹
昌浩 東口
清一 森下
幸良 見附
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005062113A priority Critical patent/JP4190510B2/ja
Publication of JP2006187185A publication Critical patent/JP2006187185A/ja
Application granted granted Critical
Publication of JP4190510B2 publication Critical patent/JP4190510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Battery Mounting, Suspending (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Description

本発明は、二次電池の保護回路モジュール及びそれを用いた電池パックに関するものである。
各種携帯情報機器などに実装される電池は、繰り返しの充放電が可能な二次電池が多く使用されている。二次電池の劣化の防止、長時間の電力供給、小型化、安価が重視されている。従来から、例えばリチウムイオンバッテリーなどの電池パックなどには、電気回路の短絡や誤った充電(大電圧や逆電圧)等で流れる過電流に起因する過度の発熱で電池が劣化しないようにするための保護回路を実装した保護回路モジュールが内蔵されている。
例えば、二次電池の充放電回路、すなわち二次電池と充電器や負荷が接続される外部接続端子との間に、MOSトランジスタからなる電流制御用トランジスタを直列に挿入し、異常充電時に充電制御用の電流制御用トランジスタをオフ状態にして充電を停止し、異常放電時に放電制御用の電流制御用トランジスタをオフ状態にして放電を停止させるように構成された保護回路がある(例えば特許文献1を参照。)。
図10に二次電池の保護回路モジュールの一例の回路図を示す。
保護回路において、電池側外部端子44a,44b間に二次電池48が接続され、負荷側外部端子46a,46b間に外部装置50が接続され、電池側外部端子44a、負荷側外部端子46a間はプラス側の充放電回路52aにより接続され、電池側外部端子44b、負荷側外部端子46b間はマイナス側の充放電回路52bにより接続されている。充放電回路52bに電流制御用トランジスタ54と電流制御用トランジスタ56が直列に接続されている。電流制御用トランジスタ54,56は電界効果トランジスタにより構成されている。
充放電回路52a,52b間に保護IC(Integrated circuit)チップ58が接続されている。保護ICチップ58の電源電圧端子58aは抵抗素子60を介して充放電回路52aに接続され、グランド端子58bは電池側外部端子44b、電流制御用トランジスタ54間の充放電回路52bに接続され、充電器マイナス電位入力端子58cは負荷側外部端子46b、電流制御用トランジスタ56間の充放電回路52bに抵抗素子62を介して接続されている。電源電圧端子58a、グランド端子58b間にコンデンサ64が接続されている。過放電検出出力端子58dは電流制御用トランジスタ54のゲートに接続されている。過充電検出出力端子58eは電流制御用トランジスタ56のゲートに接続されている。
電池側外部端子44bと二次電池48の間にPTC素子66が接続されている。
このような保護回路をもつ従来の保護回路モジュールにおいて、半導体部品である電流制御用トランジスタ54,56及び保護ICチップ58として、パッケージ品が用いられており、パッケージ品を配線基板に実装していた。
しかし、パッケージ品は、半導体チップとリード端子をボンディングワイヤにより接続しているので、コストが高くなるという問題があった。さらに電流制御用トランジスタ54,56において半導体チップはボンディングワイヤ及びリード端子を介して配線基板に電気的に接続されるのでオン抵抗を低くすることができないという問題があった。
このような問題を解決すべく、ベアチップを配線基板に実装し、ボンディングワイヤを介してチップ電極と配線基板を電気的に接続するCOB(Chip On Board)方式を用いたものがある(例えば特許文献2及び特許文献3を参照。)。
しかし、ボンディングワイヤの材料として高価な金を用いられるので、低コスト化には限界があるという問題があった。さらに電流制御用トランジスタにおいて半導体チップはボンディングワイヤを介して配線基板に電気的に接続されるのでオン抵抗を低くすることができないという問題があった。
また、一平面に配列された複数個の外部接続端子をもつベアチップを配線基板にフェイスダウン実装(フリップチップ実装とも呼ばれる)する実装方法がある(例えば特許文献4を参照。)。そして、半導体部品である保護ICチップ及び電流制御用トランジスタを配線基板にフェイスダウン実装した二次電池の保護回路モジュールがある(例えば特許文献5を参照。)。
半導体部品を配線基板にフェイスダウン実装することにより、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、半導体部品の実装面積を小さくすることもできる。さらに、電界効果トランジスタのオン抵抗の低減を図ることもできる。
特開2001−61232号公報 特開2002−141506号公報(第2頁、第4頁、図2、図3) 特開2002−314029号公報(第2−3頁、図14、図15) 特開平10−112481号公報 特開2000−307052号公報 特開2003−31595号公報
二次電池の保護回路モジュールにおいて、二次電池に接続される電池側外部端子と、負荷に接続される負荷側外部端子は大きな面積を占める。また、電池パックの小型化の要求に対応して保護回路モジュールの小型化も要求されている。
本発明は、小型化及び低コスト化を実現できる二次電池の保護回路モジュール及び電池パックを提供することを目的とするものである。
本発明にかかる二次電池の保護回路モジュールは、複数の電池側外部端子と複数の負荷側外部端子をもつ配線基板と、その配線基板に実装された1又は複数の半導体部品を少なくとも備えたものであって、上記配線基板において、一表面に上記電池側外部端子が配置され、反対側の面に上記負荷側外部端子が配置されており、上記半導体部品は一平面に配列された複数個の外部接続端子をもつものであって上記配線基板の上記一表面にベアチップ状態でフェイスダウン実装されており、上記負荷側外部端子表面に金メッキ層が形成されており、上記配線基板において、上記金メッキ層を形成するためのメッキ線は、上記負荷側外部端子と同じ配線層ではなく、上記負荷側外部端子に対して上記電池側外部端子側の配線層によって形成されており、上記メッキ線は上記配線基板の内部を通って負荷側外部端子と電気的に接続されているものである。
本発明の保護回路モジュールにおいて、上記半導体部品は保護ICチップと電界効果トランジスタチップである例を挙げることができる。
さらに、上記半導体部品は封止樹脂により覆われているようにしてもよい。
さらに、上記配線基板の上記一表面に、少なくとも上記半導体部品の上記外部接続端子及び上記電池側外部端子に対応して開口部をもつ絶縁性材料層が形成されており、上記開口部内に形成された半田によって上記半導体部品は上記配線基板に実装されているようにしてもよい。
また、上記電池側外部端子上に半田を介して金属板が配置されているようにしてもよい。
本発明にかかる電池パックは、本発明の保護回路モジュールと、二次電池と、上記保護回路モジュールと上記二次電池を電気的に接続するための配線部材と、上記保護回路モジュール、上記二次電池及び上記配線部材を収容するための筐体を備えたものである。
本発明の二次電池の保護回路モジュールでは、配線基板において、一表面に電池側外部端子が配置され、反対側の面に負荷側外部端子が配置されているようにしたので、負荷側外部端子及び電池側外部端子が配線基板の同じ面に配置されている場合に比べて配線基板の面積を小さくすることができ、保護回路モジュールの小型化を実現できる。さらに、半導体部品は配線基板にフェイスダウン実装されているようにしたので、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、半導体部品の実装面積を小さくすることができる。このように、本発明の二次電池の保護回路モジュールによれば、保護回路モジュールの小型化及び低コスト化を実現できる。
本発明の保護回路モジュールにおいて、半導体部品は保護ICチップと電界効果トランジスタチップであるようにすれば、電界効果トランジスタチップはフェイスダウン実装されているので、電界効果トランジスタのオン抵抗の低減を図ることができる。
さらに、半導体部品は封止樹脂により覆われているようにすれば、半導体部品を保護することができる。
さらに、配線基板の上記一表面に、少なくとも半導体部品の外部接続端子及び電池側外部端子に対応して開口部をもつ絶縁性材料層が形成されており、上記開口部内に形成された半田によって半導体部品は配線基板に実装されているようにすれば、半導体部品の隣り合う外部接続端子の間に絶縁性材料層を存在させることができ、隣り合う外部接続端子間の短絡を防止することができる。
また、電池側外部端子上に半田を介して金属板が配置されているようにすれば、二次電池と電池側外部端子を電気的に接続するための配線部材を金属板に接続することができる。
また、本発明の保護回路モジュールでは、負荷側外部端子表面に金メッキ層が形成されているので、携帯機器や充電器等の負荷の端子と保護回路モジュールの負荷側外部端子の電気的接続を安定させることができる。
例えば本発明の保護回路モジュールのように、配線基板の一表面に電池側外部端子及び半導体部品が配置され、反対側の面に負荷側外部端子が配置されている構造の保護回路モジュールを、複数の配線基板領域をもつ集合基板を用い、各配線基板領域に半導体部品や抵抗器やコンデンサなどの電子部品を実装した後、集合基板から配線基板領域を切り出して製造する場合、負荷側外部端子表面に金メッキ層を形成するためメッキ線が集合基板に形成されていると、メッキ線を切断するまでは複数の配線基板領域において負荷側外部端子が互いに電気的に接続されている状態になっている。
メッキ線が負荷側外部端子と同じ配線層に形成されていると、負荷側外部端子が形成されている面とは反対側の半導体部品が実装された面にはダイシングテープを貼り付けることができないので、ダイシングによっては集合基板の状態を維持しつつメッキ線を切断することができない。したがって、集合基板から保護回路モジュールを切り出した後に保護回路モジュールの電気的テストを行なっていた。
そこで、配線基板において、金メッキ層を形成するためのメッキ線は、負荷側外部端子と同じ配線層ではなく、負荷側外部端子に対して電池側外部端子側の配線層によって形成されており、メッキ線は配線基板の内部を通って負荷側外部端子と電気的に接続されているようにした。これにより、集合基板を用いた製造方法において、負荷側外部端子が形成されている面にダイシングテープを貼り付けて、メッキ線を切断できる程度の切れ込みを集合基板の配線基板領域間に形成することができ、集合基板の状態を維持しつつ、各配線基板領域を他の配線基板領域とは電気的に分離することができる。これにより、集合基板の状態で各配線基板領域、すなわち保護回路モジュールの電気的テストを行なうことができる。
また、例えば、集合基板の状態でテスターを用いて複数の配線基板領域で一括テストを行なうようにすれば、個片化された保護回路モジュールを1個ずつテストする場合に比べて保護回路モジュールの電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては保護回路モジュールの製造コストの低減の効果も得られる。
本発明の電池パックでは、本発明の保護回路モジュールと、二次電池と、上記保護回路モジュールと上記二次電池を電気的に接続するための配線部材と、上記保護回路モジュール、上記二次電池及び上記配線部材を収容するための筐体を備えているようにしたので、本発明の保護回路モジュールの小型化及び低コスト化の実現により、電池パックの小型化及び低コスト化を実現できる。
図1は、保護回路モジュールの一実施例を示す概略図であり、(A)は一表面側の概略斜視図、(B)は裏面側の概略斜視図、(C)は(A)のA−A位置での断面図である。図2(A)は保護ICチップの実装領域近傍を拡大して示す断面図、図2(B)は電界効果トランジスタチップの実装領域近傍を拡大して示す断面図、図2(C)は電子部品の実装領域近傍を拡大して示す断面図である。図1及び図2を参照してこの実施例を説明する。
保護回路モジュール1は配線基板2を備えている。配線基板2の一表面2aに2つの電池側外部端子4aと、複数の保護ICチップ用電極4bと、複数の電界効果トランジスタチップ用電極4cと、複数の電子部品用電極4dと、配線パターン(図示は省略)が形成されている((C)を参照。)。電池側外部端子4a、保護ICチップ用電極4b、電界効果トランジスタチップ用電極4c、電子部品用電極4d及び配線パターンは例えば銅により形成されている。保護ICチップ用電極4b、電界効果トランジスタチップ用電極4c及び電子部品用電極4dは2つの電池側外部端子4a,4aの間に配置されている。
配線基板2の一表面2a上に絶縁性材料層6が形成されている。絶縁性材料層6には電池側外部端子4aに対応して開口部6aと、保護ICチップ用電極4bに対応して開口部6bと、電界効果トランジスタチップ用電極4cに対応して開口部6cと、電子部品用電極4dに対応して開口部6dが形成されている。
電池側外部端子4a上に、開口部6a内に形成された半田8aを介してニッケル板(金属板)10が配置されている。
保護ICチップ用電極4bの形成領域上にベアチップ状態の保護ICチップ(半導体部品)12がフェイスダウン実装されている。保護ICチップ12は、開口部6b内に形成された半田8bにより、保護ICチップ12の一平面に形成された外部接続端子12aと保護ICチップ用電極4bが接続されて配線基板2に実装されている。
電界効果トランジスタチップ用電極4cの形成領域上にベアチップ状態の電界効果トランジスタチップ(半導体部品)14がフェイスダウン実装されている。電界効果トランジスタチップ14は、開口部6c内に形成された半田8cにより、電界効果トランジスタチップ14の一平面に形成された外部接続端子14aと電界効果トランジスタチップ用電極4cが接続されて配線基板2に実装されている。電界効果トランジスタチップ14は例えば直列に接続された2個の電界効果トランジスタを備えている。
電子部品用電極4dの形成領域上に電子部品15が実装されている。電子部品15として、例えばPTC素子などのサーミスタ素子や、抵抗器、コンデンサなどを挙げることができる。電子部品15は、開口部6d内に形成された半田8dにより、電子部品15の電極15aと電子部品用電極4dが接続されて配線基板2に実装されている。
保護ICチップ12の外部接続端子12a及び電界効果トランジスタチップ14の外部接続端子14aは例えば無電解メッキにより形成されたものである。
保護ICチップ12と絶縁性材料層6の間、及び電界効果トランジスタチップ14と絶縁性材料層6の間に樹脂材料からなるアンダーフィル16がそれぞれ充填されている。アンダーフィル16としては、例えばエポキシ樹脂系のものやシリコン樹脂系のものを挙げることができる。また、アンダーフィルはシリカ粒子が入っているものや入っていないものがある。
電子部品15と絶縁材料層6の間、及び電子部品15を実装するための半田8dの近傍を含む電子部品15の周囲に、アンダーフィル16からなるフィレット形状(テーパ形状)の構造物が形成されている。
保護ICチップ12の実装領域、電界効果トランジスタチップ14の実装領域及び電子部品15の実装領域を含んで、2つのニッケル板10,10の間の絶縁性材料層6上に封止樹脂18が形成されている。保護ICチップ12、電界効果トランジスタチップ14及び電子部品15は封止樹脂18により覆われて保護されている。
配線基板2の裏面(一表面2aとは反対側の面)2bに例えば3つの負荷側外部端子20aと、複数のテスト用端子20bが形成されている。負荷側外部端子20a及びテスト用端子20bは例えば銅により形成されている。
配線基板2の裏面2b上に絶縁性材料層22が形成されている。絶縁性材料層22には負荷側外部端子20aに対応して開口部22aと、テスト用端子20bに対応して開口部22bが形成されている。
負荷側外部端子20a表面に金メッキ層24aが形成され、テスト用端子20b表面に金メッキ層24bが形成されている。
この実施例では、配線基板2の一表面2aに電池側外部端子4aが配置され、裏面2bに負荷側外部端子20aが配置されているので、電池側外部端子4a及び負荷側外部端子20aが配線基板2の同じ面に配置されている場合に比べて配線基板2の面積を小さくすることができ、保護回路モジュール1の小型化を実現できる。
さらに、保護ICチップ12及び電界効果トランジスタチップ14は配線基板2の一表面2a側にフェイスダウン実装されているので、ワイヤボンディング技術を用いる場合に比べて低コスト化を実現することができ、保護ICチップ12及び電界効果トランジスタチップ14の実装面積を小さくすることができる。
さらに、電界効果トランジスタチップ14はフェイスダウン実装されているので、電界効果トランジスタチップ14のオン抵抗の低減を図ることができる。
さらに、保護ICチップ12、電界効果トランジスタチップ14及び電子部品15は封止樹脂18により覆われているので、保護ICチップ12、電界効果トランジスタチップ14及び電子部品15を保護することができる。
さらに、配線基板2の一表面2aに、保護ICチップ12と電界効果トランジスタチップ14の外部接続端子12a,14a及び負荷側外部端子4aに対応して開口部6a,6b,6cをもつ絶縁性材料層6が形成されている。そして、保護ICチップ12と電界効果トランジスタチップ14は開口部6b,6c内に形成された半田8b,8cによって配線基板2に実装されている。これにより、保護ICチップ12の隣り合う外部接続端子12a,12aの間、及び電界効果トランジスタチップ14の隣り合う外部接続端子14a,14aに絶縁性材料層6を存在させることができ、隣り合う外部接続端子12a,12a間、及び隣り合う外部接続端子14a,14a間の短絡を防止することができる。
さらに、負荷側外部端子20a表面に金メッキ層24aが形成されているので、携帯機器や充電器等の負荷の端子と負荷側外部端子20aの電気的接続を安定させることができる。また、テスト用端子20b表面に金メッキ層24bが形成されているので、テスト時の電気的接続を安定させることができる。
さらに、電子部品15と絶縁材料層6の間、及び電子部品15を実装するための半田8dの近傍に、アンダーフィル16からなるフィレット形状の構造物が形成されているので、電子部品15の近傍の封止樹脂18内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
ただし、本発明は、電子部品15の周囲にアンダーフィルが形成されているものに限定されるものではない。
この実施例では半導体部品として1個の保護ICチップ12と1個の電界効果トランジスタチップ14を備えているが、本発明の保護回路モジュールはこれに限定されるものではなく、例えば1個の保護ICチップと2個の電界効果トランジスタチップを備えているなど、半導体部品の種類及び個数は任意である。また、電子部品15の種類及び個数も任意である。
また、この実施例では負荷側外部端子4aを3個備えているが、本発明の保護回路モジュールはこれに限定されるものではなく、負荷側外部端子の個数は2個であってもよいし、4個以上であってもよい。
図3は、二次電池と電池側外部端子を電気的に接続するための配線部材が接続された保護回路モジュールの一実施例を示す図であり、(A)は一表面側の平面図、(B)は裏面側の平面図である。図1と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
保護回路モジュール1の一表面側に接続された2つのニッケル板10の一方に、保護回路モジュール1の負荷側外部端子と二次電池を電気的に接続するための帯状のニッケル配線(配線部材)26がスポット溶接により接続されている。
図4は、電池パックの一実施例を一部断面で示す平面図である。
絶縁性部材からなる筐体28の内部に、保護回路モジュール1と、二次電池30と、ニッケル配線26が配置されている。保護回路モジュール1は裏面、すなわち、負荷側外部端子及びテスト用端子の表面に形成された金メッキ層が形成されている面を外側にし、ニッケル板10及び封止樹脂18が形成されている面を内側にして配置されている。筐体28には負荷側外部端子及びテスト用端子の表面に形成された金メッキ層に対応して開口部28aが形成されている。
保護回路モジュール1の一方のニッケル板10に溶接されたニッケル配線26は二次電池30の電極30aに接続されている。ニッケル配線26が接続されていないニッケル板10は二次電池30の電極30bに接続されている。
保護回路モジュール1によれば、保護回路モジュールの小型化及び低コスト化を実現できるので、電池パックの小型化及び低コスト化を実現できる。
この実施例では、一方のニッケル板10を二次電池30の電極30bに直接接続しているが、本発明はこれに限定されるものではなく、両方のニッケル板10を二次電池30の2つの電極30a,30bにニッケル配線を介して接続するようにしてもよい。
次に、保護回路モジュールの製造方法例について図5及び図6を参照して説明する。
図5及び図6は保護回路モジュールの製造方法例を説明するための図であり、図5は集合基板を概略的に示す平面図、図6は集合基板の一部分を概略的に示す断面図である。図1と同じ機能を果たす部分には同じ符号を付す。
(1)例えば複数の長方形の配線基板領域34が設けられた集合基板32を準備する。この例では、集合基板32に配線基板領域34の長手方向に2個、短手方向に14個の配線基板領域34が配列されている。各配線基板領域34には集合基板32の一表面32aに2つの電池側外部端子4a、複数の保護ICチップ用電極4b、複数の電界効果トランジスタチップ用電極4c、複数の電子部品用電極(図示は省略)及び配線パターン(図示は省略)が形成されている。さらに、集合基板32の一表面32aには、配線基板領域34の短手方向で隣り合う電池側外部端子4a,4a間にメッキ線36が形成されている(図5(A)を参照。)。図示はしていないが、メッキ線36は集合基板32の一端部に形成されたメッキ用電極に接続されている。
各配線基板領域34の集合基板32の裏面32bに、負荷側外部端子(図示は省略)の表面に形成された金メッキ層24aとテスト用端子(図示は省略)の表面に形成された金メッキ層(図示は省略)が形成されている(図6(A)を参照。)。金メッキ層24aの下地となる負荷側外部端子や、テスト用端子など、集合基板32の裏面32bに形成された金属材料(図示は省略)は、隣り合う配線基板領域34,34間で短絡していない。集合基板32の裏面32bに形成された金属材料は集合基板32に形成されたスルーホール(図示は省略)を介してメッキ線36と電気的に接続されている。金メッキ層24aは、金メッキ処理時に、メッキ線36を介して集合基板32の裏面32bに形成された金属材料に電圧が印加されて形成されたものである。
(2)電池側外部端子4a上、保護ICチップ用電極4b上、電界効果トランジスタチップ用電極4c上に、半田(図示は省略)を介して、ニッケル板10、保護ICチップ、電界効果トランジスタチップを実装する。保護ICチップ及び電界効果トランジスタチップの実装領域にアンダーフィルを形成する。保護ICチップ及び電界効果トランジスタチップを覆うように、配線基板領域34の短手方向で連続して封止樹脂18をポッティング及び硬化させる(図5(B)及び図6(B)を参照。)。
(3)集合基板32の裏面32bにダイシングテープ38を貼り付ける。ダイシング技術により、集合基板32の一表面32a側から、配線基板領域34の短手方向に並ぶ配線基板領域34の間の集合基板32に切れ込みをいれてメッキ線36を切断する(図5(C)及び図6(C−1)を参照。)。これにより、各配線基板領域34は電気的に分断される。ここで、上記集合基板32に切れ込みを入れる領域は絶縁性材料層6で覆われている。絶縁性材料層6がレジストである場合は、切れ込みを入れる幅と、レジストの構造、層構成(例えば2層レジスト構造であれば上層レジストを下層レジストより後退させた構成)、密着力などを考慮して、切れ込みを入れる際にレジストの剥離や欠けが発生しないように、隣り合う配線基板領域34間の間隔を決定しておく。
(4)ダイシングテープ38を剥がした後、配線基板領域34の金メッキ層24にテスト端子40を接触させて配線基板領域34の機能テストを行なう(図6(C−2)を参照。)。テスト結果に基づいて、良品と不良品の識別、ロット番号などのマーキングを行なう。
(5)集合基板32の裏面32bにダイシングテープ42を貼り付ける。ダイシング技術により、集合基板32の一表面32a側から、配線基板領域34間の集合基板32を切断して、保護回路モジュール1を切り出す(図6(D−1)を参照。)。その後、ダイシングテープ42を四方から引っ張って、保護回路モジュール1が剥がれやすくし、さらにダイシングテープ42に紫外線照射を行なってダイシングテープ42の粘着力を弱める。ダイシングテープ42の下から棒状の治具(図示は省略)により1個の保護回路モジュール1を押し上げ、押し上げられた保護回路モジュール1をピックアップ用治具によりバキューム吸着等で取り出す(図5(D)及び図6(D−2)を参照。)。その後、キズなどの外観検査を行なう。
従来、保護回路モジュールの集合基板では、集合基板32の裏面32bにおいて、金メッキ層の下地となる金属材料が隣り合う配線基板領域34間でメッキ線を介して連続して形成されているために、保護回路モジュールを切り出した後にテストを行なっていた。また、メッキ線を集合基板32の裏面32b側から切断しようにも、集合基板32の表面32aには半導体部品が実装されているのでダイシングテープを貼り付けることができなかった。
これに対し、上記の製造方法例によれば、集合基板32の裏面32bにメッキ線は形成されておらず、集合基板32の表面32aに形成されたメッキ線を切断することにより、保護回路モジュールを切り出す前にテストを行なうことができる。
そして、集合基板の状態でテスターを用いて複数の配線基板領域で一括テストを行なうようにすれば、個片化された保護回路モジュールを1個ずつテストする場合に比べて保護回路モジュールの電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては保護回路モジュールの製造コストの低減の効果も得られる。
上記の製造方法例では、集合基板32として表面と裏面の2層配線構造のものを用いているが、これに限定されるものではない。例えば3層配線構造の集合基板の場合には表面側(半導体部品が実装される側)から第1層目もしくは第2層目又はそれらの両方にメッキ線を配置したり、4層配線構造の集合基板の場合には表面側から第1層目、第2層目もしくは第3層目又はそれらの組合せの配線層にメッキ線を配置したりするなど、少なくとも裏面の配線層にメッキ線を配置しないようにすれば、集合基板の表面側からメッキ線を切断することにより、保護回路モジュールを切り出す前にテストを行なうことができる。
また、上記の製造方法例では、配線基板領域34の長手方向に切れ込みを形成しているが、メッキ線を切断するための切れ込みはどのような方向に形成してもよい。また、切れ込みは互いに交差する2方向以上で形成してもよい。
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
上記の実施例では、フェイスダウン実装された半導体部品14の下に充填するアンダーフィル16を、例えばPTC素子などのサーミスタ素子や、抵抗器、コンデンサなど、他の電子部品15の周囲にも形成し、他の電子部品の周囲にテーパ形状の構造物を形成している。半導体部品以外の電子部品の周囲にアンダーフィルなどの絶縁性樹脂が形成されている構造は、二次電池の保護回路モジュール以外の電子部品実装体にも適用することができ、例えば電極や端子の配置は限定されるものではない。ここで電子部品実装体とは、配線基板上に電子部品が実装されたものを意味する。
フェイスダウン実装された半導体部品を封止樹脂により覆って封止する場合、例えば特許文献2に記載されているように、半導体部品の下にアンダーフィルを充填することにより、半導体部品の特性変動を防止したり、半導体部品の下に形成された空間の空気に起因してボイドが発生したりするのを防止することができる。
例えば特許文献3や特許文献5に記載されているように、配線基板上にフェイスダウン実装された半導体部品と半導体部品以外の電子部品が混載されている電子部品実装体において、半導体部品の実装領域に及び電子部品の実装領域に封止樹脂を塗布する際、アンダーフィルなど絶縁性樹脂が下部に充填された半導体部品の実装領域においては半導体部品の周囲にはみ出したテーパ形状のアンダーフィルにより半導体部品の近傍の封止樹脂内に気泡が入り込むのを防止することができる。しかし、電子部品の実装領域において電子部品の近傍の封止樹脂内に小さな気泡が入り込むことがある。電子部品の近傍の封止樹脂内に入り込んだ気泡は、特に加熱時に気泡が大きくなって外観不良を招いたり、気泡に起因して形成されたボイドによって電子部品実装体の信頼性低下を招いたりするという問題があった。
そこで、配線基板上に1又は複数の電子部品が実装され、少なくとも1つの電子部品の実装領域が封止樹脂で覆われている電子部品実装体において、上記電子部品の周囲に絶縁性樹脂からなるテーパ形状構造物を備えているようにすれば、電子部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
上記配線基板上に複数の電子部品を実装しており、上記封止樹脂で覆われている複数の上記電子部品の周囲にそれぞれ上記テーパ形状構造物が形成されている例を挙げることができる。さらに上記封止樹脂で覆われている全ての電子部品の周囲にそれぞれ上記テーパ形状構造物が形成されているようにすれば、封止樹脂で覆われる領域に実装されたすべての電子部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができる。
さらに、複数の上記電子部品の周囲にそれぞれ形成された上記テーパ形状構造物は同じ材料で形成されたものであることが好ましい。これにより、同じ絶縁性樹脂吐出ノズルを用いて一連の動作で複数の電子部品の周囲に絶縁性樹脂工程で形成することができ、複数種類の絶縁性樹脂を用いる場合に比べて製造工程を簡略化することができる。ただし、複数の電子部品の周囲にそれぞれ形成された上記テーパ形状構造物を構成する絶縁性樹脂は互いに材料が異なっていてもよい。
さらに、上記電子部品と上記配線基板の間に空間が形成されている場合、上記電子部品と上記配線基板の間に上記絶縁性樹脂が充填されていることが好ましい。これにより、電子部品と配線基板の間に空間の空気を除去することができ、気泡やボイドの発生を防止することができる。
さらに、上記配線基板の上記電子部品の実装領域とは異なる領域に半導体部品が実装されている場合には、上記半導体部品の周囲にも絶縁性樹脂からなるテーパ形状構造物が形成されていることが好ましい。これにより、半導体部品の近傍の封止樹脂内に小さな気泡が入り込むことを防止することができ、半導体部品の特性変動や、電子部品実装体の外観不良及び信頼性低下を防止することができる。
さらに、上記電子部品と上記半導体部品の周囲に形成される上記テーパ形状構造物は同じ材料からなるものであることが好ましい。これにより、同じ絶縁性樹脂吐出ノズルを用いて一連の動作で両部品の周囲に絶縁性樹脂工程で形成することができる。
図7は電子部品の周囲に絶縁性樹脂からなるテーパ形状構造物を形成した一例を示す図であり、(A)は斜視図、(B)は(A)のX−X位置での断面図である。(A)では封止樹脂の図示は省略している。図1及び図2と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
配線基板2の一表面2aに電子部品用電極4d,4dが形成されている。配線基板2の一表面2a上に絶縁性材料層6が形成されている。絶縁性材料層6には電子部品用電極4dに対応して開口部6dが形成されている。
電子部品用電極4dの形成領域上に電子部品15が実装されている。電子部品15は略直方体の本体15bの両端部に電極15a,15aを備えている。電子部品15として、例えばPTC素子などのサーミスタ素子や、抵抗器、コンデンサなどを挙げることができる。電子部品15は、開口部6d内に形成された半田8dにより、電子部品15の電極15aと電子部品用電極4dが接続されて配線基板2に実装されている。
電子部品15と絶縁材料層6の間及び電子部品15の周囲に、アンダーフィル16からなるテーパ形状構造物が形成されている。絶縁性材料層6上に、電子部品15及びアンダーフィル16を覆って封止樹脂18が形成されている。
アンダーフィル16により、電子部品15の近傍の封止樹脂18内に小さな気泡が入り込むことを防止することができ、気泡による外観不良や、加熱時に気泡が大きくなってボイドが発生することによって起こる信頼性不良を防止することができる。
図1及び図2では、電子部品15の本体の一側面に電極15aが形成されたものを示しているが、図7に示したように、本体15bの両端部に電極15a,15aを備えている電子部品15にもテーパ形状構造物を適用することができる。ただし、テーパ形状構造物を適用することができる電子部品は図1や図7に示した構造のものに限定されるものではなく、配線基板上に実装された他の構造の電子部品であってもよい。
また、図1及び図7を参照した説明では、電子部品15の周囲に形成されたテーパ形状構造物をアンダーフィルと称しているが、テーパ形状構造物の材料はアンダーフィルと称されるものに限定されるものではなく、絶縁性樹脂であれば材料は問わない。
以上、電子部品の周囲にテーパ形状の構造物が形成されている電子部品実装体の例を説明したが、電子部品実装体はこれらに限定されるものではなく、形状、材料、配置などは一例であり、種々の変更が可能である。
ところで、上記では、図5及び図6を参照して保護回路モジュールの製造方法例についても説明している。そこでは、複数の配線基板領域34をもつ集合基板32を用い、集合基板32の一表面32aの各配線基板領域34に半導体部品や抵抗器やコンデンサなどの電子部品を実装し、さらに樹脂封止をした後、集合基板32の裏面32bにダイシングテープ38を貼り付けた状態で集合基板32の一表面32aに形成されているメッキ線36を切断できる程度の切れ込みを集合基板32の配線基板領域34間に形成して各配線基板領域34を他の配線基板領域34とは電気的に分離し、その後、ダイシングテープ38を剥がし、集合基板32の裏面32bに形成されている電極24aにテスト端子40を接触させて配線基板領域34の電気テストを行なっている。電気テスト後、集合基板32の裏面32bにダイシングテープ42を貼り付け、配線基板領域34間の集合基板32を切断して個々の保護回路モジュール1(電子部品実装体)に分離している。
このような電子部品実装体の製造方法は、保護回路モジュール以外の電子部品実装体の製造方法にも適用することができ、対象となる電子部品実装体における例えば電極や端子の配置などは限定されるものではない。
一表面に配置された表面側端子、及び、電子部品用電極もしくは半導体部品用電極又はその両方と、裏面に配置された裏面側端子を備えた配線基板領域が複数配列されている集合基板を用い、各配線基板領域に半導体部品や電子部品を実装し、表面側端子配置領域を除く半導体部品や電子部品の実装領域を樹脂封止した後、集合基板から配線基板領域を切り出して電子部品実装体を製造する場合、集合基板にメッキ線が形成されていると、メッキ線を切断するまでは複数の配線基板領域が電気的に接続されている状態になっている。したがって、集合基板の状態では各配線基板領域の電気的テストを行なうことができず、集合基板から電子部品実装体を切り出した後に電子部品実装体の電気的テストを行なっていた。
電子部品実装体の製造方法ではないが、半導体パッケージの製造方法であって、リードフレームとリードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、リードフレームを分断された樹脂シートにおいて、半導体チップの電気的特性を個別にテストするシート電気テスト工程と、電気テストされた樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含む製造方法が開示されている(例えば特許文献6を参照。)。この方法では、絶縁工程において、リードフレームを完全に切断し、樹脂シートによって複数の半導体チップが1枚のシート状に維持されるようにハーフカットダイシングを行なっている。また、絶縁工程において、ダイシングを行なうにはダイシングテープを樹脂シートのリードフレームの反対側の面に貼り付けなければならないが、この方法では、樹脂シートは複数の半導体チップを覆ってリードフレーム上の全面に形成されているのでダイシングテープを樹脂シートに貼りつけることができる。
しかし、上述の集合基板のように、表面側端子配置領域を除き、電子部品の実装領域もしくは半導体部品の実装領域又は両領域を樹脂封止する場合、集合基板の一表面には封止樹脂が形成されている領域と形成されていない領域が存在するので、集合基板の一表面にダイシングテープを貼り付けることはできない。
そこで、一表面に配置された表面側端子、及び、電子部品用電極もしくは半導体部品用電極又はその両方と、裏面に配置された裏面側端子を備えた電子部品実装体の配線基板領域が複数配列されておりメッキ線が負荷側外部端子と同じ配線層ではなく裏面側端子に対して表面側端子側の配線層によって形成されている集合基板を用い、各配線基板領域に電子部品もしくは半導体部品又はその両方を実装する電子部品実装工程と、
上記表面側端子配置領域を除き、上記電子部品もしくは上記半導体部品又はその両方の実装領域を含んで封止樹脂を上記集合基板の表面に形成する樹脂封止工程と、
上記集合基板の裏面にダイシングテープを貼り付け、上記メッキ線を切断できる程度の切れ込みを上記集合基板の配線基板領域間の領域に形成して各配線基板領域を電気的に分離するハーフカット工程と、
上記ダイシングテープを剥がし、上記裏面側端子にテスト端子を接触させて上記配線基板領域の電気的テストを行なうテスト工程と、
上記集合基板の裏面に第2ダイシングテープを貼り付け、上記集合基板の配線基板領域間の領域を切断して電子部品実装体を切り出す個片化工程を含むようにすればよい。
これにより、集合基板の状態を維持しつつ、各配線基板領域を他の配線基板領域とは電気的に分離することができ、集合基板の状態で各配線基板領域、すなわち電子部品実装体の電気的テストを行なうことができる。
さらに、上記ハーフカット工程により集合基板の反りを低減することができ、テスト工程での測定精度を向上させることができる。
また、上記テスト工程において、例えば集合基板の状態でテスターを用いて、複数の配線基板領域に同時に上記テスト端子をそれぞれ接触させて複数の配線基板領域で同時に電気的テストを行なうようにすれば、個片化された電子部品実装体を1個ずつテストする場合に比べて電子部品実装体の電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては電子部品実装体の製造コストの低減の効果も得られる。
また、上記集合基板の例として、表面と裏面に配線層をもつ2層配線構造のものを挙げることができる。この場合、上記メッキ線は集合基板の表面の配線層に形成されている。上記集合基板として表面と裏面に配線層をもつ2層配線構造のものを用いるようにすれば、上記ハーフカット工程で集合基板の表面近傍のみに切れ込みを形成して切れ込みの深さを浅くすることができ、上記ダイシングテープを剥がした後の基板割れを防止することができる。
また、上記集合基板は3層以上の配線構造をもつものであってもよい。この場合、上記メッキ線は上記集合基板の表面の配線層もしくは集合基板内部の配線層又はそれらのうちの複数層に形成されている。3層以上の配線構造をもつ集合基板を用いることにより、電子部品実装体において2層配線構造の集合基板を用いる場合に比べて複雑な回路設計を用いることができる。
上記集合基板が4層以上の配線構造をもつものである場合、上記メッキ線は上記集合基板の表面の配線層もしくは集合基板内部の最も表面側の配線層又はその両方に形成されていることが好ましい。これにより、上記ハーフカット工程で上記集合基板に形成する切れ込みの深さを浅くすることができ、上記ダイシングテープを剥がした後の基板割れを防止することができる。さらに、2層配線構造又は3層構造の集合基板を用いる場合に比べて複雑な回路設計を用いることができる。
図5及び図6を参照して説明した製造方法は、上記電子部品実装体の製造方法の一例である。
また、図8に示すように、図5(C)及び図6(C−2)を参照して説明した上記工程(4)において、ダイシングテープ38を剥がした後、複数の配線基板領域34の金メッキ層24にテスト端子40をそれぞれ接触させて配線基板領域34の機能テストを行なうようにしてもよい。これにより、個片化された保護回路モジュールを1個ずつテストする場合に比べて保護回路モジュールの電気的テストが容易になり、テスト工程の時間を短縮でき、テストのコストダウン、ひいては保護回路モジュールの製造コストの低減の効果も得られる。
また、集合基板として3層以上の配線層、例えば図9に示すように4層の配線層をもつ集合基板32を用いてもよい。図9は製造方法の他の例を説明するための断面図である。図6と同じ機能を果たす部分には同じ符号を付す。平面図は図5と同じである。図5及び図9を参照してこの製造方法例を説明する。
(1)集合基板32の内部に第2層目配線層からなるメッキ線68と、第3層目配線層70が形成されている。集合基板32の内部の図示しない領域において第2層目配線層が形成されている。メッキ線68以外の第2層目配線層及び第3層目配線層70は隣り合う配線基板領域34,34で分離されている。集合基板32の一表面32aに形成された電池側外部端子4a、保護ICチップ用電極4b、電界効果トランジスタチップ用電極4c、電子部品用電極(図示は省略)及び配線パターン(図示は省略)は第1層目配線層から形成されたものであり、集合基板32の裏面32bに形成された負荷側外部端子(図示は省略)及びテスト用端子(図示は省略)は第4層目配線層から形成されたものである(図9(A)を参照。)。その他の構成は図5(A)及び図6(A)と同じである。
(2)図5(B)及び図6(B)を参照して説明した上記工程(2)と同じ工程により、電池側外部端子4a上、保護ICチップ用電極4b上、電界効果トランジスタチップ用電極4c上に、半田(図示は省略)を介して、ニッケル板10、保護ICチップ、電界効果トランジスタチップを実装し、保護ICチップ及び電界効果トランジスタチップの実装領域にアンダーフィルを形成し、封止樹脂18を形成する(図5(B)及び図9(B)を参照。)。
(3)集合基板32の裏面32bにダイシングテープ38を貼り付ける。ダイシング技術により、集合基板32の一表面32a側から、配線基板領域34の短手方向に並ぶ配線基板領域34の間の集合基板32に切れ込みをいれてメッキ線36及びメッキ線68を切断する(図5(C)及び図9(C−1)を参照。)。これにより、各配線基板領域34は電気的に分断される。ここでも、上記集合基板32に切れ込みを入れる領域は絶縁性材料層6で覆われている。絶縁性材料層6がレジストである場合は、切れ込みを入れる幅と、レジストの構造、層構成(例えば2層レジスト構造であれば上層レジストを下層レジストより後退させた構成)、密着力などを考慮して、切れ込みを入れる際にレジストの剥離や欠けが発生しないように、隣り合う配線基板領域34間の間隔を決定しておく。
(4)ダイシングテープ38を剥がした後、配線基板領域34の金メッキ層24にテスト端子40を接触させて配線基板領域34の機能テストを行なう(図9(C−2)を参照。)。テスト結果に基づいて、良品と不良品の識別、ロット番号などのマーキングを行なう。ここで、図8に示したように、複数の配線基板領域34の金メッキ層24にテスト端子40をそれぞれ接触させて配線基板領域34の機能テストを行なうようにしてもよい。
(5)図5(D)、図6(D−1)及び図6(D−2)を参照して説明した上記工程(5)と同様にして、集合基板32の裏面32bにダイシングテープ42を貼り付け、ダイシング技術により保護回路モジュール1を切り出し(図9(D−1)を参照。)、保護回路モジュール1を取り出す(図5(D)及び図9(D−2)を参照。)。その後、キズなどの外観検査を行なう。
この製造方法例では、第1層目及び第2層目の配線層にメッキ線36,68が形成された4層配線構造の集合基板32を用いているが、集合基板はこれに限定されるものではなく、例えば第2層目配線層のみにメッキ線が形成されていてもよいし、第1層目及び第3層目の配線層にメッキ線が形成されていてもよいし、第2層目及び第3層目の配線層にメッキ線が形成されていてもよいし、第1層目、第2層目及び第3層目の配線層にメッキ線が形成されていてもよい。また、集合基板は3層配線構造のものであってもよいし、5層以上の配線構造をもつものであってもよい。いずれの場合であっても、集合基板の裏面に形成された配線層にメッキ線が形成されていなければ、集合基板の表面側から切れ込みを形成してメッキ線を切断することができる。
また、上記の製造方法例では電子部品実装体として保護回路モジュールを対象にしているが、製造方法例の対象は保護回路モジュールに限定されるものではなく、他の電子部品実装体であってもよい。また、集合基板上に電子部品及び半導体部品を実装しているが、電子部品及び半導体部品のいずれか一方を集合基板上に実装するようにしてもよい。
以上、電子部品実装体の製造方法を説明したが、電子部品実装体の製造方法はこれらに限定されるものではなく、上記で説明した集合基板などの形状、材料、配置などは一例であり、種々の変更が可能である。
保護回路モジュールの一実施例を示す概略図であり、(A)は一表面側の概略斜視図、(B)は裏面側の概略斜視図、(C)は(A)のA−A位置での断面図である。 (A)は保護ICチップの実装領域近傍を拡大して示す断面図、(B)は電界効果トランジスタチップの実装領域近傍を拡大して示す断面図、(C)は電子部品の実装領域近傍を拡大して示す断面図である。 二次電池と電池側外部端子を電気的に接続するための配線部材が接続された保護回路モジュールの一実施例を示す図であり、(A)は一表面側の平面図、(B)は裏面側の平面図である。 電池パックの一実施例を一部断面で示す平面図である。 保護回路モジュールの製造方法例を説明するための図であり、集合基板を概略的に示す平面図である。 保護回路モジュールの製造方法例を説明するための図であり、集合基板の一部分を概略的に示す断面図である。 電子部品の周囲に絶縁性樹脂からなるテーパ形状構造物を形成した一例を示す図であり、(A)は斜視図、(B)は(A)のX−X位置での断面図である。 製造方法の他の例を説明するための断面図である。 製造方法のさらに他の例を説明するための断面図である。 二次電池の保護回路モジュールの一例を示す回路図である。
符号の説明
1 保護回路モジュール
2 配線基板
2a 配線基板の一表面
2b 配線基板の裏面
4a 電池側外部端子
4b 保護ICチップ用電極
4c 電界効果トランジスタチップ用電極
6 絶縁性材料層
6a,6b,6c 開口部
8a,8b,8c 半田
10 ニッケル板(金属板)
12 保護ICチップ(半導体部品)
12a,14a 外部接続端子
14 電界効果トランジスタチップ(半導体部品)
15 電子部品
15a 電子部品の電極
16 アンダーフィル
18 封止樹脂
20a 負荷側外部端子
20b テスト用端子
22 絶縁性材料層
22a,22b 開口部
24a,24b 金メッキ層
26 ニッケル配線(配線部材)
28 筐体
30 二次電池
30a,30b 電極

Claims (6)

  1. 複数の電池側外部端子と複数の負荷側外部端子をもつ配線基板と、その配線基板に実装された1又は複数の半導体部品を少なくとも備えた二次電池の保護回路モジュールにおいて、
    前記配線基板において、一表面に前記電池側外部端子が配置され、反対側の面に前記負荷側外部端子が配置されており、
    前記半導体部品は一平面に配列された複数個の外部接続端子をもつものであって前記配線基板の前記一表面にベアチップ状態でフェイスダウン実装されており、
    前記負荷側外部端子表面に金メッキ層が形成されており、
    前記配線基板において、前記金メッキ層を形成するためのメッキ線は、前記負荷側外部端子と同じ配線層ではなく、前記負荷側外部端子に対して前記電池側外部端子側の配線層によって形成されており、前記メッキ線は前記配線基板の内部を通って負荷側外部端子と電気的に接続されていることを特徴とする二次電池の保護回路モジュール。
  2. 前記半導体部品は保護ICチップと電界効果トランジスタチップである請求項1に記載の保護回路モジュール。
  3. 前記半導体部品は封止樹脂により覆われている請求項1又は2に記載の保護回路モジュール。
  4. 前記配線基板の前記一表面に、少なくとも前記半導体部品の前記外部接続端子及び前記電池側外部端子に対応して開口部をもつ絶縁性材料層が形成されており、前記開口部内に形成された半田によって前記半導体部品は前記配線基板に実装されている請求項1、2又は3に記載の保護回路モジュール。
  5. 前記電池側外部端子上に半田を介して金属板が配置されている請求項4に記載の保護回路モジュール。
  6. 請求項1からのいずれかに記載の保護回路モジュールと、二次電池と、前記保護回路モジュールと前記二次電池を電気的に接続するための配線部材と、前記保護回路モジュール、前記二次電池及び前記配線部材を収容するための筐体を備えた電池パック。
JP2005062113A 2004-12-01 2005-03-07 二次電池の保護回路モジュール及びそれを用いた電池パック Expired - Fee Related JP4190510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062113A JP4190510B2 (ja) 2004-12-01 2005-03-07 二次電池の保護回路モジュール及びそれを用いた電池パック

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004348862 2004-12-01
JP2005062113A JP4190510B2 (ja) 2004-12-01 2005-03-07 二次電池の保護回路モジュール及びそれを用いた電池パック

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005121972A Division JP2006186299A (ja) 2004-12-01 2005-04-20 電子部品実装体、二次電池の保護回路モジュール及びそれを用いた電池パック
JP2005121970A Division JP4688554B2 (ja) 2004-12-01 2005-04-20 電子部品実装体の製造方法

Publications (2)

Publication Number Publication Date
JP2006187185A JP2006187185A (ja) 2006-07-13
JP4190510B2 true JP4190510B2 (ja) 2008-12-03

Family

ID=36739852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062113A Expired - Fee Related JP4190510B2 (ja) 2004-12-01 2005-03-07 二次電池の保護回路モジュール及びそれを用いた電池パック

Country Status (1)

Country Link
JP (1) JP4190510B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181702A (ja) * 2007-01-23 2008-08-07 Mitsumi Electric Co Ltd 電池パック及び電池保護モジュール及び電池保護モジュール用基板の製造方法
JP2008192413A (ja) * 2007-02-02 2008-08-21 Nec Tokin Corp 保護回路モジュール
JP5205368B2 (ja) * 2007-04-19 2013-06-05 株式会社日立超エル・エス・アイ・システムズ 電池制御装置
JP2009017703A (ja) * 2007-07-05 2009-01-22 Mitsumi Electric Co Ltd 二次電池の充電制御回路及びこれを用いた充電制御装置
JP5089314B2 (ja) 2007-10-01 2012-12-05 株式会社リコー 二次電池の保護回路モジュール
KR100929034B1 (ko) 2007-10-15 2009-11-26 삼성에스디아이 주식회사 배터리 팩 및 그의 제조 방법
KR100973313B1 (ko) 2008-03-28 2010-07-30 삼성에스디아이 주식회사 보호회로기판 및 이를 구비하는 배터리 팩
KR101420186B1 (ko) 2012-12-17 2014-07-21 주식회사 아이티엠반도체 배터리 보호 모듈 패키지
JP5348339B2 (ja) * 2013-02-05 2013-11-20 ミツミ電機株式会社 半導体集積回路装置及びこれを用いた電子機器
KR101763070B1 (ko) * 2016-05-10 2017-07-31 성균관대학교산학협력단 배터리 보호회로 장치
KR102073311B1 (ko) * 2018-01-12 2020-02-05 (주)크린피아 배터리 보호 장치
KR102128868B1 (ko) 2019-07-11 2020-07-01 주식회사 아이티엠반도체 배터리 보호회로 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2006187185A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
JP4190510B2 (ja) 二次電池の保護回路モジュール及びそれを用いた電池パック
JP4753642B2 (ja) 電子部品実装体の製造方法
US7781089B2 (en) Protection circuit module for a secondary battery and a battery package using same
KR101450222B1 (ko) 배터리 보호회로 모듈 패키지
KR100943594B1 (ko) 보호 회로 모듈 및 이를 이용한 전지 팩
KR101070840B1 (ko) 배터리 보호회로의 패키징구조
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
KR101474741B1 (ko) 배터리 팩 및 그 제조방법
JP2007033215A (ja) 電子部品実装体検査装置
JP5207278B2 (ja) 保護回路モジュール
CN113659185B (zh) 电池保护电路封装件的制造方法
US11375623B2 (en) Battery protection circuit package and method of fabricating the same
JP4688554B2 (ja) 電子部品実装体の製造方法
KR101288059B1 (ko) 배터리 보호회로의 패키지 모듈
KR101487958B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
JP3993336B2 (ja) 充電電池の保護回路モジュール
JP2006186299A (ja) 電子部品実装体、二次電池の保護回路モジュール及びそれを用いた電池パック
JP2006208152A (ja) 電池監視装置
KR20010090492A (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
EP1179872A1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
KR101479306B1 (ko) 배터리 보호회로 모듈 패키지 및 배터리 보호회로 모듈 패키지 어셈블리
KR101558271B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
KR102705046B1 (ko) 보호 회로 모듈
KR101399366B1 (ko) 배터리 보호회로 패키지모듈
KR20180020523A (ko) 배터리 보호회로 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees