JP2000357768A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000357768A
JP2000357768A JP17068899A JP17068899A JP2000357768A JP 2000357768 A JP2000357768 A JP 2000357768A JP 17068899 A JP17068899 A JP 17068899A JP 17068899 A JP17068899 A JP 17068899A JP 2000357768 A JP2000357768 A JP 2000357768A
Authority
JP
Japan
Prior art keywords
resin
wiring board
semiconductor device
semiconductor chip
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17068899A
Other languages
English (en)
Inventor
Shigeharu Tsunoda
重晴 角田
Hiroyuki Hozoji
裕之 宝蔵寺
Junichi Saeki
準一 佐伯
Toshio Miyamoto
俊夫 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17068899A priority Critical patent/JP2000357768A/ja
Publication of JP2000357768A publication Critical patent/JP2000357768A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】配線基板に複数個の半導体チップを搭載してか
ら基板と半導体チップとの隙間に樹脂を充填するマルチ
チップタイプの半導体装置を製造するに際し、隣接する
半導体チップ間が樹脂で相互に連結するのを防止し、基
板に反りを発生させずに信頼性の高い半導体装置を実現
する。 【解決手段】複数の半導体チップ１を隣接して搭載する
配線基板３の搭載領域外の表面に、予め例えば凹状の溝
１０からなる充填樹脂７のぬれ広がり防止手段を設けて
おくことで、基板３と半導体チップ１との隙間に樹脂７
を充填するときに、隣接する半導体チップ間に充填樹脂
の連結部が形成されるのを防止する。充填樹脂のぬれ広
がり防止手段としては、溝の代わりに凸状の突起部もし
くは充填樹脂に対して濡れ難い接触角の大なる樹脂層パ
ターン等を設けてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、半導体チップを突起電極など
により、配線基板表面に複数個搭載するマルチチップタ
イプの半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】情報端末機器等の小型化、高機能化に伴
い、これに搭載する半導体装置も小型で高速の半導体装
置が要求され、複数の半導体チップをはんだバンプ等の
突起電極を介して配線基板（以下、基板と略称）に接続
するモジュール組立技術の開発が要求されている。
【０００３】このモジュールタイプの半導体装置は、は
んだバンプ等の接続部の長寿命化や、あるいは半導体チ
ップから基板への熱伝達を効率よく行うため、絶縁性あ
るいは高熱伝導性、またはその両方の特性を有する樹脂
を、基板に搭載された半導体チップと基板との隙間に充
填している。このため、この樹脂の充填を確実且つ迅速
に行うことが、半導体装置の信頼性向上と製造効率向上
の点でより重要となっている。
【０００４】通常、このような半導体チップと基板との
隙間への樹脂充填には、液状の樹脂が用いられ、充填樹
脂用シリンジにより半導体チップ近傍に供給し、毛管現
象を利用して半導体チップと基板間を充填する方法が採
られていた。
【０００５】図１２（ａ）は、従来の半導体装置の樹脂
充填方法の一例を示したものである。複数個の半導体チ
ップ１は、はんだバンプ等からなる突起状電極２により
基板３上のリード電極（図示せず）に接続され、所定の
間隔で搭載されている。
【０００６】また、この半導体チップ１を制御するため
の制御部品４も半導体チップに近接して基板３上に搭載
しており、電気配線（図示せず）にて接続されている。
これらの電気配線は、基板３の外部端子５へと接続され
ている。
【０００７】このように半導体チップが基板に搭載され
た後、半導体チップ１と基板３との隙間に1本のシリン
ジ６を用いて液状樹脂７を逐次充填する。このとき、基
板３上に複数の半導体チップ１が搭載されたモジュール
タイプの半導体装置に樹脂を逐次充填する方法では、各
半導体チップ１と基板３間に液状樹脂７が完全に充填さ
れるまで次の半導体チップ１の充填に移ることができな
いため、すべての半導体チップ１の充填にかなりの時間
が必要となる。
【０００８】また、複数のシリンジ６を用いて充填した
り、シリンジの先端部に当たる樹脂供給部を複数に分割
しそれぞれの半導体チップを同時に充填する方法も考え
られるが、シリンジ内の樹脂量やシリンジの先端部まで
の距離が異なると、供給される樹脂量にばらつきが生
じ、ボイドなどの欠陥が生じないように迅速に樹脂充填
を行うことが困難であった。
【０００９】また、１本のシリンジで液状樹脂を供給し
ても、充填時の室内の温度変化で供給量にばらつきが生
じ、図１２（ｂ）の部分拡大図に示したように、隣接す
る半導体チップ１の間が液状樹脂７でつながり連結部８
が生じてしまうこともあり半導体チップ１間の間隔を狭
くすることが困難であり、モジュールの小型化が容易で
はなかった。
【００１０】また、この連結部８が形成された状態で液
状樹脂を硬化すると基板の反り変形が生じ易く、コネク
タ部が変形して情報端末機器などへの実装が困難となる
恐れがあった。
【００１１】この液状樹脂の充填効率を向上させるもの
として、半導体チップを基板上で複数個隣接配置し、そ
れぞれの半導体チップが隣接する位置に液状樹脂を充填
する充填部を設け複数の半導体素子を同時に樹脂充填を
行う方式が、例えば特開平7-86492号公報に提案されて
いる。
【００１２】また、１つの半導体チップと基板の間へ液
状樹脂を充填する方式としては、樹脂を加熱及び減圧に
よって充填するものが知られおり、例えば特開平8-2419
00号公報、樹脂充填時のシリンジノズルの形状を最適化
して充填するものとして、例えば特開平10-247657号公
報などが提案されている。
【００１３】
【発明が解決しようとする課題】しかし、上記いずれの
モジュールタイプの樹脂充填方式においても、隣接する
半導体チップ間の配線基板上に樹脂の連結部８が形成さ
れ、それにより生じる基板の反りについては何ら配慮さ
れていなかった。特に半導体チップが実装されるモジュ
ールタイプの半導体装置の高密度化（装置の小型化）に
おいては、樹脂充填に際して連結部８を形成させずに隣
接する半導体チップ間の距離を如何に短縮できるかが重
要な課題となる。
【００１４】したがって、本発明の目的は、半導体チッ
プを高密度に実装する場合においても、隣接する半導体
チップ間の配線基板上に樹脂の連結部を形成させずに樹
脂を充填することによって基板の反りを防止し、情報端
末機器への接続信頼性を向上させたモジュールタイプの
半導体装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、配線基板上に突起電極を介して電気的
に接合された複数の半導体チップと、前記半導体チップ
と配線基板との隙間に充填された樹脂層とを有するモジ
ュールタイプの半導体装置において、前記隣接する半導
体チップ間の配線基板上に充填樹脂のぬれ広がり防止手
段を配設したことを特徴とする。
【００１６】また、複数の半導体チップを所定間隔をお
いて配線基板上に突起電極を介して電気的に接合する半
導体チップの搭載工程と、搭載された半導体チップと配
線基板の隙間部分に樹脂を充填する工程とを有するモジ
ュールタイプの半導体装置の製造方法であって、前記半
導体チップの搭載工程においては、配線基板上に複数個
の半導体チップを隣接して搭載する搭載領域の間に、充
填樹脂のぬれ広がりを防止するための凹状の溝、凸状の
突起部及び充填樹脂に対して濡れ難い樹脂層（充填樹脂
に対して濡れ接触角の大なる樹脂層）パターンのいずれ
か一つを予め形成した配線基板を用いて半導体チップを
搭載することを特徴とする。
【００１７】
【発明の実施の形態】上記本発明のモジュールタイプの
半導体装置において、充填樹脂のぬれ広がり防止手段と
しては、配線基板表面に形成された凹状の溝、凸状の突
起部及び充填樹脂に対して濡れ難い接触角の大なる樹脂
層パターンのいずれか一つで構成することができる。
【００１８】これら凹状の溝及び凸状の突起部は、配線
基板表面に形成される例えばソルダーレジストのごとき
絶縁保護膜を特定形状に成形することによって容易に得
ることができる（例えば保護膜の厚さの違いによって形
成する）。そして、凹状の溝の形状について、好ましく
は深さが配線基板とこの配線基板上に搭載される半導体
チップとによって形成される隙間の少なくとも１／２、
幅が０．０５〜０．５ｍｍ程度である。
【００１９】また、凸状の突起部の好ましい高さは、半
導体チップ厚さ及び配線基板と配線基板上に搭載された
半導体チップとによって形成される隙間を合計した値の
１／２〜１程度であり、幅は０．０５〜０．５ｍｍ程度
である。
【００２０】また、基板表面の凸状の形状がその凸状の
内部に電気配線の一部を用いて形成するか、あるいは、
その凸状の内部に電気配線とは別の凸部形成専用の配線
を用いて形成することもできる。
【００２１】また、充填樹脂のぬれ広がり防止手段を、
充填樹脂に対して濡れ難い接触角の大なる樹脂層パター
ンで形成するに際しては、充填樹脂に対して接触角の大
きい有機物を塗布あるいは、所定のプリント工程にて容
易に形成することができる。この種の有機物としては、
例えばポリ四フッ化エチレン樹脂、シリコーン樹脂及び
フッ素あるいは珪素を含む界面活性剤などが用いられ
る。
【００２２】一般に、液状物質が固体表面に滴下したと
きにできる液滴と固体表面が接触している角度（接触
角）の大小により、その液状物質のぬれ性の良否が判断
でき、接触角が小さいほど良くぬれ広がることを示して
いる。このことは、基板と液状樹脂の場合でも同様と考
えられる。したがって、基板表面より樹脂に対して接触
角の大きい物質を半導体チップ間の基板表面に形成して
も樹脂のぬれ広がりを押さえることができる。
【００２３】
【実施例】以下、図面にしたがって本発明の実施例を説
明する。 〈実施例１〉図１（ａ）は、本発明の第１の実施例とな
るモジュールタイプの半導体装置の概略図である。半導
体チップ１は、はんだバンプ等からなる突起状電極２に
より厚さ約１ｍｍのプリント配線基板３上のリード電極
（図示せず）に接続されている。また、この半導体チッ
プ１を制御するための制御部品４も基板３上に搭載して
おり、電気配線（図示せず）にて接続されている。これ
らの電気配線は、基板３の外部端子（外部の情報端末機
器への接続用端子）５へと接続されている。この半導体
チップ１と基板３との隙間には、液状樹脂７が充填さ
れ、加熱硬化した状態となっている。
【００２４】図１（ｂ）は、図１（ａ）に示した樹脂充
填部である半導体チップ周辺の部分拡大図を示したもの
で、隣合う半導体チップ１間の基板表面部９には、各半
導体チップ１の両端に近接して２本の凹状の溝１０を設
けている。この凹状の溝１０により、樹脂充填時の基板
表面での液状樹脂の濡れ広がりを防止している。
【００２５】凹状の溝１０の構造をさらに拡大したもの
を図１（ｃ）及び図１（ｄ）に示す。図１（ｃ）は、基
板３上の電気配線（図示せず）を保護するための保護膜
１１に段差を設けた場合の一例であり、図１（ｄ）は、
保護膜１１を形成した後に溝加工をした一例である。溝
の深さは半導体チップ１と基板３との隙間（０．２〜
０．３ｍｍ）の約１／２であり、幅は約０．１ｍｍとし
た。これらの溝１１は、いずれも半導体チップ１を基板
３に搭載する前に予め基板上に形成しておくものであ
り、以下、図２〜図３にしたがって製造方法の一例を説
明する。
【００２６】図１（ｃ）の溝１１は、図２に示す保護膜
１１の形成工程にしたがって製造した。基板３には周知
の方法によって配線が予め層内に形成されており、基板
上には半導体チップとの接続用端子部のみを露出させ、
その他の部分にはエポキシ樹脂系のソルダーレジストか
らなる保護膜１１が形成されている。
【００２７】この実施例では基板上の電気配線を保護す
るための保護膜１１の形成工程を２回に分けて行う中で
溝１１を形成する。すなわち、第１保護膜作成の段階
は、電気配線の中で接続用端子部以外の全ての電気配線
部分を覆う保護膜１１ａを塗布もしくは印刷により形成
する。
【００２８】この保護膜１１ａを硬化処理の後、第２保
護膜作成の段階として、半導体チップ１搭載部分の両側
外周近傍の所定位置に凹状の溝部を形成するために、溝
を形成すべき幅０．１ｍｍの隙間を設けて保護膜１１ｂ
を第１保護膜１１ａの上に重ねて形成し硬化処理をし
た。ここでは第１保護膜１１ａと第２保護膜１１ｂの膜
厚をそれぞれ同じ厚さの０．１５ｍｍとした。これによ
って深さ０．１５ｍｍ、幅０．１ｍｍの溝１０を形成し
た。
【００２９】このようにして半導体チップの搭載領域の
外周に溝１０を有する基板３を作成してから、周知の方
法で半導体チップ１を２ｍｍピッチで直線上に８個搭載
した。次いで、通常のシリンジによる樹脂充填工程によ
り半導体チップ１と基板３との隙間に樹脂７を流動させ
て充填し、目的とするマルチチップ・モジュールタイプ
の半導体装置を製造した。
【００３０】樹脂充填工程においては、この溝１０の開
口部で樹脂の流動が止まり溝内には流出しなかった。こ
のようにして隣合う半導体チップ間に樹脂の連結部は形
成されず、本発明の効果は十分に認められた。
【００３１】一方、図１（ｄ）の溝１１は、図３に示す
保護膜１１の形成工程にしたがって製造した。基板３に
は周知の方法によって配線が予め層内に形成されてお
り、基板上には半導体チップとの接続用端子部のみを露
出させ、その他の部分にはエポキシ樹脂系のソルダーレ
ジストからなる保護膜１１が形成されている。
【００３２】この実施例では、前述の図１（ｃ）及び図
２で示した基板上への第１保護膜１１ａの形成工程で、
保護膜の厚さを第１及び第２保護膜の合計した分の約
０．３ｍｍを１回の塗布もしくは印刷で形成する。こう
して形成した保護膜１１に溝加工を施し、実質的に図１
（ｃ）と同様の溝を形成した。
【００３３】この溝加工は、エッチング処理、機械的処
理、レーザー処理等の加工工程で行うが、ここでは周知
のレーザー加工で行った。この後の半導体チップの基板
上への搭載及び半導体チップと基板との隙間への樹脂充
填工程は、前述の図１（ｃ）及び図２で説明したときと
同様の工程にしたがって行った。これにより図１（ｄ）
の断面構造を有する基板を用いて目的とするマルチチッ
プ・モジュールタイプの半導体装置を製造した。
【００３４】〈実施例２〉図４は、本発明の第２の実施
例となるモジュールタイプの半導体装置の部分拡大図を
示したものである。この場合は、隣接する半導体チップ
１の中間に１本の凹状の溝１０を形成したものである。
基本的には実施例１の図１（ｄ）に示した場合と同一の
方法で溝を形成した。ただし、実施例１よりも溝の深さ
及び幅を少し大きくした。
【００３５】この場合も実施例１と同様に、基板表面９
での液状樹脂７の濡れ広がりの防止効果があり、半導体
チップ１の搭載間隔をより狭くできる効果がある。この
例では、溝１０の深さが、基板３に搭載された半導体チ
ップ１と基板との隙間にほぼ等しく約０．３ｍｍであ
り、実施例１の場合より保護膜の厚さが厚くなった分だ
け少し深くした。また、幅も実施例１より少し広く０．
３ｍｍとした。半導体チップ１の搭載ピッチは実施例１
より少し狭く１．５ｍｍとした。これにより、モジュー
ルタイプの半導体装置の小型化（高密度化）が容易にで
きる効果がある。
【００３６】なお、この例では凹状の溝１０の形成方法
を、先に示した図３の工程にしたがったが図２の工程を
用いても良いことは云うまでもない。
【００３７】〈実施例３〉図５は、本発明の第３の実施
例となるモジュールタイプの半導体装置の部分拡大図を
示したもので、実施例１の溝１０の代わりに凸状の突起
部１２を基板上に形成して充填樹脂の濡れ広がり防止手
段としたものである。凸状の突起部１２の高さ及び幅
は、基本的には実施例１の溝１０の深さ及び幅にそれぞ
れ相当するものである。
【００３８】図５（ａ）に示すように、隣接する半導体
チップ１間の基板表面部９には、各半導体チップ１の外
形近傍に２本の凸状の突起部１２を設けている。この凸
状の突起部１２により、充填時の液状樹脂の濡れ広がり
を強制的に防止している。突起部１２の高さは、基板と
半導体チップとの隙間に等しく約０．２ｍｍ、幅は０．
３ｍｍとした。
【００３９】凸状の突起部１２をさらに拡大した断面図
を図５（ｂ）及び図５（ｃ）に示す。凸状の突起部１２
の形成は、図５（ｂ）では、基板の電気配線（図示せ
ず）を保護するための保護膜１１に段差を設けた一例で
あり、図５（ｃ）では、凸状の突起部の内部１３に電気
配線の一部１３ａを用いてその表面を保護膜１１で覆っ
て形成している一例である。また、突起部の内部１３に
凸状部を形成する専用の配線１３ｂとし、その表面を保
護膜１１で覆って形成したものでも良い。
【００４０】図５（ｂ）では、厚さ０．０５ｍｍの第１
の保護膜１１ｂの上に厚さ０．２ｍｍ、幅０．３ｍｍの
第２の保護膜１１ａで突起部１２を形成している。この
保護膜１１によって突起部１２が形成された基板上に、
実施例１と同様の方法で半導体チップを搭載し、さらに
この搭載された半導体チップと基板との隙間に樹脂を充
填してモジュールタイプの半導体装置を製造した。
【００４１】図６は、基板表面に図５（ｂ）に示した凸
状の突起部１２を形成する場合の工程概略を示したもの
である。実施例１の図２の場合と同様に保護膜１１の形
成工程を２回行う。第一段階の第１の保護膜１１ｂの形
成工程では、基板上の電気配線の中で半導体チップの接
続用端子部以外の全ての電気配線部分を厚さ０．０５ｍ
ｍの保護膜１１ａで覆う。
【００４２】この保護膜１１ｂを硬化した後、第二段階
として膜厚０．２ｍｍの第２の保護膜１１ａを、各半導
体チップ１搭載部分の外周近傍に塗布もしくは印刷によ
り重ねて凸状の突起部１２を形成し、これを硬化して所
定の高さと幅とを有する突起部１２を基板上に作製す
る。
【００４３】図７は、基板表面に図５（ｃ）に示した凸
状の突起部１２を形成する場合の工程概略を示したもの
である。この例では、凸状の突起部１２を形成するに際
して、下地に電気配線の一部１３ａを用いる場合、ある
いは、専用の配線１３ｂを用い、その表面を他の部分と
同様に膜厚０．０５ｍｍの第１の保護膜１１で覆った場
合の工程概略である。
【００４４】図５（ｃ）に示したように、突起部１２を
形成する際に、下地となる配線１３を第１の保護膜１１
で覆うと共に、半導体チップの接続要端子部を除いて基
板全面を第１の保護膜１１で覆う。下地となる配線１３
ａ、１３ｂはいずれも高さが約０．２ｍｍ、幅が０．２
ｍｍであるので、膜厚０．０５ｍｍの保護膜１１との関
係で、最終的に形成される突起部１２は、高さ０．２ｍ
ｍ、幅０．３ｍｍとなる。
【００４５】ここで、図８を用いて、隣接する半導体チ
ップ１間の間隔の大きさと樹脂のぬれ広がりの関係につ
いて説明する。図８（ａ）は、隣接する半導体チップ１
からの樹脂７のぬれ広がりが連結しない最小の間隔Ａを
示す概略図である。
【００４６】また、図８（ｂ）は、この間隔Ａをより狭
くＢ（Ｂ＜Ａ）としたとき、樹脂の連結部８が生じたと
きの概略図である。図８（ｃ）は、半導体チップ１の間
隔をＢとし、凸状の突起部１２を半導体チップ１間の基
板表面に２本設けたときの樹脂７のぬれ広がり状態を表
した概略図である。
【００４７】このように、凸状の突起部１２を設置する
ことで樹脂７のぬれ広がりがここでせき止められるた
め、半導体チップ間が樹脂で連結することを防止でき
る。したがって、基板の反りがなく半導体装置の信頼性
を向上させると共に、モジュールの小型化を容易にする
効果がある。
【００４８】〈実施例４〉図９は、本発明の第４の実施
例となるモジュールタイプの半導体装置の部分拡大図で
ある。これは、隣接する半導体チップ１間の基板表面９
に実施例３と同様の方法で１本の凸状の突起部１２を形
成した場合のものである。実施例３の場合に比べて突起
部の高さを少し高くしただけで液状樹脂７の濡れ広がり
の防止効果があると共に、半導体チップ１の搭載間隔を
より小さくできる効果がある。なお、凸状の突起部１２
の形成方法は、先に示した図６及び図７のいずれの方法
を用いたも良いことは云うまでもない。
【００４９】以上述べた凸状の突起部１２の形状とし
て、充填樹脂のぬれ広がりを防止する高さは、最大で半
導体チップの厚さ及び基板と半導体チップの隙間との間
隔を合計した値、最小でも半導体チップの厚さ及び基板
と半導体チップの隙間との間隔を合計した値の１／２程
度の値が有効である。
【００５０】また、凸状の突起部１２の幅としては、充
填樹脂のぬれ広がりにより、凸状の突起部を乗り越えな
い幅以上の大きさ並びに隣接する半導体チップ間の間隔
を広げない程度の幅が必要であり、実用的に好ましく
は、０．０５〜０．５ｍｍであり、特に０．１〜０．３
ｍｍが良好である。
【００５１】〈実施例５〉図１０は、本発明の第５の実
施例となるモジュールタイプの半導体装置の部分拡大図
である。これは、隣接する半導体チップ１間の基板表面
９に、充填樹脂のぬれ広がり防止手段として、充填樹脂
（液状樹脂）７に対して、ぬれ性の悪い有機物１４、例
えば、ポリ四フッ化エチレン樹脂、シリコーン樹脂およ
びフッ素あるいは珪素を含む界面活性剤等を塗布もしく
は印刷によりストライプ状のパターンを形成したもので
ある。
【００５２】このようにして隣接する半導体チップ間の
基板上に形成されたストライプ状のパターンは、半導体
チップを搭載した後に、基板と半導体チップとの隙間に
充填する液状樹脂に対してぬれ性が悪くなり、充填樹脂
のぬれ広がりを防止する効果がある。この実施例は、先
の実施例で示した基板上に溝や突起部を形成したしたも
のと比較してパターンの形成が容易である。
【００５３】図１１は、この製造工程の概略を示したも
のである。ここでは、保護膜形成後に所定位置にぬれ性
の悪い樹脂を塗布する工程とした。
【００５４】
【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、本発明のモ
ジュールタイプの半導体装置では、樹脂充填時に半導体
チップ相互間の樹脂の連結は起こらず基板の反が防止で
きるので半導体装置の信頼性が向上する。そして、半導
体チップの搭載間隔を狭くできるので半導体装置を小型
化できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例となるモジュールタイプ
の半導体装置の概略図。
【図２】第１の実施例において基板表面に凹状の溝部を
形成する工程図。
【図３】第１の実施例において基板表面に凹状の溝部を
形成する異なる工程図。
【図４】本発明の第２の実施例となるモジュールタイプ
の半導体装置の部分拡大図。
【図５】本発明の第３の実施例となるモジュールタイプ
の半導体装置の部分拡大図。
【図６】第３の実施例において基板表面に凸状の突起部
を形成する工程図。
【図７】第３の実施例において基板表面に凸状の突起部
を形成する異なる工程図。
【図８】隣接する半導体チップの間隔の大きさと樹脂の
ぬれ広がりの関係を示す概略図。
【図９】本発明の第４の実施例となるモジュールタイプ
の半導体装置の部分拡大図。
【図１０】本発明の第５の実施例となるモジュールタイ
プの半導体装置の部分拡大図。
【図１１】第５の実施例において基板表面にぬれ性の悪
い有機物を塗布する工程図。
【図１２】従来のモジュールタイプの半導体装置への樹
脂充填状況を示す概略図。
【符号の説明】
１…半導体チップ、 ２…突起電極、 ３…配線
基板、４…制御部品、 ５…外部端子、 ６
…シリンジ、７…液状樹脂、 ８…連結部、
９…半導体チップ間の基板表面 １０…凹状の溝、 １１（１１ａ、１１ｂ）…保護
膜、１２…凸状の突起部、１３…凸状の内部、 １３
ａ…電気配線の一部、１３ｂ…凸部を形成する専用の配
線、 １４…ぬれ性の悪い有機物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐伯 準一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宮本 俊夫 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F061 AA01 BA03 CA06

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】配線基板上に突起電極を介して電気的に接
    合された複数の半導体チップと、前記半導体チップと配
    線基板との隙間に充填された樹脂層とを有するモジュー
    ルタイプの半導体装置において、前記隣接する半導体チ
    ップ間の配線基板上に充填樹脂のぬれ広がり防止手段を
    配設したことを特徴とする半導体装置。
  2. 【請求項２】充填樹脂のぬれ広がり防止手段は、配線基
    板表面に形成された凹状の溝、凸状の突起部及び充填樹
    脂に対して濡れ難い接触角の大なる樹脂層パターンのい
    ずれか一つで構成したものであることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】充填樹脂のぬれ広がり防止手段として配線
    基板表面に形成された凹状の溝もしくは凸状の突起部
    は、配線基板表面に形成された保護膜の厚さの違いによ
    って構成したものであることを特徴とする請求項２記載
    の半導体装置。
  4. 【請求項４】充填樹脂のぬれ広がり防止手段として配線
    基板表面に形成された凸状の突起部は、保護膜内に埋設
    された電気配線の一部を用いて構成したものであること
    を特徴とする請求項３記載の半導体装置。
  5. 【請求項５】充填樹脂のぬれ広がり防止手段として配線
    基板表面に形成された凸状の突起部は、保護膜内に埋設
    された電気配線とは別の突起部形成専用の配線を用いて
    構成したものであることを特徴とする請求項３記載の半
    導体装置。
  6. 【請求項６】配線基板表面に形成された凸状の突起部の
    高さを、半導体チップ厚さ及び配線基板と配線基板上に
    搭載された半導体チップとによって形成される隙間を合
    計した値の１／２〜１とし、幅を０．０５〜０．５ｍｍ
    としたことを特徴とする請求項２乃至５のいずれか一つ
    に記載の半導体装置。
  7. 【請求項７】配線基板表面に形成された凹状の溝の深さ
    を、少なくとも配線基板と配線基板上に搭載された半導
    体チップとによって形成される隙間の１／２とし、幅を
    ０．０５〜０．５ｍｍとしたことを特徴とする請求項２
    乃至５のいずれか一つに記載の半導体装置。
  8. 【請求項８】複数の半導体チップを所定間隔をおいて配
    線基板上に突起電極を介して電気的に接合する半導体チ
    ップの搭載工程と、搭載された半導体チップと配線基板
    の隙間部分に樹脂を充填する工程とを有するモジュール
    タイプの半導体装置の製造方法であって、前記半導体チ
    ップの搭載工程においては、配線基板上に複数個の半導
    体チップを隣接して搭載する搭載領域の間に、充填樹脂
    のぬれ広がりを防止するための凹状の溝、凸状の突起部
    及び充填樹脂に対して濡れ難い接触角の大なる樹脂層パ
    ターンのいずれか一つを予め形成した配線基板を用いて
    半導体チップを搭載することを特徴とする半導体装置の
    製造方法。
  9. 【請求項９】半導体チップの搭載工程においては、予め
    配線基板表面に保護膜を形成する工程を有し、この保護
    膜を形成する工程において、充填樹脂のぬれ広がりを防
    止するための凹状の溝もしくは凸状の突起部を保護膜で
    形成することを特徴とする請求項８記載の半導体装置の
    製造方法。
  10. 【請求項１０】保護膜を形成する工程においては、配線
    基板上に平坦な第１の保護層を形成し、次いで第１の保
    護層上に第２の保護層を選択的に形成することにより充
    填樹脂のぬれ広がりを防止するための凹状の溝を形成す
    ることを特徴とする請求項９記載の半導体装置の製造方
    法。
  11. 【請求項１１】保護膜を形成する工程においては、配線
    基板上に平坦な保護層を形成し、次いでエッチング工程
    により前記保護層を選択的に除去することにより充填樹
    脂のぬれ広がりを防止するための凹状の溝を形成するこ
    とを特徴とする請求項９記載の半導体装置の製造方法。
  12. 【請求項１２】充填樹脂に対して濡れ難い接触角の大な
    る樹脂層パターンを形成する工程においては、充填樹脂
    に対して接触角の大きい有機物としてポリ四フッ化エチ
    レン樹脂、シリコーン樹脂及びフッ素もしくは珪素を含
    む界面活性剤のいずれか１種を選択的に塗布もしくは印
    刷して樹脂層パターンを形成することを特徴とする請求
    項８記載の半導体装置の製造方法。
JP17068899A 1999-06-17 1999-06-17 半導体装置及びその製造方法 Pending JP2000357768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17068899A JP2000357768A (ja) 1999-06-17 1999-06-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17068899A JP2000357768A (ja) 1999-06-17 1999-06-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000357768A true JP2000357768A (ja) 2000-12-26

Family

ID=15909560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17068899A Pending JP2000357768A (ja) 1999-06-17 1999-06-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000357768A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2007013019A (ja) * 2005-07-04 2007-01-18 Ricoh Co Ltd 電子部品実装体の製造方法、電子部品実装体、二次電池の保護回路モジュール及び電池パック
KR100907837B1 (ko) * 2007-12-20 2009-07-14 전자부품연구원 이동 통신 단말기용 프론트 앤드 모듈
WO2012034064A1 (en) * 2010-09-09 2012-03-15 Advanced Micro Devices, Inc. Semiconductor chip device with underfill
CN103325703A (zh) * 2012-03-23 2013-09-25 台湾积体电路制造股份有限公司 在封装件形成期间探测芯片
US10529693B2 (en) 2017-11-29 2020-01-07 Advanced Micro Devices, Inc. 3D stacked dies with disparate interconnect footprints
US10727204B2 (en) 2018-05-29 2020-07-28 Advances Micro Devices, Inc. Die stacking for multi-tier 3D integration
EP3739617A1 (en) * 2019-05-17 2020-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device, semiconductor device array, and method of manufacturing semiconductor device
US10937755B2 (en) 2018-06-29 2021-03-02 Advanced Micro Devices, Inc. Bond pads for low temperature hybrid bonding
JP2021050943A (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026250A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2007013019A (ja) * 2005-07-04 2007-01-18 Ricoh Co Ltd 電子部品実装体の製造方法、電子部品実装体、二次電池の保護回路モジュール及び電池パック
KR100907837B1 (ko) * 2007-12-20 2009-07-14 전자부품연구원 이동 통신 단말기용 프론트 앤드 모듈
WO2012034064A1 (en) * 2010-09-09 2012-03-15 Advanced Micro Devices, Inc. Semiconductor chip device with underfill
CN103098190A (zh) * 2010-09-09 2013-05-08 超威半导体公司 具有底部填料的半导体芯片装置
US8691626B2 (en) 2010-09-09 2014-04-08 Advanced Micro Devices, Inc. Semiconductor chip device with underfill
CN103325703A (zh) * 2012-03-23 2013-09-25 台湾积体电路制造股份有限公司 在封装件形成期间探测芯片
US10529693B2 (en) 2017-11-29 2020-01-07 Advanced Micro Devices, Inc. 3D stacked dies with disparate interconnect footprints
US10727204B2 (en) 2018-05-29 2020-07-28 Advances Micro Devices, Inc. Die stacking for multi-tier 3D integration
US10930621B2 (en) 2018-05-29 2021-02-23 Advanced Micro Devices, Inc. Die stacking for multi-tier 3D integration
US10937755B2 (en) 2018-06-29 2021-03-02 Advanced Micro Devices, Inc. Bond pads for low temperature hybrid bonding
US11810891B2 (en) 2018-06-29 2023-11-07 Advanced Micro Devices, Inc. Bond pads for low temperature hybrid bonding
EP3739617A1 (en) * 2019-05-17 2020-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device, semiconductor device array, and method of manufacturing semiconductor device
US11322478B2 (en) 2019-05-17 2022-05-03 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor device array
JP2021050943A (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置
WO2021059778A1 (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置

Similar Documents

Publication Publication Date Title
US6818989B2 (en) BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier
US7911050B2 (en) Semiconductor device and method for manufacturing the same
EP1096567A2 (en) BGA package and method for fabricating the same
US20200402885A1 (en) Semiconductor device and method of manufacturing a semiconductor device
KR100253521B1 (ko) 칩 부품 탑재 기판, 칩 부품 탑재 구조, 및칩 부품 탑재 기판 제조 방법
JP2001230274A (ja) 実装基板及び実装方法
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
KR100891520B1 (ko) 열 순환 매체를 구비한 인쇄회로기판 및 그의 제조방법
JP2000357768A (ja) 半導体装置及びその製造方法
JPH10233463A (ja) 半導体装置およびその製造方法
KR100442557B1 (ko) 충진층내에 분할된 보이드들을 가진 플립칩형 반도체장치 및 제조방법
JP2004095730A (ja) 半導体装置、半導体装置の製造方法
JP2014003176A (ja) 半導体パッケージ及びその製造方法
JP3947525B2 (ja) 半導体装置の放熱構造
JP4352076B2 (ja) 半導体装置の放熱構造
JPH01258458A (ja) ウェーハ集積型集積回路
JP2924867B2 (ja) 混成集積回路装置及びその製造方法
JP4493563B2 (ja) 半導体装置の実装構造
US12021005B2 (en) Semiconductor device including a thermal material
US7022554B2 (en) Method for fabricating circuit module
JP3375477B2 (ja) 半導体装置及びその製造方法
JP2005150179A (ja) 半導体装置およびその製造方法
US6429537B2 (en) Semiconductor component with method for manufacturing
KR100673938B1 (ko) 반도체 패키지 및 이의 제조방법
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム