JP2004095730A - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP2004095730A
JP2004095730A JP2002252916A JP2002252916A JP2004095730A JP 2004095730 A JP2004095730 A JP 2004095730A JP 2002252916 A JP2002252916 A JP 2002252916A JP 2002252916 A JP2002252916 A JP 2002252916A JP 2004095730 A JP2004095730 A JP 2004095730A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
chip
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002252916A
Other languages
English (en)
Other versions
JP3639272B2 (ja
Inventor
Soichi Yamashita
山下　創一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002252916A priority Critical patent/JP3639272B2/ja
Priority to US10/291,642 priority patent/US6946741B2/en
Publication of JP2004095730A publication Critical patent/JP2004095730A/ja
Application granted granted Critical
Publication of JP3639272B2 publication Critical patent/JP3639272B2/ja
Priority to US11/200,087 priority patent/US7368323B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板上に複数の半導体チップがフリップチップ接続された半導体装置および半導体装置の製造方法において、歩留まりを向上することが可能な半導体装置および半導体装置の製造方法を提供すること。
【解決手段】第１の半導体チップと、第１の半導体チップがフリップチップ接続され、フリップチップ接続された第１の半導体チップの一辺に沿うように窪みが形成されている基板と、基板上の窪みを挟んで第１の半導体チップに対向する基板上の位置にフリップチップ接続された第２の半導体チップと、基板と第１および第２の半導体チップとの間隙に設けられた樹脂とを具備する。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に複数の半導体チップがフリップチップ接続された半導体装置および半導体装置の製造方法に係り、特に、歩留まり向上に好適な半導体装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置（半導体デバイス）を使用した電子機器、通信機器の小型化、高機能化に伴い半導体装置自体も小型化が求められている。半導体装置を小型化するひとつの構造に、複数の半導体チップをひとつの配線基板上に間隔を詰めてフリップチップ接続するものがある。
【０００３】
図８にこのような半導体装置を製造するためのプロセス例を示す。同図は、半導体装置を製造する従来プロセスを横方向からの視線で説明する図である。
【０００４】
まず、図８（ａ）に示すように、半導体チップ１０２ａ、１０２ｂの外部接続用パッド（図示せず）が設けられた面のそのパッド上に半田バンプ１０３ａ、１０３ｂをあらかじめ形設しておき、配線基板１０１上のフリップチップ接続面には硬化前の封止樹脂（アンダーフィル樹脂）１０４を例えばディスペンサにより適用しておく。ここで配線基板１０１のフリップチップ接続面には、フリップチップ接続用の導電体であるランド（図示せず）がパターニング形成されている。
【０００５】
そして、半導体チップ１０２ａ、１０２ｂと配線基板１０１とをｚ方向に離間して、配線基板１０１に対する半導体チップ１０２ａ、１０２ｂの位置（ｘ位置、ｙ位置、ｚ軸回りの回転位置）合わせを行なう。
【０００６】
次に、図８（ｂ）に示すように、例えばフリップチップボンダにより、半導体チップ１０２ａ、１０２ｂを配線基板１０１方向（ｚ方向）に近づけて圧力を加え、半田バンプ１０３ａ、１０３ｂが配線基板１０１上のランドに接触するように設定・配置する。これにより、半導体チップ１０２ａ、１０２ｂを封止樹脂１０４の粘着力で配線基板１０１上に仮固定する。
【０００７】
このとき、硬化前の封止樹脂１０４は、半導体チップ１０２ａおよび半導体チップ１０２ｂと配線基板１０１との隙間を充填しかつこれらの隙間から配線基板１０１上を広がるようにはみ出す。このような充填部分とはみ出し部分（フィレットという。）とにより、フリップチップ接続部への確実な大気の遮断と十分な強度の機械的構造とを得ることを意図する。
【０００８】
次に、図８（ｃ）に示すように、半導体チップ１０２ａ、１０２ｂが仮固定された配線基板１０１を加熱し、半田バンプ１０３ａ、１０３ｂを溶融して半導体チップ１０２ａ、１０２ｂと配線基板１０１との機械的・電気的な接続を確立し、かつ封止樹脂１０４の硬化を行なう。
【０００９】
【発明が解決しようとする課題】
ここで、半導体チップ１０２ａと半導体チップ１０２ｂとの間隔は、半導体装置の小型化という意味では狭いほど好ましい。しかしながら、この間隔をより狭くする設計では半導体装置としての歩留まりが低下することが判明した。原因を解析したところ、図８（ｂ）に示す段階で、配線基板１０１との間隙からはみ出した封止樹脂１０４のうち半導体チップ１０２ａと半導体チップ１０２ｂとの間に位置するものが折り重なる結果、半導体チップ１０２ａと半導体チップ１０２ｂとの間隔が広げられる方向に力が生じそれらの位置が所期位置からずらされてしまうことが主要因とわかった。
【００１０】
本発明は、上記した事情を考慮してなされたもので、基板上に複数の半導体チップがフリップチップ接続された半導体装置および半導体装置の製造方法において、歩留まりを向上することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の課題を解決するため、本発明の一態様に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップがフリップチップ接続され、前記フリップチップ接続された第１の半導体チップの一辺に沿うように窪みが形成されている基板と、前記基板上の前記窪みを挟んで前記第１の半導体チップに対向する前記基板上の位置にフリップチップ接続された第２の半導体チップと、前記基板と前記第１および第２の半導体チップとの間隙に設けられた樹脂とを具備することを特徴とする。
【００１２】
また、本発明の一態様に係る半導体装置の製造方法は、半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成する工程と、前記窪みを避けて前記基板の面上の前記第１および第２の領域に樹脂を供給する工程と、前記樹脂を前記基板との間に挟むように前記基板の面上の前記第１および第２の領域それぞれに半導体チップをフリップチップ接続する工程とを具備することを特徴とする。
【００１３】
【発明の実施の形態】
本発明たる半導体装置の実施形態では、基板上にフリップチップ接続された第１の半導体チップと第２の半導体チップとが形成する間隙に近接する基板上に窪みが形成されている。したがって、この部位にはみ出す樹脂は、窪みにも入り込み実効的な樹脂充填率が低下する。よって、必要なフィレットが半導体チップの対向辺以外の回りに形成されるように基板上に樹脂を適用しても、半導体チップ同士間の間隙には実質的に超過な量の樹脂が充填されなくなる。これにより、半導体チップの基板に対する位置ずれは大きく抑制され歩留まりが向上した半導体装置を得ることができる。
【００１４】
実施態様としては、前記基板の前記窪みは、前記第１の半導体チップの一辺（前記対向辺）に沿って溝状に設けられている。溝状にすることにより、超過な樹脂を落とし込む体積をより容易に確保できる。
【００１５】
また、実施態様としては、前記基板の前記窪みは、前記第１の半導体チップの前記一辺に沿って列設された複数の穴である。複数の穴にすることにより、基板としての配線領域をより確保しやすくなる。
【００１６】
また、実施態様として、前記基板の前記窪みの平面図形は、前記第１の半導体チップと前記第２の半導体チップとの間隙を上から見た前記基板上の正射影面の中に収まる。半導体チップ同士の間隙に近接する基板上の部位に形状の整ったフィレットを形成するためである。
【００１７】
また、実施態様として、前記樹脂は、前記第１の半導体チップと前記第２の半導体チップとの間隙を上から見た前記基板上の正射影面を底面とし、前記基板の前記フリップチップ接続がなされた面から前記第１および第２の半導体チップの背面のうち前記基板から低く位置する方の背面までの距離を高さとする空間領域において、充填率が６０％以下である。実験によると、充填率を６０％以下とすることにより半導体チップのフリップチップ接続位置ずれは、ほとんど発生しない。窪みの存在によりこのような態様が容易に実現する。
【００１８】
また、実施態様として、前記基板と前記第１および前記第２の半導体チップとの間隙に設けられた前記樹脂が前記間隙からはみ出して形成されるフィレットであって前記窪みに沿う前記第１または第２の半導体チップの辺と同一長さの他の辺に沿って形成されるものの体積Ｆと、前記窪みの容積Ａと、前記第１の半導体チップと前記第２の半導体チップとの間隙を上から見た前記基板上の正射影面を底面とし、前記基板の前記フリップチップ接続がなされた面から前記第１および第２の半導体チップの背面のうち前記基板から低く位置する方の背面までの距離を高さとする空間領域の体積Ｖとの関係が、２Ｆ−Ａ≦０．６Ｖである。これにより、体積Ｆのフィレットは、容積Ａの分だけ十分な体積で形成することができる。よって、信頼性向上になる。
【００１９】
また、実施態様として、前記体積Ｆと体積Ｖとの関係が、２Ｆ＞０．６Ｖである。上記の２Ｆ−Ａ≦０．６Ｖである場合には、このようなときも含まれる。
【００２０】
また、実施態様として、前記基板は、半導体を素材とする。半導体を素材とする基板では、配線の形成プロセスに半導体製造プロセスを用いることができるので、より微細な配線形成が必要な場合に向いている。
【００２１】
また、実施態様として、前記基板は、樹脂を素材とする。樹脂を素材とする基板は最も一般的であり低コスト化に向く。
【００２２】
また、実施態様として、前記基板は、前記窪みの底面下に配線を有する。窪みの底面下に配線を有することにより、半導体チップ間を接続する配線を設けることができ、フリップチップ接続する半導体チップ同士の有機的組み合わせに融通性を持たせることができ、半導体装置として付加価値を増大する。
【００２３】
また、実施態様として、前記基板は、その面上に、前記列設された複数の穴の間を通過する配線を有する。この場合にも、半導体チップ間を接続する配線を設けることができ、フリップチップ接続する半導体チップ同士の有機的組み合わせに融通性を持たせることができ、半導体装置として付加価値を増大する。
【００２４】
また、実施態様として、前記第１および第２の半導体チップは、半田を用いて前記基板にフリップチップ接続されている。半田を用いることにより、より容易にフリップチップ接続を有する半導体装置を製造できる。
【００２５】
また、実施態様として、前記基板は、前記第１および第２の半導体チップがフリップチップ接続された面とこの面とは反対側の面との電気的接続を行なう縦方向の導電体と、前記反対側の面に設けられ、前記導電体に電気的に導通する外部接続端子とを有する。反対側の面に設けられた外部接続端子により、ＢＧＡ（ｂａｌｌ　ｇｒｉｄ　ａｒｒａｙ）やＬＧＡ（ｌａｎｄ　ｇｒｉｄ　ａｒｒａｙ）のような高密度配置の端子を有する半導体装置を得ることができる。
【００２６】
また、実施態様として、前記第１の半導体チップおよび／または前記第２の半導体チップは、メモリチップである。小型化が求められる半導体装置として典型的な例である。両方ともメモリチップとしてメモリ容量を増すことや、一方をロジックチップとして付加価値を増すことなどができる。
【００２７】
また、本発明たる半導体装置の製造方法の実施形態では、半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成し、この形成された窪みを避けて基板の面上に樹脂を供給し、この供給された樹脂を前記基板との間に挟むように基板の面上に複数の半導体チップをフリップチップ接続する。
【００２８】
フリップチップ接続により樹脂が基板との間からはみ出し、複数の半導体チップ同士の間にも樹脂が満たされるが、あらかじめ基板に窪みが形成されているので、この窪みに樹脂を落とし込むことができる。よって、必要なフィレットが半導体チップ同士の対向辺以外の回りに形成されるように基板上に樹脂を供給しても、半導体チップ同士間の間隙には実質的に超過な量の樹脂が充填されなくなる。これにより、半導体チップの基板に対する位置ずれは大きく抑制されるので歩留まり向上の可能な半導体装置の製造方法を提供できる。
【００２９】
ここで、実施態様としては、半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成する前記工程は、前記基板として半導体基板を用いこの半導体基板をエッチングして形成する。半導体基板のエッチングによれば、半導体製造プロセスを適用することができ容易に窪みを形成することができる。
【００３０】
また、実施態様として、半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成する前記工程は、前記窪みとして直線的な溝または直線的に複数列設された穴を形成する。溝にすることにより、超過な樹脂を落とし込む体積をより容易に確保できる。複数の穴にすることにより、基板としての配線領域をより確保しやすくなる。
【００３１】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。まず、隣接して実装される半導体チップ同士間の間隙の樹脂充填率と半導体チップの実装位置ずれとの関係について述べておく。
【００３２】
図７は、隣接して実装される半導体チップ同士間の間隙の樹脂充填率を振ったときの、半導体チップ実装位置ずれを測定した結果を示すグラフである。ここで樹脂充填率とは、一方の半導体チップＡと他方の半導体チップＢとの間隙を上から見た配線基板上の正射影面を底面とし、この配線基板のフリップチップ接続がなされた面から両半導体チップＡ、Ｂの背面のうち配線基板から低く位置する方の背面までの距離を高さとする空間領域における、樹脂の占める割合である。
【００３３】
図７（ａ）は、両半導体チップＡ、Ｂのｘ方向の位置ずれを測定した結果を示し、図７（ｂ）は、同じくｙ方向の位置ずれを測定した結果を示す。ここで用いた半導体チップＡ、Ｂは１８．７５ｍｍ×４．５５ｍｍの大きさであり、長辺同士を隣接して、名目的な間隔を０．５ｍｍとして実装した場合である。図７に示すように、樹脂充填率が６０％以下程度であれば位置ずれは小さいが、これを超えると急激に位置ずれが大きくなる。このようなオーダーの位置ずれの発生は、特にフリップチップ接続端子が狭ピッチである場合に大きな歩留まり低下要因になる。
【００３４】
この結果からは、したがって、半導体チップＡ、Ｂの間隔をより狭くする設計では上記樹脂充填率があまり大きくならないように、配線基板上に適用する硬化前の封止樹脂（アンダーフィル樹脂）の量を少なくすることが考えられる。しかしながら、この量を少なくすると、半導体チップＡと同Ｂとの対向部以外の辺に形成されるフィレットの形状が十分なものではなくなり信頼性に難が生じる。
【００３５】
そこで、図１は、本発明の一実施形態に係る半導体装置の製造方法を断面で示す模式図である。図１（ａ）から（ｅ）に向かってプロセスが進行する。これらの図において同一相当部位には同一符号を付してある。
【００３６】
まず、図１（ａ）に示すように、必要な縦方向導電体１２と配線パターン１３とが形成されている配線基板１１（厚さは例えば数百μｍ）を用意する。配線パターン１３は、半導体チップがフリップチップ接続されるためのランドを含むものとする。縦方向導電体１２が接続されるべき配線基板１１の図で下側の面にも配線パターンが存在するが図示省略している。
【００３７】
配線基板１１には、樹脂、セラミックス、半導体（例えばシリコン）など素材として用いることができる。例えばシリコンを素材とする場合の縦方向導電体１２と配線パターン１３の形成方法を概略説明すると、以下のようである。まず、縦方向導電体１２を形成すべき部位に選択的にＲＩＥ（ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ）法のようなエッチングを適用して穴（非貫通孔）を形成する。次に、この非貫通孔内壁面上および基板片面上に絶縁膜を形成しさらにその上にバリアメタル層を形成する。
【００３８】
次に、バリアメタル層上に例えば銅のシード層を形成し、このシード層を種として電解めっきにより上記穴内を銅で満たすようにして基板片面上に銅層を成長させる。次に、基板上の銅層およびバリアメタル層を例えばＣＭＰ（ｃｈｅｍｉｃａｌ　ｍｅｃｈａｎｉｃａｌ　ｐｏｌｉｓｈｉｎｇ）法により削り取る。次に、基板上にパターニングされたマスクを形成し、このマスクを用いて、同様にバリアメタル層の形成、シード層の形成、電解めっき処理、ＣＭＰ処理を行ない、配線パターンを形成する。さらに、裏面から基板を研削して、上記穴内に形成された銅の底部を基板裏面に露出させる。
【００３９】
配線パターン１３および縦方向導電体１２の形成において、配線基板１１として半導体を用いる場合には、このように半導体製造プロセスを応用することができ、より微細なパターンを形成することができる。これにより、狭端子ピッチを有する半導体チップのフリップチップ接続用基板として好適である。
【００４０】
必要な縦方向導電体１２と配線パターン１３とが形成されている配線基板１１が用意されたら、次に、図１（ｂ）に示すように、窪みとしての溝１４を配線基板１１上に形成する。溝１４の形成には、配線基板１１の素材に応じて、周知の各種の加工技術を利用することができる。例えば、レーザー加工、化学的・物理的エッチング、ドリリングなどである。また、配線基板１１が半導体を素材とする場合には、ダイシング装置を用いて中途の深さの切り込みを入れることによっても溝１４を形成することができる。ダイシング装置を用いる場合には、配線基板１１として小片にダイシングするときに同時に切り込みを入れておくことができる。
【００４１】
溝１４が形成されたら、次に、図１（ｃ）に示すように、溝１４を避けて配線基板１１上に硬化する前の封止樹脂（アンダーフィル樹脂）１５を、例えばディスペンサを用いて供給する。封止樹脂１５は熱硬化性を有し、硬化する前には粘性があり配線基板１１上に適用された場合に一定の広がりを維持する。なお、この後行なうフリップチップ接続が半田による場合には、封止樹脂１５としてフラックス成分を含むものを用いると、溶融半田の濡れ性が容易に得られ、半田による確実な機械的・電気的接続を得るのに都合がよい。
【００４２】
配線基板１１上に封止樹脂１５が供給されたら、次に、図１（ｄ）に示すように、外部接続用パッド（図示せず）上に半田バンプ１７ａ、１７ｂが形設された半導体チップ１６ａ、１６ｂを用意する。そして、半導体チップ１６ａ、１６ｂと配線基板１１とをｚ方向に離間して、配線基板１１に対する半導体チップ１６ａ、１６ｂの位置（ｘ位置、ｙ位置、ｚ軸回りの回転位置）合わせを行なう。半導体チップ１６ａ、１６ｂの上記パッド上に半田バンプ１７ａ、１７ｂを形設するには、例えば、半田ボールを載置・溶融させるなど周知の方法を採ることができる。
【００４３】
半導体チップ１６ａ、１６ｂに半田バンプ１７ａ、１７ｂを形設することに代えて、例えば金バンプを形設するようにしてもよい。金バンプの形設は、例えば、ワイヤボンディングツールを用いて、金ワイヤを半導体チップ１６ａ、１６ｂの上記パッド上にボンディング技術で接続し、根元近くで金ワイヤを切断することにより行なうことができる。
【００４４】
配線基板１１に対する半導体チップ１６ａ、１６ｂの位置合わせがされたら、次に、図１（ｅ）に示すように、例えばフリップチップボンダにより、半導体チップ１６ａ、１６ｂを配線基板１１方向（ｚ方向）に近づけて圧力を加え、半田バンプ１７ａ、１７ｂが配線基板１１上のランドに接触するように設定・配置する。これにより、半導体チップ１６ａ、１６ｂが封止樹脂１５の粘着力で配線基板１１上に仮固定される。このような仮固定の態様は、半導体チップ１６ａ、１６ｂに金バンプが形設されている場合もほぼ同様である。
【００４５】
仮固定時、硬化前の封止樹脂１５は、半導体チップ１６ａおよび半導体チップ１６ｂと配線基板１１との隙間を充填しかつこれらの隙間から配線基板１１上を広がるようにはみ出す。しかしながら、半導体チップ１６ａと半導体チップ１６ｂとの間隙に近接する配線基板１１の部位では、溝１４があるためはみ出した封止樹脂１５はこの中に落ち込み、上記間隙に超過な封止樹脂１５が存在する状態が回避される。この結果、半導体チップ１６ａと半導体チップ１６ｂとが互いに遠ざかるように上記間隙の封止樹脂１５から力を受けることがなくなり、半導体チップ１６ａ、１６ｂの位置精度がそのまま保たれる。
【００４６】
このような位置精度が保たれた状態で、次に、半導体チップ１６ａ、１６ｂが仮固定された配線基板１１を加熱し、半田バンプ１７ａ、１７ｂを溶融して半導体チップ１６ａ、１６ｂと配線基板１１との機械的・電気的な接続を確立し、かつ封止樹脂１５の硬化を行なう。以上により、本実施形態に係る半導体装置を得ることができる。
【００４７】
なお、フリップチップ接続に上記のように半田バンプ１７ａ、１７ｂを用いる場合には、一般的には、仮固定された位置が多少ずれていても、半田溶融時の表面張力によるセルフアラインメント効果が発揮され、半田の再固化後における位置精度は確保されるというような説明がなされる。しかし、封止樹脂１５の性質上必ずしもそうとは言い切れない。
【００４８】
例えば半田の融点が２６０℃であるとして封止樹脂１５の硬化温度がこれより低く２００℃から２１０℃である場合もある。このような場合、仮固定された位置がずれると、ずれた位置が封止樹脂１５の硬化により固定し、そのあと半田の溶融による電気的・機械的接続が起こる。したがって、仮固定後の位置にずれがあると、そのまま歩留まり低下につながってしまう。このような場合においても、本実施形態では、仮固定後の位置ずれをそもそもなくしており、歩留まりの低下を防止する。
【００４９】
また、フリップチップ接続が半田のような溶融金属によるのではなく、例えば金バンプによるように固相のままされる場合であっても、本実施形態において、半導体チップ１６ａ、１６ｂの仮固定時に、半導体チップ１６ａと半導体チップ１６ｂとが互いに遠ざかるようにこれらの隙間の封止樹脂１５から力を受けることがなくなることについては同様である。
【００５０】
固体のまま接続される場合には、一般的に、接続強度を十分に確保するため仮固定後にアニールのような熱処理がされる。したがって、仮固定時の接続強度が脆弱であり、封止樹脂１５を落とし込む溝１４を何ら設けない場合には、半導体チップ１６ａ、１６ｂ間の隙間の封止樹脂１５から力を受けるとその接続状態が維持されない場合も考えられる。本実施形態では、このような場合にも対応して、歩留まりの低下を防止することができる。
【００５１】
また、配線基板１１と半導体チップ１６ａ、１６ｂとで素材が異なる場合には、これらの熱膨張率が大きく異なることがあり、半導体チップ１６ａと半導体チップ１６ｂとの間隙近辺の配線基板１１で、使用時の発熱により大きな応力が発生する。このような応力発生はフリップチップ接続部位の破壊につながるなど信頼性の低下要因になるが、本実施形態では、この部位に溝１４が設けられているので発生応力の緩和になる。したがって、信頼性の向上も期待できる。
【００５２】
図２は、以上説明した実施形態に係る半導体装置を基板に実装する一態様を説明する模式的な断面図である。図２において、すでに説明した部位には同一符号を付してある。
【００５３】
この態様では、配線基板１１の半導体チップ１６ａ、１６ｂが実装された面とは反対側に半田ボール２２を取り付け、半田ボール２２により半導体装置を基板２１に実装している。このような態様で用いられる半導体装置は、半田ボール２２が取り付けられる側の配線基板１１の面に設けられる外部接続端子を、ＢＧＡやＬＧＡのような高密度の端子配置にすることが容易にできる。したがって、高密度実装に向いている。
【００５４】
図３は、図２に示したものとは異なる、上記説明した実施形態に係る半導体装置を基板に実装する一態様を説明する模式的な断面図である。図３において、すでに説明した部位には同一符号を付してある。
【００５５】
この態様では、配線基板１１ａの半導体チップ１６ａ、１６ｂが実装された面と同一の面の周縁近くに半田ボール３２を取り付け、半田ボール３２により半導体装置を基板３１に実装している。ここで、符号３３はスペーサである。この態様で用いられる半導体装置は、半導体チップ１６ａ、１６ｂが実装された面とは反対側の配線基板１１の面に比較的自由に回路パターンを描くことが可能であり、半導体チップ１６ａ、１６ｂの機能、用途などによって組み合わせによる付加価値の増大が得られる。また、このような回路を要しない場合には、配線基板１１ａに縦方向導電体を形成せず、フリップチップ接続がされる面のみ配線パターンを形成するようにして低コストの態様とすることもできる。
【００５６】
次に、半導体チップ１６ａと同１６ｂとの間隙、およびこの間隙付近の配線基板１１の形状について、図４を参照してさらに説明する。図４は、半導体チップ１６ａと同１６ｂとの間隙、およびこの間隙付近の配線基板１１の形状を示す断面図（図４（ａ））および上面図（図４（ｂ））である。図４において、すでに説明した部位には同一符号を付してある。
【００５７】
図４において、半導体チップ１６ａと半導体チップ１６ｂとの間隙を上から見た配線基板１１上の正射影面は、ａ×ｆの面である。また、配線基板１１のフリップチップ接続がなされた面から半導体チップ１６ａ、１６ｂの背面のうち配線基板１１から低く位置する方の背面までの距離はｄである。ここで、体積Ｖ＝（ａ×ｆ）×ｄの空間領域において、封止樹脂１５の充填率が６０％以下となるようにするのが好ましいということが、すでに説明した図７に示す結果から言える。
【００５８】
本実施形態では、長さｆ、深さｅ、幅ｂの溝１４が形成されているので、半導体チップ１６ａ、１６ｂと配線基板１１との隙間からより多くの封止樹脂１５のはみ出しが生じてもこの溝１４に封止樹脂１５を落とし込むことができる。よって、上記充填率を下げることができ、半導体チップ１６ａ、１６ｂの位置ずれを生じさせる力の発生がないというのが、これまでの説明のアウトラインである。
【００５９】
さらに、上記充填率が問題となる空間領域には、対向する２つの半導体チップ１６ａ、１６ｂ側から封止樹脂１５が供給されるが、この供給される分とほぼ同量の封止樹脂１５によって２つの半導体チップ１６ａ、１６ｂの上記空間領域と対向する側の辺には、通常のフィレットが形成される。したがって、このフィレットについてみると、上記Ｖの空間領域において封止樹脂１５の充填率が６０％以下に抑えられても溝１４の容積Ａ（＝（ｂ×ｆ）×ｅ）分だけ十分な体積に形成され得ることになる。
【００６０】
例えば、図４に示される半導体チップ１６ａ、１６ｂの、図示されない長さｆの辺に沿って形成されるフィレットの体積Ｆは、上記体積Ｖ、容積Ａとの間に２Ｆ−Ａ≦０．６Ｖの関係を満足させつつ、２Ｆ＞０．６Ｖとすることが可能となる。あるいは、半導体チップ１６ａ、１６ｂの背面の高さが互いに異なり、半導体チップ１６ａ、１６ｂの、図示されない長さｆの辺に沿って形成されるフィレットの体積がそれぞれＦ、Ｆａ（Ｆ≠Ｆａ）となる場合、（Ｆ＋Ｆａ）−Ａ≦０．６Ｖの関係を満足させつつ、Ｆ＋Ｆａ＞０．６Ｖとすることが可能となる。よって、信頼性の向上になる。
【００６１】
ここで、溝１４は、図４に示すように、半導体チップ１６ａと半導体チップ１６ｂとの間隙を上から見た配線基板１１上の正射影面（ａ×ｆ）内に収まるように設けられ、図４（ａ）に示すｃが正になる（またはａよりｂが小さい）ようにするのが一応好ましい。これは、半導体チップ１６ａと半導体チップ１６ｂとの間隙において、半導体チップ１６ａ（１６ｂ）の側面から遠ざかる方向へのフィレットの形成がより容易になされるからである。
【００６２】
寸法ｃが負の場合、半導体チップ１６ａ、１６ｂの側面直下が溝１４内になり、側面に達するフィレット形成がされにくくなる。ただし、これは、半導体チップ１６ａ、１６ｂ間の間隔ａが０．５ｍｍ程度の場合に言えることであり、さらに間隔ａが狭くなると寸法ｃが負でもよい可能性がある。
【００６３】
溝１４の断面形状は、図４に示すような矩形とするほかに、Ｕ字形やＶ字形などとしてもよい。これらの場合の方が、封止樹脂１５の流動性により難がある場合においても空隙なく溝内に封止樹脂１５を落とし込み得る。
【００６４】
図５は、溝１４についての他の形状例を説明するための配線基板１１の上面図である。図５において、すでに説明した部位と同一相当部位には同一符号を付してある。図５（ａ）は、これまで述べてきた場合に相当し、溝１４は半導体チップ１６ａと同１６ｂとの取り付け位置間に長矩形状に設けられている。この場合、配線基板１１上に設けられる配線パターン（図示省略）は、溝１４により分断されざるを得ない。したがって、半導体チップ１６ａ、１６ｂ間を行き来する配線パターン数は非常に限られたものとなる。
【００６５】
図５（ｂ）に示す場合では、溝１４に代えて複数の列設された穴１４ａが存在する。このような場合でも、封止樹脂１５を半導体チップ１６ａ、１６ｂの間隙で落とし込むことが可能である。したがって、この部位の実効的な樹脂充填率を低下させることが可能であり、半導体チップ１６ａ、１６ｂの仮固定位置ずれを回避するように機能する。
【００６６】
さらに、穴１４ａとしたことにより、これらの間の配線基板１１上に配線５１を通すことが可能であり、半導体チップ１６ａ、１６ｂ間を接続する配線を数多く設けることができる。これにより、フリップチップ接続する半導体チップ１６ａ、１６ｂの有機的組み合わせに融通性を持たせることができ、半導体装置として付加価値を増大することができる。
【００６７】
なお、穴１４ａの平面形状は、図示のような矩形とするほかに、円や多角形、楕円などとしてもよい。穴１４ａの断面形状は、矩形、Ｕ字形、Ｖ字形などとすることができる。穴１４ａの形成方法は、溝１４の形成と同様に、配線基板１１の素材に応じて周知の方法を採ることができる。
【００６８】
図６は、半導体チップ１６ａと同１６ｂとの間隙、およびこの間隙付近の配線基板１１の構造について、別の例を示す模式的な断面図である。図６において、すでに説明した部位には同一符号を付してある。この場合の例では、溝６５を形成するとともに、この溝６５に分断されることなく半導体チップ１６ａと半導体チップ１６ｂとの間の配線パターンを数多く設けることができる。
【００６９】
図６において、まず、半導体基板６１上には絶縁層６２が形成され、絶縁層６２上の必要な部位には配線パターン６３が形成される。配線パターン６３は、図示のように、半導体チップ１６ａと半導体チップ１６ｂとの間の配線パターンの一部となるように形成される。絶縁層６２、配線パターン６３の形成は、周知の半導体製造プロセスを用いることによって可能である。
【００７０】
次に、絶縁層６２、配線パターン６３が形成された面上に、厚みをやや大きく確保するように例えば全面的に絶縁層６４を形成する。そして、縦方向導電体６６のための穴を選択的に例えばＲＩＥにより形成する。そのあと、縦方向導電体６６のための穴に対し、図１（ａ）で説明したように、例えばこの内部に銅を満たすように縦方向導電体６６を形成する処理を行ない、さらに配線パターン６７を形成する処理を行なう。その後絶縁層６４に、封止樹脂を落とし込むための溝６５を選択的に例えばＲＩＥにより形成する。以上により、図６に示す構造を得ることができる。
【００７１】
このような構造によれば、溝６５の底面下に配線パターン６３を自由に配置することができ、半導体チップ１６ａ、１６ｂ間を行き来する配線パターンが溝６５により分断されることがない。したがって、フリップチップ接続する半導体チップ１６ａ、１６ｂの有機的組み合わせに融通性を持たせることができ、半導体装置として付加価値を増大することができる。
【００７２】
【発明の効果】
以上詳述したように、本発明によれば、基板上にフリップチップ接続された第１の半導体チップと第２の半導体チップとが形成する間隙に近接する基板上に窪みが形成される。したがって、この部位にはみ出す樹脂は、窪みにも入り込み実効的な樹脂充填率が低下する。これにより、半導体チップの基板に対する位置ずれは大きく抑制され歩留まりが向上した半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方法を断面で示す模式図。
【図２】本発明の一実施形態に係る半導体装置を基板に実装する一態様を説明する模式的な断面図。
【図３】図２に示したものとは異なる、本発明の一実施形態に係る半導体装置を基板に実装する一態様を説明する模式的な断面図。
【図４】図１に示した半導体チップ１６ａと同１６ｂとにおけるこれらの間隙、およびこの間隙付近の配線基板１１の形状を詳細に示す断面図および上面図。
【図５】図１に示した溝１４についての他の形状例を説明するための配線基板１１の上面図。
【図６】図１に示した半導体チップ１６ａと同１６ｂとにおけるこれらの間隙、およびこの間隙付近の配線基板１１の構造について、別の例を示す模式的な断面図。
【図７】隣接して実装される半導体チップ同士間の間隙の樹脂充填率を振ったときの、半導体チップ実装位置ずれを測定した結果を示すグラフ。
【図８】半導体装置を製造する従来プロセスを横方向からの視線で説明する図。
【符号の説明】
１１、１１ａ…配線基板　１２…縦方向導電体　１３…配線パターン　１４…溝　１４ａ…穴　１５…封止樹脂　１６ａ、１６ｂ…半導体チップ　１７ａ、１７ｂ…半田バンプ　２１、３１…基板　２２、３２…半田ボール　３３…スペーサ　５１…配線　６１…半導体基板　６２…絶縁層　６３…配線パターン　６４…絶縁層　６５…溝　６６…縦方向導電体　６７…配線パターン

Claims (17)

  1. 第１の半導体チップと、
    前記第１の半導体チップがフリップチップ接続され、前記フリップチップ接続された第１の半導体チップの一辺に沿うように窪みが形成されている基板と、
    前記基板上の前記窪みを挟んで前記第１の半導体チップに対向する前記基板上の位置にフリップチップ接続された第２の半導体チップと、
    前記基板と前記第１および第２の半導体チップとの間隙に設けられた樹脂と
    を具備することを特徴とする半導体装置。
  2. 前記基板の前記窪みは、前記第１の半導体チップの前記一辺に沿って溝状に設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記基板の前記窪みは、前記第１の半導体チップの前記一辺に沿って列設された複数の穴であることを特徴とする請求項１記載の半導体装置。
  4. 前記基板の前記窪みの平面図形は、前記第１の半導体チップと前記第２の半導体チップとの間隙を上から見た前記基板上の正射影面の中に収まることを特徴とする請求項１記載の半導体装置。
  5. 前記樹脂は、前記第１の半導体チップと前記第２の半導体チップとの間隙を上から見た前記基板上の正射影面を底面とし、前記基板の前記フリップチップ接続がなされた面から前記第１および第２の半導体チップの背面のうち前記基板から低く位置する方の背面までの距離を高さとする空間領域における充填率が、６０％以下であることを特徴とする請求項１記載の半導体装置。
  6. 前記基板と前記第１および前記第２の半導体チップとの間隙に設けられた前記樹脂が前記間隙からはみ出して形成されるフィレットであって前記窪みに沿う前記第１または第２の半導体チップの辺と同一長さの他の辺に沿って形成されるものの体積Ｆと、前記窪みの容積Ａと、前記第１の半導体チップと前記第２の半導体チップとの間隙を上から見た前記基板上の正射影面を底面とし、前記基板の前記フリップチップ接続がなされた面から前記第１および第２の半導体チップの背面のうち前記基板から低く位置する方の背面までの距離を高さとする空間領域の体積Ｖとの関係が、２Ｆ−Ａ≦０．６Ｖであることを特徴とする請求項１記載の半導体装置。
  7. 前記体積Ｆと体積Ｖとの関係が、２Ｆ＞０．６Ｖであることを特徴とする請求項６記載の半導体装置。
  8. 前記基板は、半導体を素材とすることを特徴とする請求項１記載の半導体装置。
  9. 前記基板は、樹脂を素材とすることを特徴とする請求項１記載の半導体装置。
  10. 前記基板は、前記窪みの底面下に配線を有することを特徴とする請求項１記載の半導体装置。
  11. 前記基板は、その面上に、前記列設された複数の穴の間を通過する配線を有することを特徴とする請求項３記載の半導体装置。
  12. 前記第１および第２の半導体チップは、半田を用いて前記基板にフリップチップ接続されていることを特徴とする請求項１記載の半導体装置。
  13. 前記基板は、前記第１および第２の半導体チップがフリップチップ接続された面とこの面とは反対側の面との電気的接続を行なう縦方向の導電体と、前記反対側の面に設けられ、前記導電体に電気的に導通する外部接続端子とを有することを特徴とする請求項１記載の半導体装置。
  14. 前記第１の半導体チップおよび／または前記第２の半導体チップは、メモリチップであることを特徴とする請求項１記載の半導体装置。
  15. 半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成する工程と、
    前記窪みを避けて前記基板の面上の前記第１および第２の領域に樹脂を供給する工程と、
    前記樹脂を前記基板との間に挟むように前記基板の面上の前記第１および第２の領域それぞれに半導体チップをフリップチップ接続する工程と
    を具備することを特徴とする半導体装置の製造方法。
  16. 半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成する前記工程は、前記基板として半導体基板を用いこの半導体基板をエッチングして形成することを特徴とする請求項１５記載の半導体装置の製造方法。
  17. 半導体チップがフリップチップ接続されるべき基板の面上の第１の領域と第２の領域との間に窪みを形成する前記工程は、前記窪みとして直線的な溝または直線的に複数列設された穴を形成することを特徴とする請求項１５記載の半導体装置の製造方法。
JP2002252916A 2002-08-30 2002-08-30 半導体装置、半導体装置の製造方法 Expired - Fee Related JP3639272B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002252916A JP3639272B2 (ja) 2002-08-30 2002-08-30 半導体装置、半導体装置の製造方法
US10/291,642 US6946741B2 (en) 2002-08-30 2002-11-12 Semiconductor device and manufacturing method thereof
US11/200,087 US7368323B2 (en) 2002-08-30 2005-08-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002252916A JP3639272B2 (ja) 2002-08-30 2002-08-30 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004095730A true JP2004095730A (ja) 2004-03-25
JP3639272B2 JP3639272B2 (ja) 2005-04-20

Family

ID=31972768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002252916A Expired - Fee Related JP3639272B2 (ja) 2002-08-30 2002-08-30 半導体装置、半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6946741B2 (ja)
JP (1) JP3639272B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027381A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置及び電子装置
CN111009481A (zh) * 2019-12-19 2020-04-14 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 芯片基板大压力倒装键合柔性加压方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108341A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び金型
US7705441B2 (en) * 2007-03-06 2010-04-27 Infineon Technologies Ag Semiconductor module
TWI458054B (zh) * 2009-01-21 2014-10-21 Sony Corp 半導體裝置及半導體裝置之製造方法
US8399300B2 (en) 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
US8536718B2 (en) * 2010-06-24 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with trenches and method of manufacture thereof
US8546957B2 (en) 2010-12-09 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with dielectric support and method of manufacture thereof
KR20140019688A (ko) * 2012-08-07 2014-02-17 삼성전기주식회사 플랫 댐 및 이를 이용한 칩 패키징 방법
US9368422B2 (en) * 2012-12-20 2016-06-14 Nvidia Corporation Absorbing excess under-fill flow with a solder trench
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN110911357A (zh) * 2019-11-28 2020-03-24 广东美的制冷设备有限公司 智能功率模块及空调器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669075B2 (ja) 1986-11-13 1994-08-31 株式会社日立製作所 半導体装置
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
JPH05175361A (ja) * 1991-12-24 1993-07-13 Showa Electric Wire & Cable Co Ltd 電子部品
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JPH10163211A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd バンプ形成用板部材の製造方法及びバンプ形成方法
US6367150B1 (en) * 1997-09-05 2002-04-09 Northrop Grumman Corporation Solder flux compatible with flip-chip underfill material
JP3853979B2 (ja) 1998-06-16 2006-12-06 日東電工株式会社 半導体装置の製法
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
US6452267B1 (en) * 2000-04-04 2002-09-17 Applied Micro Circuits Corporation Selective flip chip underfill processing for high speed signal isolation
US6614122B1 (en) * 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
JP4475825B2 (ja) 2001-01-10 2010-06-09 パナソニック株式会社 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法
US6519844B1 (en) * 2001-08-27 2003-02-18 Lsi Logic Corporation Overmold integrated circuit package
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027381A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置及び電子装置
JP4498991B2 (ja) * 2005-07-15 2010-07-07 新光電気工業株式会社 半導体装置及び電子装置
CN111009481A (zh) * 2019-12-19 2020-04-14 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 芯片基板大压力倒装键合柔性加压方法
CN111009481B (zh) * 2019-12-19 2023-04-18 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 芯片基板大压力倒装键合柔性加压方法

Also Published As

Publication number Publication date
JP3639272B2 (ja) 2005-04-20
US7368323B2 (en) 2008-05-06
US20040043534A1 (en) 2004-03-04
US20050282312A1 (en) 2005-12-22
US6946741B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
US7368323B2 (en) Semiconductor device and manufacturing method thereof
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US7087460B2 (en) Methods for assembly and packaging of flip chip configured dice with interposer
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
JP4916241B2 (ja) 半導体装置及びその製造方法
US8916976B2 (en) Semiconductor device and method of manufacturing the same
US7208839B2 (en) Semiconductor component assemblies having interconnects
US20040232562A1 (en) System and method for increasing bump pad height
US6841462B2 (en) Method of manufacturing semiconductor chip having supporting member
TWI546924B (zh) 用以製造包含具有開口之覆蓋層之電子裝置之方法及相關裝置
JP2011142185A (ja) 半導体装置
JP2002026072A (ja) 半導体装置の製造方法
JP4819335B2 (ja) 半導体チップパッケージ
KR980012316A (ko) 반도체 장치 및 그 제조 방법
WO2012170639A1 (en) Substrate and assembly thereof with dielectric removal for increased post height
KR102586794B1 (ko) 반도체 패키지 및 그 제조 방법
US6953709B2 (en) Semiconductor device and its manufacturing method
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR101708093B1 (ko) 반도체 장치
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2006156574A (ja) 回路装置およびその製造方法
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
KR20200014673A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees