KR20140019688A - 플랫 댐 및 이를 이용한 칩 패키징 방법 - Google Patents

플랫 댐 및 이를 이용한 칩 패키징 방법 Download PDF

Info

Publication number
KR20140019688A
KR20140019688A KR1020120086287A KR20120086287A KR20140019688A KR 20140019688 A KR20140019688 A KR 20140019688A KR 1020120086287 A KR1020120086287 A KR 1020120086287A KR 20120086287 A KR20120086287 A KR 20120086287A KR 20140019688 A KR20140019688 A KR 20140019688A
Authority
KR
South Korea
Prior art keywords
insulating layer
dam
flat
flat dam
package region
Prior art date
Application number
KR1020120086287A
Other languages
English (en)
Inventor
이창보
류창섭
고영관
최철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120086287A priority Critical patent/KR20140019688A/ko
Priority to US13/845,093 priority patent/US20140041911A1/en
Priority to JP2013086160A priority patent/JP2014036224A/ja
Publication of KR20140019688A publication Critical patent/KR20140019688A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명에 따른 플랫 댐은 기판 상에 구비된 절연층의 패키지 영역에 형성되어 언더 필의 이동을 제한하고, PFAC(Perfluorooctyl acrylate), 폴리프로필렌(Polypropylene), PTFE(Polytetrafluoroethylene), 및 불소화합물 중 어느 하나 또는 적어도 두 개를 포함하는 소수성(hydrophobic) 재질로 이루어진다.

Description

플랫 댐 및 이를 이용한 칩 패키징 방법{Flat dam and method for manufacturing chip package using the same}
본 발명은 플랫 댐 및 이를 이용한 칩 패키징 방법에 관한 것이다.
종래에 전자 산업 분야는 지속적인 미세 패턴화가 진행되고 있으며, 이를 위해 다양한 기술들이 개발되고 있다.
그러나, 패키징 분야는 실리콘 칩과 기판 사이의 연결에 따르는 다양한 어려움에 의해 미세 패턴화가 가장 더딘 분야이다. 과거의 와이어 본딩을 대체한 플립칩 기술의 적용에 의해 상당한 성과를 보았으나, 범프 패턴의 미세화가 여전히 어려운 난제이다.
이에 대한 해결 방안으로 많은 연구가 진행되고 있으며, 최근의 연구 경향 중의 하나는 국내등록특허공보 제 10-0850763호(2008년 7월 31일 등록)에 기재된 바와 같이 범프에 상응하는 영역을 포위하는 SR 댐(Solder Resist dam)을 형성하는 방법이다.
종래의 SR 댐은 종래에 언더필(underfill)의 흐름을 방지하여 몰딩(Molding)시 원하는 영역에 칩이 몰딩될 수 있도록 하는 역할을 위해 칩이 올라가는 부위에 2차 SR을 입혀 높이를 가지도록 형성시킨다.
하지만, 종래의 15㎛ 이내의 얇은 두께를 갖는 인쇄회로기판의 사양에서 70㎛로 두꺼워지는 SR 댐의 필요성에 의해, 종래의 SR 댐을 형성하는 공정은 여러 가지 문제들, 예를 들어 제품 파손과 말림 등의 공정 결함, 휨(Warpage), 과도한 SR 현상량에 의한 액 오염, SR 잔사 등과 같은 문제점을 발생시킨다.
구체적으로, 종래에 댐이 형성될 인쇄회로기판의 한쪽 면에 SR을 라미네이션하고 노광과　현상을 거쳐 이루어진다. 이때, SR 댐의 두께가 높으면, 초박막 인쇄회로기판에 대해 SR을 라미네이션하는 과정에서, 초박막 인쇄회로기판 자체가 휘거나 찢어지면서 공정 결함을 야기하고 초박막 인쇄회로기판의 휨의 원인이 된다.
또한, SR 댐이 홈의 형태로 구비되는 경우, 인쇄회로기판의 디자인에 따라 회로의 일부 영역이 노출되고, 이에 따라 갈바닉 부식(Galvanic corrosion) 등의 문제가 발생할 수 있다.
본 발명의 관점은 상기의 문제점을 해소하기 위해 칩이 실장되는 패키지 영역의 SR 층에 형성된 플랫댐을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 칩이 실장되는 패키지 영역의 SR 층에 형성된 플랫댐을 이용하여 칩을 실장하는 칩 패키징 방법을 제공하는 데 있다.
본 발명의 일실시예에 따른 플랫 댐은 기판 상에 구비된 절연층의 패키지 영역에 형성되어 언더 필의 이동을 제한한다.
본 발명의 일실시예에 따른 플랫 댐은 상기 절연층의 패키지 영역 가장자리를 따라 상기 절연층의 표면에 형성된다.
본 발명의 일실시예에 따른 플랫 댐은 상기 절연층의 패키지 영역 가장자리를 따라 상부면으로부터 내부까지 트렌치 영역으로 구비된다.
본 발명의 일실시예에 따른 플랫 댐은 상기 패키지 영역에 구비된 솔더 범프 사이에서 상기 절연층의 표면에 더 형성된다.
본 발명의 일실시예에 따른 플랫 댐은 PFAC(Perfluorooctyl acrylate), 폴리프로필렌(Polypropylene), PTFE(Polytetrafluoroethylene), 및 불소화합물 중 어느 하나 또는 적어도 두 개를 포함하는 소수성(hydrophobic) 재질로 이루어진다.
본 발명의 일실시예에 따른 플랫 댐은 상기 절연층의 열팽창률과 상기 언더 필의 열팽창률의 중간값을 갖는다.
또한, 본 발명의 다른 실시예에 따른 칩 패키징 방법은 (A) 기판 상에 다수의 회로 패턴을 형성하는 단계; (B) 상기 회로 패턴을 매립하는 절연층을 형성하는 단계; (C) 상기 절연층의 패키지 영역에 플랫 댐을 형성하는 단계; (D) 상기 패키지 영역에 솔더 범프를 형성하는 단계; 및 (E) 상기 패키지 영역에 언더 필 공정으로 칩을 실장하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 (A) 단계는 (A-1) 기판의 상부면에 드라이 필름을 라미네이션하는 단계; (A-2) 상기 드라이 필름에 대해 패터닝 공정으로 다수의 개구부를 갖는 드라이 필름 패턴을 형성하는 단계; (A-3) 상기 드라이 필름 패턴의 개구부에 구리를 충진하는 단계; 및 (A-4) 상기 드라이 필름 패턴을 박리하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 (A-3) 단계는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법으로 수행된다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 (C) 단계는 소수성 재질을 이용하여 상기 패키지 영역의 가장자리를 따라 상기 절연층의 표면에 대한 표면 개질을 거쳐 상기 플랫 댐을 형성한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 (C) 단계는 CVD, PVD, 및 플라즈마 중합법 중 어느 하나의 방법으로 상기 플랫 댐을 형성한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 (C) 단계는 소수성 재질을 이용하여 상기 패키지 영역의 가장자리를 따라 상기 절연층의 상부면으로부터 내부까지 트렌치 형태로 상기 플랫 댐을 형성한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 (C) 단계는 상기 소수성 재질을 이온화하여 이온 주입법(ion implantation)으로 상기 절연층의 상부면으로부터 내부까지 주입한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법은 상기 패키지 영역에 구비될 솔더 범프 사이에서 상기 절연층의 표면에 플랫 댐을 더 형성한다.
본 발명의 다른 실시예에 따른 칩 패키징 방법에서 상기 플랫 댐은 상기 절연층의 열팽창률과 상기 언더 필의 열팽창률의 중간값을 갖도록 형성된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 칩 패키지는 종래에 SR 댐을 대신하여 패키지 영역의 상부면에 형성된 플랫 댐에 의해 전체 두께를 줄일 수 있고, 언더 필의 오버 플로우(over flow)를 용이하게 방지할 수 있는 효과가 있다.
본 발명에 따른 칩 패키지는 SR 패턴층의 열팽창률과 언더 필의 열팽창률의 중간값을 갖는 플랫 댐을 구비하므로, 칩 패키지에서의 휨 저항성(warpage resistance)을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 칩 패키지의 단면도.
도 2는 본 발명의 다른 실시예에 따른 칩 패키징 방법을 설명하기 위한 순서도.
도 3은 본 발명의 제 2 실시예에 따른 프랫 댐의 형성방법을 설명하기 위한 단면 예시도.
도 4는 본 발명의 제 3 실시예에 따른 프랫 댐의 형성방법을 설명하기 위한 단면 예시도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 제 1 실시예에 따른 칩 패키지의 단면도이다.
본 발명의 제 1 실시예에 따른 칩 패키지는 기판(100), 기판(100) 상에 구비된 다수의 회로 패턴(110), 회로 패턴(110) 중 패드 각각에 접하여 형성되고 칩(200)에 접착 연결된 솔더 범프(130), 솔더 범프(130)를 둘러싸고 회로 패턴(110)을 매립하는 SR(Solder Resist) 패턴층(120), SR 패턴층(120)의 상부면과 칩(200)의 하부면 사이에서 솔더 범프(130)를 둘러싸는 언더 필(Under fill: 210), 및 솔더 범프(130) 영역을 둘러싸는 SR 패턴층(120)의 패키지 영역에 형성되어 언더 필(210)의 이동을 제한하는 플랫 댐(Flat dam: 140)을 포함한다.
플랫 댐(140)은 SR 패턴층(120)의 상부 또는 일부 영역을 따라 솔더 범프(130) 영역을 둘러싸는 패키지 영역에 형성되고, 이에 따라 칩(200)을 실장하기 위한 언더필 공정에서 언더 필(210)이 패키지 영역을 벗어나 흘러넘치는 것을 방지한다.
구체적으로, 플랫 댐(140)은 예를 들어, PFAC(Perfluorooctyl acrylate), 폴리프로필렌(Polypropylene), PTFE(Polytetrafluoroethylene), 및 C3F6와 같은 불소화합물 등의 소수성(hydrophobic) 재질을 이용하여, SR 패턴층(120)의 상부면을 따라 형성되거나 또는 SR 패턴층(120)의 내부에 소정 깊이를 갖는 트렌치(trench) 형태로 영역을 형성할 수 있다.
이러한 플랫 댐(140)은 CVD(chemical vapor deposition), 스퍼터링(sputtering) 등과 같은 PVD, 이온 주입법(ion implantation), 플라즈마 중합법(Plasma Polymerization) 등의 방법으로 형성될 수 있다.
이와 같은 플랫 댐(140)은 소수성 재질의 특성에 따라 극성을 갖지 않아 언더 필(210)과 닿으면 언더 필(210) 재질과의 친화력이 없고, 이에 따라 도 1에 도시된 바와 같이 언더 필(210)이 흘러넘치지 않고 플랫 댐(140)에 닿아 뭉치게 된다.
또한, 플랫 댐(140)은 SR 패턴층(120)의 열팽창률값 및 언더 필(210) 재질의 열팽창률값의 중간 정도로 구비하여, 칩 패키지에서의 휨 저항성(warpage resistance)을 향상시킬 수 있다.
따라서, 본 발명의 제 1 실시예에 따른 칩 패키지는 종래에 SR 댐을 대신하여, SR 패턴층(120)의 패키지 영역의 상부면에 형성된 플랫 댐(140)에 의해 전체 두께를 줄일 수 있고, 언더 필(210)의 오버 플로우(over flow)를 용이하게 방지할 수 있다.
이하, 본 발명의 실시예에 따른 칩 패키징 방법에 대해 도 2 내지 도 4를 참조하여 설명한다. 도 2는 본 발명의 다른 실시예에 따른 칩 패키징 방법을 설명하기 위한 순서도이고, 도 3은 본 발명의 제 2 실시예에 따른 프랫 댐의 형성방법을 설명하기 위한 단면 예시도이며, 도 4는 본 발명의 제 3 실시예에 따른 프랫 댐의 형성방법을 설명하기 위한 단면 예시도이다.
본 발명의 다른 실시예에 따른 칩 패키징 방법은 먼저 기판(100) 상에 다수의 회로 패턴(110)을 형성하고, 회로 패턴(110)을 매립하는 SR 층을 형성한다(S210).
구체적으로, 본 발명의 다른 실시예에 따른 칩 패키징 방법은 먼저, 기판(100)의 상부면에 드라이 필름을 라미네이션하고, 드라이 필름을 노광(lithography), 에칭(etching) 과정 등을 포함한 패터닝(patterning) 공정으로 처리하여, 개구부를 갖는 드라이 필름 패턴을 형성할 수 있다.
이러한 드라이 필름 패턴에 대해 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법으로 구리를 충진하고, 드라이 필름 패턴을 박리할 수 있다.
이에 따라, 다수의 패드를 포함한 회로 패턴(110)이 형성될 수 있다.
이후, SR(Solder Resist)을 이용하여 회로 패턴(110)을 매립하는 SR 층을 형성한다.
SR 층을 형성한 후, 칩(200)이 실장되는 패키지 영역에 대해 플랫 댐(140)을 형성한다(S220).
구체적으로, 플랫 댐(140)은 예를 들어, PFAC, 폴리프로필렌, PTFE, 및 불소화합물 등의 소수성(hydrophobic) 재질을 이용하여, CVD, 스퍼터링 등과 같은 PVD, 이온 주입법, 플라즈마 중합법 등의 방법으로 SR 층의 패키지 영역 가장자리를 따라 표면에 형성할 수 있다.
이에 따라, 플랫 댐(140)은 SR 층의 상부면에 대한 표면 개질(Surface modification)을 통해 SR 층의 패키지 영역 가장자리를 따라 구비될 수 있다.
이때, 도 3에 도시된 제 2 실시예에 따른 프랫 댐(340)과 같이, 프랫 댐(340)이 SR 층의 패키지 영역 가장자리와 함께, 이후 형성되는 솔더 범프(330) 사이의 SR 층의 표면에 형성될 수 있다.
또는, 선택적으로 도 4에 도시된 제 3 실시예에 따른 프랫 댐(540)과 같이, 프랫 댐(540)이 SR 층의 상부면으로부터 SR 층 내부로 소정 깊이를 갖는 트렌치 형태로 영역을 형성할 수 있다.
구체적으로, 도 4에 도시된 제 3 실시예에 따른 프랫 댐(540)을 형성하기 위해, SR 층의 프랫 댐(540) 영역을 에칭하여 트렌치 형태로 제거한다.
이렇게 형성된 트렌치에 대해 CVD, PVD, 플라즈마 중합법 등의 방법으로 소수성 재질을 충진한다.
소수성 재질을 충진한 후, 소수성 재질이 충진된 트렌치를 포함하여 SR 층에 대한 평탄화 공정을 수행한다.
이에 따라, 상부면이 평탄한 프랫 댐(540)이 SR 층에 구비될 수 있다.
반면에, 트렌치를 형성하는 방법 이외에, SR 층의 프랫 댐(540) 영역에 대해 소수성 이온을 주입하는 이온 주입법으로 프랫 댐(540)을 더욱 용이하게 형성할 수도 있다.
특히, 프랫 댐(140,340,540)은 SR 층의 열팽창률과 이후 구비될 언더 필 재질의 열팽창률의 중간 정도의 열팽창률값을 갖도록 형성하여, 칩 패키지에서의 휨 저항성(warpage resistance)을 향상시킬 수 있다.
이와 같이 다양한 형태의 프랫 댐(140,340,540)을 형성한 후, SR 층의 패키지 영역에 대해 솔더 범프를 다수 형성한다(S230).
먼저, 솔더 범프를 구비하기 위해 SR 층에 매립된 패드(110,310,510)를 노출시키는 SR 층에 대한 패터닝 공정을 수행한다.
SR 층에 대한 패터닝 공정은 노광, 에칭 과정 등을 포함하고, SR 층을 패드(110,310,510)에 대응하는 개구부를 갖는 SR 패턴층(120,320,520)으로 형성한다.
이후, 솔더 범프(130,330,530)가 SR 패턴층(120,320,520)의 개구부에 각각 구비한다.
솔더 범프(130,330,530)를 구비한 후, 칩(200)이 언더 필 공정으로 언더필과 솔더 범프(130,330,530)를 통해 기판 상에 실장된다(S240).
이때, 칩(200)의 하부면과 SR 패턴층(120)의 상부면 사이에 구비된 수지 재질의 언더 필은 프랫 댐(140,340,540)에 의해 이동이 제한되어, 패키지 영역을 벗어나지 않고 경화된다.
따라서, 본 발명의 다른 실시예에 따른 칩 패키징 방법은 종래에 SR 댐을 대신하여 소수성 특징을 갖는 플랫 댐을 용이하게 형성하여, 패키지의 전체 두께를 줄일 수 있고, 언더 필의 오버 플로우(over flow)를 용이하게 방지할 수 있는 패키지를 제공할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
100: 기판 110: 회로 패턴
120: SR 패턴층 130: 솔더 범프
140: 플랫 댐 200: 칩
210: 언더 필

Claims (16)

  1. 기판 상에 구비된 절연층의 패키지 영역에 형성되어 언더 필의 이동을 제한하는 플랫 댐.
  2. 청구항 1에 있어서,
    상기 플랫 댐은 상기 절연층의 패키지 영역 가장자리를 따라 상기 절연층의 표면에 형성되는 플랫 댐.
  3. 청구항 1에 있어서,
    상기 플랫 댐은 상기 절연층의 패키지 영역 가장자리를 따라 상부면으로부터 내부까지 트렌치 영역으로 구비되는 플랫 댐.
  4. 청구항 2에 있어서,
    상기 플랫 댐은 상기 패키지 영역에 구비된 솔더 범프 사이에서 상기 절연층의 표면에 더 형성되는 플랫 댐.
  5. 청구항 1에 있어서,
    상기 플랫 댐은 소수성(hydrophobic) 재질로 이루어지는 플랫 댐.
  6. 청구항 5에 있어서,
    상기 소수성 재질은 PFAC(Perfluorooctyl acrylate), 폴리프로필렌(Polypropylene), PTFE(Polytetrafluoroethylene), 및 불소화합물 중 어느 하나 또는 적어도 두 개를 포함하는 플랫 댐.
  7. 청구항 1에 있어서,
    상기 플랫 댐은 상기 절연층의 열팽창률과 상기 언더 필의 열팽창률의 중간값을 갖는 플랫 댐.
  8. (A) 기판 상에 다수의 회로 패턴을 형성하는 단계;
    (B) 상기 회로 패턴을 매립하는 절연층을 형성하는 단계;
    (C) 상기 절연층의 패키지 영역에 플랫 댐을 형성하는 단계;
    (D) 상기 패키지 영역에 솔더 범프를 형성하는 단계; 및
    (E) 상기 패키지 영역에 언더 필 공정으로 칩을 실장하는 단계;
    를 포함하는 칩 패키징 방법.
  9. 청구항 8에 있어서,
    상기 (A) 단계는
    (A-1) 기판의 상부면에 드라이 필름을 라미네이션하는 단계;
    (A-2) 상기 드라이 필름에 대해 패터닝 공정으로 다수의 개구부를 갖는 드라이 필름 패턴을 형성하는 단계;
    (A-3) 상기 드라이 필름 패턴의 개구부에 구리를 충진하는 단계; 및
    (A-4) 상기 드라이 필름 패턴을 박리하는 단계;
    를 포함하는 칩 패키징 방법.
  10. 청구항 9에 있어서,
    상기 (A-3) 단계는
    CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법으로 수행되는 칩 패키징 방법.
  11. 청구항 8에 있어서,
    상기 (C) 단계는 소수성 재질을 이용하여 상기 패키지 영역의 가장자리를 따라 상기 절연층의 표면에 대한 표면 개질을 거쳐 상기 플랫 댐을 형성하는 칩 패키징 방법.
  12. 청구항 11에 있어서,
    상기 (C) 단계는 CVD, PVD, 및 플라즈마 중합법 중 어느 하나의 방법으로 상기 플랫 댐을 형성하는 칩 패키징 방법.
  13. 청구항 8에 있어서,
    상기 (C) 단계는 소수성 재질을 이용하여 상기 패키지 영역의 가장자리를 따라 상기 절연층의 상부면으로부터 내부까지 트렌치 형태로 상기 플랫 댐을 형성하는 칩 패키징 방법.
  14. 청구항 13에 있어서,
    상기 (C) 단계는 상기 소수성 재질을 이온화하여 이온 주입법(ion implantation)으로 상기 절연층의 상부면으로부터 내부까지 주입하는 칩 패키징 방법.
  15. 청구항 11에 있어서,
    상기 패키지 영역에 구비될 솔더 범프 사이에서 상기 절연층의 표면에 플랫 댐을 더 형성하는 칩 패키징 방법.
  16. 청구항 8에 있어서,
    상기 플랫 댐은 상기 절연층의 열팽창률과 상기 언더 필의 열팽창률의 중간값을 갖도록 형성되는 칩 패키징 방법.
KR1020120086287A 2012-08-07 2012-08-07 플랫 댐 및 이를 이용한 칩 패키징 방법 KR20140019688A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120086287A KR20140019688A (ko) 2012-08-07 2012-08-07 플랫 댐 및 이를 이용한 칩 패키징 방법
US13/845,093 US20140041911A1 (en) 2012-08-07 2013-03-18 Flat dam and method for manufacturing chip package using the same
JP2013086160A JP2014036224A (ja) 2012-08-07 2013-04-16 フラットダム及びこれを用いたチップパッケージング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086287A KR20140019688A (ko) 2012-08-07 2012-08-07 플랫 댐 및 이를 이용한 칩 패키징 방법

Publications (1)

Publication Number Publication Date
KR20140019688A true KR20140019688A (ko) 2014-02-17

Family

ID=50065327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086287A KR20140019688A (ko) 2012-08-07 2012-08-07 플랫 댐 및 이를 이용한 칩 패키징 방법

Country Status (3)

Country Link
US (1) US20140041911A1 (ko)
JP (1) JP2014036224A (ko)
KR (1) KR20140019688A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2014398663B2 (en) * 2014-06-23 2017-02-02 Halliburton Energy Services, Inc. Dissolvable isolation devices with an altered surface that delays dissolution of the devices
US20230009495A1 (en) * 2021-07-09 2023-01-12 Innolux Corporation Electronic device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639272B2 (ja) * 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
US20120164791A1 (en) * 2010-12-27 2012-06-28 Samsung Electro-Mechanics Co., Ltd. Substrate for semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
US20140041911A1 (en) 2014-02-13
JP2014036224A (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
US7408261B2 (en) BGA package board and method for manufacturing the same
CN105321915A (zh) 嵌入式板及其制造方法
KR20160099381A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2017036500A5 (ko)
JP2017036502A5 (ko)
KR20170041020A (ko) 인쇄회로기판 및 그 제조방법
KR20140019688A (ko) 플랫 댐 및 이를 이용한 칩 패키징 방법
CN105530768A (zh) 一种电路板的制作方法及电路板
US20140042122A1 (en) Method of manufacturing printed circuit board
KR20190026993A (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR20160001827A (ko) 인쇄회로기판 제조방법
KR102211741B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102119142B1 (ko) 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
KR101516083B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US9420709B2 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
US20140174791A1 (en) Circuit board and manufacturing method thereof
KR20150081146A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20190087032A (ko) 기판의 휨을 개선할 수 있는 인쇄회로기판의 제조 방법 및 이에 의해 제조되는 인쇄회로기판
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR101368998B1 (ko) 표면 처리를 통한 회로 기판에서의 선택적 절연성 물질 충진 방법
KR20150081147A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101009228B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid