JPH10256308A - 半導体チップ実装構造及びその実装方法 - Google Patents
半導体チップ実装構造及びその実装方法Info
- Publication number
- JPH10256308A JPH10256308A JP9051644A JP5164497A JPH10256308A JP H10256308 A JPH10256308 A JP H10256308A JP 9051644 A JP9051644 A JP 9051644A JP 5164497 A JP5164497 A JP 5164497A JP H10256308 A JPH10256308 A JP H10256308A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor chip
- positioning
- bumps
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの基板への搭載不良を無くすこ
とを課題とする。 【解決手段】 半導体チップ１の高融点ハンダにて形成
されるハンダバンプ３搭載面の隅に、低融点ハンダにて
形成され、ハンダバンプ３より大きい複数の位置決めバ
ンプ４を備える。基板７に、ハンダバンプ３に対応して
設けたパッド５と、中央部に穴６ａを有し、パッド５よ
り大きく複数の位置決めバンプ４に対応して設けた複数
の位置決めパッド６を備える。そして、ハンダを溶融す
ることにより半導体チップ１を基板７に実装する。
とを課題とする。 【解決手段】 半導体チップ１の高融点ハンダにて形成
されるハンダバンプ３搭載面の隅に、低融点ハンダにて
形成され、ハンダバンプ３より大きい複数の位置決めバ
ンプ４を備える。基板７に、ハンダバンプ３に対応して
設けたパッド５と、中央部に穴６ａを有し、パッド５よ
り大きく複数の位置決めバンプ４に対応して設けた複数
の位置決めパッド６を備える。そして、ハンダを溶融す
ることにより半導体チップ１を基板７に実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、端子がハンダバン
プである半導体チップの実装構造及びその実装方法に関
するものである。
プである半導体チップの実装構造及びその実装方法に関
するものである。
【０００２】
【従来の技術】端子がハンダバンプである半導体チップ
の基板への搭載精度は±１０μｍ以内が必要とされる。
このため、半導体チップの基板への搭載は、従来カメラ
により半導体チップのハンダバンプと基板のパッドを認
識して行っていた。すなわち、半導体チップのハンダバ
ンプと基板のパッドの両方をカメラで画像処理して基板
に半導体チップを搭載していた。
の基板への搭載精度は±１０μｍ以内が必要とされる。
このため、半導体チップの基板への搭載は、従来カメラ
により半導体チップのハンダバンプと基板のパッドを認
識して行っていた。すなわち、半導体チップのハンダバ
ンプと基板のパッドの両方をカメラで画像処理して基板
に半導体チップを搭載していた。
【０００３】
【発明が解決しようとする課題】しかしながら、以上述
べた方法では半導体チップのハンダバンプの大きさや基
板のパッドの寸法が大きすぎたり小さすぎたりするとカ
メラでは認識できない状態となる場合があった。このよ
うにカメラにて画像処理するにもかかわらず、基板のパ
ッドに半導体チップのハンダバンプを搭載できなくなる
ことがあった。従って、本発明はカメラにてハンダバン
プやパッドを認識できない場合でも半導体チップのハン
ダバンプを基板のパッドへ搭載できるようにすることを
目的とする。
べた方法では半導体チップのハンダバンプの大きさや基
板のパッドの寸法が大きすぎたり小さすぎたりするとカ
メラでは認識できない状態となる場合があった。このよ
うにカメラにて画像処理するにもかかわらず、基板のパ
ッドに半導体チップのハンダバンプを搭載できなくなる
ことがあった。従って、本発明はカメラにてハンダバン
プやパッドを認識できない場合でも半導体チップのハン
ダバンプを基板のパッドへ搭載できるようにすることを
目的とする。
【０００４】
【課題を解決するための手段】半導体チップの高融点ハ
ンダにて形成されるハンダバンプ搭載面の隅に、低融点
ハンダにて形成され、ハンダバンプより大きい複数の位
置決めバンプを備える。基板に、ハンダバンプに対応し
て設けたパッドと、中央部に穴を有し、パッドより大き
く複数の位置決めバンプに対応して設けた複数の位置決
めパッドを備える。そして、ハンダを溶融することによ
り半導体チップを基板に実装する。
ンダにて形成されるハンダバンプ搭載面の隅に、低融点
ハンダにて形成され、ハンダバンプより大きい複数の位
置決めバンプを備える。基板に、ハンダバンプに対応し
て設けたパッドと、中央部に穴を有し、パッドより大き
く複数の位置決めバンプに対応して設けた複数の位置決
めパッドを備える。そして、ハンダを溶融することによ
り半導体チップを基板に実装する。
【０００５】
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施の形態について図面を参照しながら説明する。
図１（ａ）〜図１（ｄ）は本発明の一実施の形態を示す
図である。図１（ａ）は半導体チップの裏面図、図１
（ｂ）は図１（ａ）のＡ−Ａ断面図、図１（ｃ）は基板
の表面図、図１（ｄ）は図１（ｃ）のＢ−Ｂ断面図であ
る。
の一実施の形態について図面を参照しながら説明する。
図１（ａ）〜図１（ｄ）は本発明の一実施の形態を示す
図である。図１（ａ）は半導体チップの裏面図、図１
（ｂ）は図１（ａ）のＡ−Ａ断面図、図１（ｃ）は基板
の表面図、図１（ｄ）は図１（ｃ）のＢ−Ｂ断面図であ
る。
【０００６】１は図示しない集積回路を有する半導体チ
ップ、２は端子部に設けた電極、３は電極２上に設け、
高融点ハンダにて形成されるハンダバンプである。４は
半導体チップ１のハンダバンプ３を搭載する面の４隅
に、ハンダバンプ３より大きさを大きくし、低融点ハン
ダにて形成される位置決めバンプである。５はハンダバ
ンプ３に対応して設けたパッド、６は位置決めバンプ４
に対応して設け、パッド５よりも大きい位置決めパッド
である。６ａは位置決めパッド６の中央部にエッチング
等の処理にて設けた傾斜を持つ穴、７は半導体チップ１
を搭載する基板、８はパッド５に塗布される低融点ハン
ダ又は導電性ペ−ストである。
ップ、２は端子部に設けた電極、３は電極２上に設け、
高融点ハンダにて形成されるハンダバンプである。４は
半導体チップ１のハンダバンプ３を搭載する面の４隅
に、ハンダバンプ３より大きさを大きくし、低融点ハン
ダにて形成される位置決めバンプである。５はハンダバ
ンプ３に対応して設けたパッド、６は位置決めバンプ４
に対応して設け、パッド５よりも大きい位置決めパッド
である。６ａは位置決めパッド６の中央部にエッチング
等の処理にて設けた傾斜を持つ穴、７は半導体チップ１
を搭載する基板、８はパッド５に塗布される低融点ハン
ダ又は導電性ペ−ストである。
【０００７】図２（ａ）〜図２（ｄ）は半導体チップ１
の基板７への実装方法を示す断面図である。図３
（ａ）、図３（ｂ）は半導体チップ１を基板７に搭載し
た時の拡大した断面図である。
の基板７への実装方法を示す断面図である。図３
（ａ）、図３（ｂ）は半導体チップ１を基板７に搭載し
た時の拡大した断面図である。
【０００８】以下、半導体チップ１の基板７への実装方
法について図２、図３を用いて説明する。最初に、図２
（ａ）に示すように、位置決めバンプ４を位置決めパッ
ド６に合わせる。２番目に、図２（ｂ）に示すように、
位置決めバンプ４を位置決めパッド６に搭載する。位置
決めバンプ４はハンダバンプ３より大きいので、基板７
に搭載された半導体チップ１のハンダバンプ３は、位置
決めバンプ４を位置決めパッド６の穴６ａに入れた時、
基板７のパッド５には接触しない状態となる。この状態
を図３に示す。図３（ａ）は半導体チップ１を基板７に
搭載したときに、図示しない機械の誤差により左へずれ
て搭載した時の断面図で、図３（ｂ）は位置決めパッド
６と位置決めバンプ４により搭載位置が正しい箇所へ実
装された断面図である。
法について図２、図３を用いて説明する。最初に、図２
（ａ）に示すように、位置決めバンプ４を位置決めパッ
ド６に合わせる。２番目に、図２（ｂ）に示すように、
位置決めバンプ４を位置決めパッド６に搭載する。位置
決めバンプ４はハンダバンプ３より大きいので、基板７
に搭載された半導体チップ１のハンダバンプ３は、位置
決めバンプ４を位置決めパッド６の穴６ａに入れた時、
基板７のパッド５には接触しない状態となる。この状態
を図３に示す。図３（ａ）は半導体チップ１を基板７に
搭載したときに、図示しない機械の誤差により左へずれ
て搭載した時の断面図で、図３（ｂ）は位置決めパッド
６と位置決めバンプ４により搭載位置が正しい箇所へ実
装された断面図である。
【０００９】３番目に、図２（ｃ）に示すように、半導
体チップ１と基板７に最初のリフロ−を行う。リフロ−
の温度は、低融点ハンダで形成される位置決めバンプ４
のみが溶融する温度とする。ここで、図３（ａ）の状態
でリフロ−を行っても溶融したハンダの性質により位置
決めバンプ４は位置決めパッド６の中央部へ搭載された
状態となる。半導体チップ１は基板７側へ近ずきハンダ
バンプ３はパッド５と軽く接触する。最後に、図２
（ｄ）に示すように、２度目のリフロ−を行う。リフロ
−の温度は、高融点ハンダが溶融する温度とする。この
結果、ハンダバンプ３は溶融し、パッド５と電気的に接
続される。
体チップ１と基板７に最初のリフロ−を行う。リフロ−
の温度は、低融点ハンダで形成される位置決めバンプ４
のみが溶融する温度とする。ここで、図３（ａ）の状態
でリフロ−を行っても溶融したハンダの性質により位置
決めバンプ４は位置決めパッド６の中央部へ搭載された
状態となる。半導体チップ１は基板７側へ近ずきハンダ
バンプ３はパッド５と軽く接触する。最後に、図２
（ｄ）に示すように、２度目のリフロ−を行う。リフロ
−の温度は、高融点ハンダが溶融する温度とする。この
結果、ハンダバンプ３は溶融し、パッド５と電気的に接
続される。
【００１０】以上説明したように、本発明の一実施の形
態によれば、半導体チップに位置決めバンプを設け基板
にも位置決めパッドを設けたことにより搭載不良を無く
すことができるという効果を有する。
態によれば、半導体チップに位置決めバンプを設け基板
にも位置決めパッドを設けたことにより搭載不良を無く
すことができるという効果を有する。
【００１１】
【発明の効果】以上説明したように、半導体チップに位
置決めバンプを設け基板にも位置決めパッドを設けたこ
とにより、基板と半導体チップをカメラにて画像処理す
る必要が無くなるとともに、搭載不良を無くすことがで
きるという効果を有する。
置決めバンプを設け基板にも位置決めパッドを設けたこ
とにより、基板と半導体チップをカメラにて画像処理す
る必要が無くなるとともに、搭載不良を無くすことがで
きるという効果を有する。
【図１】本発明の半導体チップと基板を示す図である。
【図２】本発明の半導体チップの基板への実装方法を示
す断面図である。
す断面図である。
【図３】本発明の半導体チップを基板に搭載した時の拡
大した断面図である。
大した断面図である。
１…半導体チップ ２…電極 ３…ハンダバンプ ４…位置決めバンプ ５…パッド ６…位置決めパッド ６ａ…穴 ７…基板 ８…低融点ハンダ又は導電性ぺ−スト
Claims (2)
- 【請求項１】 端子部が高融点ハンダにて形成されるハ
ンダバンプを有する半導体チップの基板への実装構造に
おいて、 前記半導体チップの前記ハンダバンプ搭載面の隅に、低
融点ハンダにて形成され、 前記ハンダバンプより大きい複数の位置決めバンプを備
え、 前記基板に、前記ハンダバンプに対応して設けたパッド
と、 中央部に穴を有し、前記パッドより大きく前記複数の位
置決めバンプに対応して設けた複数の位置決めパッドを
備え、 ハンダを溶融することにより前記半導体チップを前記基
板に実装することを特徴とする半導体チップ実装構造。 - 【請求項２】 端子部が高融点ハンダにて形成されるハ
ンダバンプを有する半導体チップの基板への実装方法に
おいて、 前記半導体チップの前記ハンダバンプ搭載面の隅に、低
融点ハンダにて形成され、 前記ハンダバンプより大きい複数の位置決めバンプを形
成するステップと、 前記基板に、パッドを形成し、前記パッドより大きく中
央部に穴を有する複数の位置決めパッドを形成するステ
ップと、 前記複数の位置決めパッドの前記穴に前記複数の位置決
めバンプを搭載することにより前記ハンダバンプと前記
基板に設けた前記パッドとを位置合わせするステップ
と、 前記位置決めバンプを溶融するステップと、 前記ハンダバンプを溶融することにより前記ハンダバン
プと前記パッドを電気的に接続するステップと、 を備えたことを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051644A JPH10256308A (ja) | 1997-03-06 | 1997-03-06 | 半導体チップ実装構造及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051644A JPH10256308A (ja) | 1997-03-06 | 1997-03-06 | 半導体チップ実装構造及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256308A true JPH10256308A (ja) | 1998-09-25 |
Family
ID=12892568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9051644A Withdrawn JPH10256308A (ja) | 1997-03-06 | 1997-03-06 | 半導体チップ実装構造及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256308A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6824041B2 (en) * | 2002-10-21 | 2004-11-30 | Agilent Technologies, Inc. | High temperature eutectic solder ball attach |
| JP2008041980A (ja) * | 2006-08-08 | 2008-02-21 | Shinko Seiki Co Ltd | はんだ付け方法およびはんだ付け装置 |
| JP2008147317A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| US7518230B2 (en) | 2005-12-14 | 2009-04-14 | Rohm Co., Ltd | Semiconductor chip and semiconductor device |
| JP2009260068A (ja) * | 2008-04-17 | 2009-11-05 | Fujitsu Ltd | 電子部品実装装置及びその製造方法 |
| JP2015038927A (ja) * | 2013-08-19 | 2015-02-26 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
-
1997
- 1997-03-06 JP JP9051644A patent/JPH10256308A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6824041B2 (en) * | 2002-10-21 | 2004-11-30 | Agilent Technologies, Inc. | High temperature eutectic solder ball attach |
| US7518230B2 (en) | 2005-12-14 | 2009-04-14 | Rohm Co., Ltd | Semiconductor chip and semiconductor device |
| JP2008041980A (ja) * | 2006-08-08 | 2008-02-21 | Shinko Seiki Co Ltd | はんだ付け方法およびはんだ付け装置 |
| JP2008147317A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
| JP2009260068A (ja) * | 2008-04-17 | 2009-11-05 | Fujitsu Ltd | 電子部品実装装置及びその製造方法 |
| JP2015038927A (ja) * | 2013-08-19 | 2015-02-26 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196529A (ja) | 半導体装置及びその配線方法 | |
| US4994896A (en) | Semiconductor device | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPH10189806A (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH10256308A (ja) | 半導体チップ実装構造及びその実装方法 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JP3498458B2 (ja) | 混成集積回路装置 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JPH04269841A (ja) | 半導体装置 | |
| JP2001298260A (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| JPH10144728A (ja) | 表面実装部品及びこれを用いたプリント配線板 | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JP2770530B2 (ja) | フィルムキャリアパッケージ | |
| JPS61115343A (ja) | 半導体集積回路 | |
| KR20010008587A (ko) | 패키지장치의 솔더볼 납땜 확인용 더미패턴 | |
| JPH0563100U (ja) | シールドケース付電子部品 | |
| JP2003243815A (ja) | Ｂｇａ型半導体装置と実装基板との接合構造、及び該接合構造を備えた電子機器 | |
| JPH11145374A (ja) | 半導体チップの接続方法および半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |