JP7129944B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7129944B2
JP7129944B2 JP2019088056A JP2019088056A JP7129944B2 JP 7129944 B2 JP7129944 B2 JP 7129944B2 JP 2019088056 A JP2019088056 A JP 2019088056A JP 2019088056 A JP2019088056 A JP 2019088056A JP 7129944 B2 JP7129944 B2 JP 7129944B2
Authority
JP
Japan
Prior art keywords
component
semiconductor device
mounting
recognition mark
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019088056A
Other languages
English (en)
Other versions
JP2020184572A (ja
Inventor
広志 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019088056A priority Critical patent/JP7129944B2/ja
Priority to DE102020111065.0A priority patent/DE102020111065A1/de
Priority to CN202010363022.XA priority patent/CN111916426A/zh
Publication of JP2020184572A publication Critical patent/JP2020184572A/ja
Application granted granted Critical
Publication of JP7129944B2 publication Critical patent/JP7129944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本発明は、半導体装置に関する。
パワーモジュール等の半導体装置は、多くの場合は、ベース基板等の構成部材上に搭載部品等の他の構成部材が搭載された構造を有する。半導体装置の特定の品種を製造するために構成部材上に他の構成部材が実装機により搭載される場合は、構成部材上に他の構成部材が搭載されるのに先立って、半導体装置の特定の品種について、各構成部材が搭載される搭載点ごとに各構成部材の品種、搭載位置、搭載角度、搭載条件、搭載順序等が設定されたレシピが作成される。搭載条件は、移動速度、搭載速度等を含む。レシピは、プログラムとも呼ばれる。また、実装機が、半導体装置の特定の品種の段取りにおいて半導体装置の特定の品種について作成されたレシピを呼び出し、呼び出したレシピにしたがって構成部材上に他の構成部材を搭載する。
特許文献１に記載された技術においては、印刷配線板の裏面に、所定回路パターンの導体が印刷される（段落００１２）。また、印刷配線板の表面側に、ＩＣ、コンデンサー、ブザーといった素子の位置が線描きの図形として表される（段落００１２）。
特許文献２に記載された技術においては、半導体チップの裏面に、実装に必要な実装条件、半導体チップの製造に関する情報、実装時に必要なアライメントのための情報としてのアライメント用マーク等の固有の情報が表記される（段落００１７－００１８）。また、親チップの表面が上向きになるように親チップが配置される（段落００２４）。また、子チップの表面が下に向けられたフェースダウン状態で親チップに対して子チップがアライメントされる（段落００２４）。このとき、子チップの裏面には、子チップに固有の情報が表記されている（段落００２４）。このため、その情報のうちのたとえばアライメント用マークに基づいて、親チップに対する子チップのアライメントが容易に行える（段落００２４）。
特開平７－２４５４５５号公報 特開２０００－２２８４８９号公報
実装機が半導体装置の複数の品種を組み立てる場合は、半導体装置の各品種についてレシピを作成しなればならない。このため、半導体装置の新たな品種の製造の立ち上げが行われるごとに、半導体装置の新たな品種についてレシピを作成しなればならない。したがって、半導体装置の新たな品種の製造の立ち上げは、多くの手間及び時間を要する。この問題は、多品種少量生産が行われる場合に顕著に現れる。
加えて、構成部材上に搭載される他の構成部材が積層される場合は、複数の層の各々について上述したレシピを作成しなければならない。このため、上述した問題が、より深刻になる。
本発明は、これらの問題に鑑みてなされた。本発明が解決しようとする課題は、レシピを作成することなく、積層される複数の構成部材を構成部材上に搭載することができる半導体装置を提供することである。
半導体装置は、構成部材と、当該構成部材上に搭載され積層される複数の構成部材と、を備える。当該構成部材及び当該複数の構成部材は、第１の構成部材と、当該第１の構成部材上に搭載される第２の構成部材と、含む。当該第１の構成部材は、当該第２の構成部材についての情報を示す認識マークを有する。当該認識マークは、当該第１の構成部材上に当該第２の構成部材が搭載される際に当該第１の構成部材上に配置される冶具についての情報をさらに示す。

本発明によれば、第１の構成部材の認識マークから第２の構成部材についての情報を得ることができる。このため、レシピを作成することなく、複数の構成部材を構成部材上に自動搭載することができる。
この発明の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１の半導体装置を模式的に図示する分解斜視図である。 実施の形態１の半導体装置を模式的に図示する断面図である。 実施の形態１の半導体装置の組み立ての手順を示すフローチャートである。 実施の形態２の半導体装置を模式的に図示する分解斜視図である。 実施の形態２の半導体装置を模式的に図示する断面図である。 実施の形態３の半導体装置を模式的に図示する分解斜視図である。 実施の形態３の半導体装置を模式的に図示する断面図である。 実施の形態４の半導体装置、及びその製造の途上で使用される冶具を模式的に図示する分解斜視図である。 実施の形態４の半導体装置、及びその製造の途上で使用される冶具を模式的に図示する断面図である。
１ 実施の形態１
１．１ 半導体装置
図１は、実施の形態１の半導体装置を模式的に図示する分解斜視図である。図２は、実施の形態１の半導体装置を模式的に図示する断面図である。
図１及び図２に図示される実施の形態１の半導体装置１は、パワーモジュールである。半導体装置１が、パワーモジュール以外の半導体装置であってもよい。
半導体装置１は、構成部材１０１及び複数の構成部材１１０を備える。複数の構成部材１１０は、構成部材１０１上に搭載され、積層される。
構成部材１０１は、基準となるベース基板である。構成部材１０１がベース基板以外の構成部材であってもよい。
複数の構成部材１１０は、構成部材１０３及び構成部材１０５を備える。構成部材１０３は、絶縁基板である。構成部材１０３が絶縁基板以外の構成部材であってもよい。構成部材１０５は、パワー半導体素子である。構成部材１０５がパワー半導体素子以外の構成部材であってもよい。
構成部材１０１及び複数の構成部材１１０は、第１の構成部材Ａ１、及び第１の構成部材Ａ１上に搭載される第２の構成部材Ａ２を含み、第１の構成部材Ｂ１、及び当該第１の構成部材Ｂ１上に搭載される第２の構成部材Ｂ２を含む。
第１の構成部材Ａ１は、構成部材１０１を備える。第２の構成部材Ａ２は、構成部材１０３を備える。第１の構成部材Ｂ１は、構成部材１０３を備える。第２の構成部材Ｂ２は、構成部材１０５を備える。構成部材１０３は、構成部材１０１との関係においては、第２の構成部材Ａ２になり、構成部材１０５との関係においては、第１の構成部材Ｂ１になる。
第１の構成部材Ａ１は、第２の構成部材Ａ２についての情報を示す認識マークＡＭを有する。第１の構成部材Ｂ１は、第２の構成部材Ｂ２についての情報を示す認識マークＢＭを有する。
認識マークＡＭ及び認識マークＢＭの各々は、バーコード、２次元コード、文字、図形、記号等であり、望ましくは、バーコード又は２次元コードである。認識マークＡＭ及び認識マークＢＭの各々がバーコード又は２次元コードである場合は、認識マークＡＭ及び認識マークＢＭの各々のサイズを小さくすることができ、認識マークＡＭ及び認識マークＢＭの各々が必要なすべての情報を示すことができる。
認識マークＡＭ及び認識マークＢＭにより示される情報は、それぞれ第２の構成部材Ａ２及び第２の構成部材Ｂ２の品種、搭載位置、搭載角度及び搭載条件からなる群より選択される少なくとも１種を含む。搭載条件は、搭載速度、搭載順番等を含む。
第２の構成部材Ａ２及び第２の構成部材Ｂ２は、それぞれ認識マークＡＭ及び認識マークＢＭ上に搭載される。
１．２ プロセス装置
半導体装置１は、プロセス装置により組み立てられる。プロセス装置は、実装機等である。プロセス装置は、半導体装置１を含む半導体装置の複数の品種を組み立てることができる。
プロセス装置は、組み立てることができる半導体装置の複数の品種を構成する構成部材をセットすることができるホルダーを備える。
また、プロセス装置は、組み立てることができる半導体装置の複数の品種を構成する構成部材の認識マークを認識することができる機器を備える。認識マークがバーコードである場合は、機器は、バーコードを読み取り、読み取ったバーコードにより示される情報を取得するバーコードリーダーである。認識マークが２次元コードである場合は、機器は、２次元コードを読み取り、読み取った２次元コードにより示される情報を取得する２次元コードリーダーである。機器が、認識マークを読み取るカメラと読み取った認識マークにより示される情報を取得する画像処理装置との組み合わせであってもよい。カメラと画像処理装置との組み合わせは、認識マークがバーコード又は２次元コードである場合、及び認識マークがバーコード又は２次元コードでない場合のいずれにおいても、採用することができる。
また、プロセス装置は、組み立てることができる半導体装置の複数の品種を構成するワークを搬送する搬送機を備える。
また、プロセス装置は、組み立てることができる半導体装置の複数の品種を構成する搭載部品を吸着し、吸着した搭載部品をワーク上に搭載する吸装着機を備える。
１．３ 半導体装置の組み立て
図３は、実施の形態１の半導体装置の組み立ての手順を示すフローチャートである。
半導体装置１が組み立てられる際には、図３に示されるステップＳ１０１からＳ１０８までが実行される。
ステップＳ１０１においては、半導体装置１を構成する構成部材１０１、構成部材１０３及び構成部材１０５がプロセス装置に投入される。投入される構成部材１０１、構成部材１０３及び構成部材１０５は、ホルダーにセットされる。構成部材１０１、構成部材１０３及び構成部材１０５に加えて、半導体装置１とは異なる半導体装置の品種を構成する構成部材がホルダーにセットされてもよい。例えば、１日の間に組み立てられる半導体装置の全品種を構成する構成部材がホルダーにセットされてもよい。
続いて、プロセス装置が自動運転を開始する。これにより、図３に示されるステップＳ１０２からＳ１０８までが実行される。
ステップＳ１０２においては、搬送機が、構成部材１０１をホルダーからプロセス装置の内部の定められた位置まで搬送し、構成部材１０１を当該定められた位置に位置決め固定する。
続くステップＳ１０３においては、機器が、認識マークを読み取る。
続くステップＳ１０４においては、機器が、読み取った認識マークにより示される情報を取得する。
続くステップＳ１０５においては、吸装着機が、取得された情報にしたがって、ホルダーにセットされている搭載部品を吸着する。吸装着機は、あらかじめプロセス装置に搭載部品ごとに設定された吸着条件にしたがって、搭載部品を吸着する。
続くステップＳ１０６においては、吸装着機が、吸着した搭載部品を、取得された情報にしたがって、搭載位置上に軸移動する。
続くステップＳ１０７においては、吸装着機が、搭載位置上に軸移動した搭載部品を、当該搭載位置に搭載する。
ステップＳ１０６及びＳ１０７においては、吸装着機は、あらかじめプロセス装置に搭載部品ごとに設定された搭載条件にしたがって、搭載部品を軸移動し搭載する。
続くステップＳ１０８においては、全搭載部品の搭載が完了したか否かが判定される。全搭載部品の搭載が完了した場合は、ひとつの半導体装置１の組み立てが完了する。全搭載部品の搭載が完了していない場合は、再びステップＳ１０３からＳ１０８までが実行される。
実施の形態１においてステップＳ１０３からＳ１０７までが１回目に実行される際には、機器が、認識マークＡＭを読み取り、読み取った認識マークＡＭにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、構成部材１０３を吸着し、吸着した構成部材１０３を搭載位置上に軸移動し、軸移動した構成部材１０３を当該搭載位置に搭載する。実施の形態１においてステップＳ１０３からＳ１０７までが２回目に実行される際には、機器が、認識マークＢＭを読み取り、読み取った認識マークＢＭにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、構成部材１０５を吸着し、吸着した構成部材１０５を搭載位置上に軸移動し、軸移動した構成部材１０５を当該搭載位置に搭載する。
２ 実施の形態１の発明の効果
実施の形態１の発明によれば、第１の構成部材Ａ１の認識マークＡＭ及び第１の構成部材Ｂ１の認識マークＢＭからそれぞれ第２の構成部材Ａ２及び第２の構成部材Ｂ２についての情報を得ることができる。このため、レシピを作成することなく、複数の構成部材１１０を構成部材１０１上に自動搭載することができる。
したがって、実施の形態１の発明によれば、半導体装置の新たな品種の製造の立ち上げが行われるごとに、半導体装置の新たな品種について、複数の層の各々についてのレシピを作成する必要がなくなる。これにより、半導体装置の新たな品種の製造の立ち上げに要する手間及び時間を減らすことができる。この効果は、多品種少量生産が行われる場合に顕著に現れる。
加えて、実施の形態１の発明によれば、半導体装置の複数の品種を構成する構成部材をホルダーにセットすることができる。このため、当該半導体装置の複数の品種に含まれる半導体装置の第１の品種の組み立てが行われた後に、セットされた構成部材を他の構成部材に入れ替える作業を経ないで、半導体装置の複数の品種に含まれる半導体装置の第２の品種の組み立てを行うことができる。したがって、組み立てられる半導体装置の品種が切り替えられる際の構成部材の入れ替えを減らすことができる。このため、プロセス装置の稼働率が向上し、半導体装置の生産性が向上する。
３ 実施の形態２
図４は、実施の形態２の半導体装置を模式的に図示する分解斜視図である。図５は、実施の形態２の半導体装置を模式的に図示する断面図である。
図４及び図５に図示される実施の形態２の半導体装置２は、図１及び図２に図示される実施の形態１の半導体装置１と主に下述する点で相違する。下述されない点については、実施の形態１の半導体装置１において採用される構成と同様の構成が実施の形態２の半導体装置２においても採用される。
複数の構成部材１１０は、構成部材１０２、構成部材１０３、構成部材１０４及び構成部材１０５を備える。
第１の構成部材Ａ１は、構成部材１０１を備える。第２の構成部材Ａ２は、積層される２個以上の構成部材１０２及び１０３を備える。第１の構成部材Ｂ１は、構成部材１０３を備える。第２の構成部材Ｂ２は、積層される２個以上の構成部材１０４及び１０５を備える。
構成部材１０２は、接合材である。構成部材１０３は、構成部材１０２により第１の構成部材Ａ１に接合される被接合部材である。構成部材１０４は、接合材である。構成部材１０５は、構成部材１０４により第１の構成部材Ｂ１に接合される被接合部材である。
認識マークＡＭは、構成部材１０２及び構成部材１０３についての情報を示す。認識マークＡＭにより示される情報は、構成部材１０２及び構成部材１０３の搭載順序を含む。認識マークＢＭは、構成部材１０４及び構成部材１０５についての情報を示す。認識マークＢＭにより示される情報は、構成部材１０４及び構成部材１０５の搭載順序を含む。
半導体装置２が組み立てられる際には、機器が、認識マークＡＭを読み取り、読み取った認識マークＡＭにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、構成部材１０２及び構成部材１０３を吸着し、吸着した構成部材１０２及び構成部材１０３を搭載位置上に軸移動し、軸移動した構成部材１０２及び構成部材１０３を当該搭載位置に搭載する。また、機器が、認識マークＢＭを読み取り、読み取った認識マークＢＭにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、構成部材１０４及び構成部材１０５を吸着し、吸着した構成部材１０４及び構成部材１０５を搭載位置上に軸移動し、軸移動した構成部材１０４及び構成部材１０５を当該搭載位置に搭載する。
実施の形態２の発明によれば、実施の形態１の発明と同様に、レシピを作成することなく、複数の構成部材１１０を構成部材１０１上に自動搭載することができる。
加えて、実施の形態２の発明によれば、積層される２個以上の構成部材１０２及び１０３を同じ搭載位置に自動搭載することができる。また、積層される２個以上の構成部材１０４及び１０５を同じ搭載位置に自動搭載することができる。
４ 実施の形態３
図６は、実施の形態３の半導体装置を模式的に図示する分解斜視図である。図７は、実施の形態３の半導体装置を模式的に図示する断面図である。
図６及び図７に図示される実施の形態３の半導体装置３は、図１及び図２に図示される実施の形態１の半導体装置１と主に下述する点で相違する。下述されない点については、実施の形態１の半導体装置１において採用される構成と同様の構成が実施の形態３の半導体装置３においても採用される。図４及び図５に図示される実施の形態２の半導体装置２において採用される構成と同様の構成が実施の形態３の半導体装置３において採用されてもよい。
半導体装置３は、構成部材１０１、複数の構成部材１１０Ｐ及び複数の構成部材１１０Ｑを備える。
複数の構成部材１１０Ｐ及び複数の構成部材１１０Ｑの各々は、構成部材１０２、構成部材１０３、構成部材１０４Ｐ、構成部材１０４Ｑ、構成部材１０５Ｐ及び構成部材１０５Ｑを備える。
構成部材１０１、複数の構成部材１１０Ｐ及び複数の構成部材１１０Ｑは、第１の構成部材Ａ１、及び第１の構成部材Ａ１上に搭載される複数の第２の構成部材Ａ２Ｐ及びＡ２Ｑを含み、複数の構成部材１１０Ｐ及び複数の構成部材１１０Ｑの各々について、第１の構成部材Ｂ１、及び第１の構成部材Ｂ１上に搭載される複数の第２の構成部材Ｂ２Ｐ及びＢ２Ｑを含む。
第１の構成部材Ａ１は、構成部材１０１を備える。複数の第２の構成部材Ａ２Ｐ及びＡ２Ｑの各々は、積層される２個以上の構成部材１０２及び１０３を備える。第１の構成部材Ｂ１は、構成部材１０３を備える。第２の構成部材Ｂ２Ｐは、積層される２個以上の構成部材１０４Ｐ及び１０５Ｐを備える。第２の構成部材Ｂ２Ｑは、積層される２個以上の構成部材１０４Ｑ及び１０５Ｑを備える。
構成部材１０２は、接合材である。構成部材１０３は、構成部材１０２により第１の構成部材Ａ１に接合される被接合部材である。構成部材１０４Ｐ及び構成部材１０４Ｑは、接合材である。構成部材１０５Ｐ及び構成部材１０５Ｑは、それぞれ構成部材１０４Ｐ及び構成部材１０４Ｑにより第１の構成部材Ｂ１に接合される被接合部材である。
第１の構成部材Ａ１は、複数の第２の構成部材Ａ２Ｐ及びＡ２Ｑについての情報をそれぞれ示す複数の認識マークＡＭＰ及びＡＭＱを有する。第１の構成部材Ｂ１は、複数の第２の構成部材Ｂ２Ｐ及びＢ２Ｑについての情報をそれぞれ示す複数の認識マークＢＭＰ及びＢＭＱを有する。
認識マークＡＭＰは、複数の構成部材１１０Ｐを構成する構成部材１０２及び構成部材１０３についての情報を示す。認識マークＡＭＱは、複数の構成部材１１０Ｑを構成する構成部材１０２及び構成部材１０３についての情報を示す。認識マークＢＭＰは、構成部材１０４Ｐ及び構成部材１０５Ｐについての情報を示す。認識マークＢＭＱは、構成部材１０４Ｑ及び構成部材１０５Ｑについての情報を示す。
半導体装置３が組み立てられる際には、機器が、認識マークＡＭＰを読み取り、読み取った認識マークＡＭＰにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、複数の構成部材１１０Ｐを構成する構成部材１０２及び構成部材１０３を吸着し、吸着した構成部材１０２及び構成部材１０３を搭載位置上に軸移動し、軸移動した構成部材１０２及び構成部材１０３を当該搭載位置に搭載する。また、機器が、認識マークＡＭＱを読み取り、読み取った認識マークＡＭＱにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、複数の構成部材１１０Ｑを構成する構成部材１０２及び構成部材１０３を吸着し、吸着した構成部材１０２及び構成部材１０３を搭載位置上に軸移動し、軸移動した構成部材１０２及び構成部材１０３を当該搭載位置に搭載する。また、機器が、認識マークＢＭＰを読み取り、読み取った認識マークＢＭＰにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、構成部材１０４Ｐ及び構成部材１０５Ｐを吸着し、吸着した構成部材１０４Ｐ及び構成部材１０５Ｐを搭載位置上に軸移動し、軸移動した構成部材１０４Ｐ及び構成部材１０５Ｐを当該搭載位置に搭載する。また、機器が、認識マークＢＭＱを読み取り、読み取った認識マークＢＭＱにより示される情報を取得する。また、吸装着機が、取得された情報にしたがって、構成部材１０４Ｑ及び構成部材１０５Ｑを吸着し、吸着した構成部材１０４Ｑ及び構成部材１０５Ｑを搭載位置上に軸移動し、軸移動した構成部材１０４Ｑ及び構成部材１０５Ｑを当該搭載位置に搭載する。
実施の形態３の発明によれば、実施の形態１の発明と同様に、レシピを作成することなく、複数の構成部材１１０Ｐ及び複数の構成部材１１０Ｑを構成部材１０１上に自動搭載することができる。
また、実施の形態３の発明によれば、実施の形態２の発明と同様に、積層される２個以上の構成部材１０２及び１０３を同じ搭載位置に自動搭載することができる。また、積層される２個以上の構成部材１０４Ｐ及び１０５Ｐを同じ搭載位置に自動搭載することができる。また、積層される２個以上の構成部材１０４Ｑ及び１０５Ｑを同じ搭載位置に自動搭載することができる。
加えて、実施の形態３の発明によれば、複数の構成部材１１０Ｐを構成する構成部材１０２及び構成部材１０３と、複数の構成部材１１０Ｑを構成する構成部材１０２及び構成部材１０３と、を互いに異なる搭載位置に自動搭載することができる。また、構成部材１０４Ｐ及び構成部材１０５Ｐと、構成部材１０４Ｑ及び構成部材１０５Ｑと、を互いに異なる搭載位置に自動搭載することができる。
５ 実施の形態４
図８は、実施の形態４の半導体装置、及びその製造の途上で使用される冶具を模式的に図示する分解斜視図である。図９は、実施の形態４の半導体装置、及びその製造の途上で使用される冶具を模式的に図示する断面図である。
図８及び図９に図示される実施の形態４の半導体装置４は、図６及び図７に図示される実施の形態３の半導体装置３と主に下述する点で相違する。下述されない点については、実施の形態３の半導体装置３において採用される構成と同様の構成が実施の形態４の半導体装置４においても採用される。図１及び図２に図示される実施の形態１の半導体装置１、又は図４及び図５に図示される実施の形態２の半導体装置２において採用される構成と同様の構成が実施の形態４の半導体装置４においても採用されてもよい。
図８及び図９に図示される冶具ＡＪは、第１の構成部材Ａ１上に第２の構成部材Ａ２Ｐ及び第２の構成部材Ａ２Ｑが搭載される際に第１の構成部材Ａ１上に搭載される。冶具ＡＪは、第２の構成部材Ａ２Ｐ及び第２の構成部材Ａ２Ｑの平面形状に適合する平面形状をそれぞれ有する開口ＡＲＰ及び開口ＡＲＱを有する。開口ＡＲＰ及び開口ＡＲＱには、第２の構成部材Ａ２Ｐ及び第２の構成部材Ａ２Ｑがそれぞれ収容される。これにより、第２の構成部材Ａ２Ｐ及び第２の構成部材Ａ２Ｑの位置決めを行うことができる。
図８及び図９に図示される冶具ＢＪは、第１の構成部材Ｂ１上に第２の構成部材Ｂ２Ｐ及び第２の構成部材Ｂ２Ｑが搭載される際に第１の構成部材Ｂ１上に搭載される。冶具ＢＪは、第２の構成部材Ｂ２Ｐ及び第２の構成部材Ｂ２Ｑの平面形状に適合する平面形状をそれぞれ有する開口ＢＲＰ及び開口ＢＲＱを有する。開口ＢＲＰ及び開口ＢＲＱには、第２の構成部材Ｂ２Ｐ及び第２の構成部材Ｂ２Ｑがそれぞれ収容される。これにより、第２の構成部材Ｂ２Ｐ及び第２の構成部材Ｂ２Ｑの位置決めを行うことができる。
第１の構成部材Ａ１の認識マークＡＭＰ及び認識マークＡＭＱは、冶具ＡＪについての情報をさらに示す。
第１の構成部材Ｂ１の認識マークＢＭＰ及び認識マークＢＭＱは、冶具ＢＪについての情報をさらに示す。
実施の形態４の発明によれば、実施の形態１の発明と同様に、レシピを作成することなく、複数の構成部材１１０Ｐ及び複数の構成部材１１０Ｑを構成部材１０１上に自動搭載することができる。
また、実施の形態４の発明によれば、実施の形態２の発明と同様に、積層される２個以上の構成部材１０２及び１０３を同じ搭載位置に自動搭載することができる。また、積層される２個以上の構成部材１０４Ｐ及び１０５Ｐを同じ搭載位置に自動搭載することができる。また、積層される２個以上の構成部材１０４Ｑ及び１０５Ｑを同じ搭載位置に自動搭載することができる。
また、実施の形態４の発明によれば、複数の構成部材１１０Ｐを構成する構成部材１０２及び構成部材１０３と、複数の構成部材１１０Ｑを構成する構成部材１０２及び構成部材１０３と、を互いに異なる搭載位置に自動搭載することができる。また、構成部材１０４Ｐ及び構成部材１０５Ｐと、構成部材１０４Ｑ及び構成部材１０５Ｑと、を互いに異なる搭載位置に自動搭載することができる。
加えて、実施の形態４の発明によれば、レシピを作成することなく、冶具ＡＪを第１の構成部材Ａ１上に搭載することができ、冶具ＢＪを第１の構成部材Ｂ１上に搭載することができる。このため、第２の構成部材Ａ２Ｐ、第２の構成部材Ａ２Ｑ、第２の構成部材Ｂ２Ｐ及び第２の構成部材Ｂ２Ｑの位置決めを行うことができ、第２の構成部材Ａ２Ｐ、第２の構成部材Ａ２Ｑ、第２の構成部材Ｂ２Ｐ及び第２の構成部材Ｂ２Ｑの搭載位置の精度を向上することができる。
実施の形態１の半導体装置１及び実施の形態２の半導体装置２が組み立てられる際に、冶具ＡＪ及び冶具ＢＪと同様の冶具が用いられてもよい。
６ 実施の形態５
実施の形態５の半導体装置は、図１及び図２に図示される実施の形態１の半導体装置１、図４及び図５に図示される実施の形態２の半導体装置２、図６及び図７に図示される実施の形態３の半導体装置３、又は図８及び図９に図示される実施の形態４の半導体装置４と下述する点で相違する。下述されない点については、実施の形態１の半導体装置１、実施の形態２の半導体装置２、実施の形態３の半導体装置３又は実施の形態４の半導体装置４において採用される構成と同様の構成が実施の形態５の半導体装置においても採用される。
実施の形態５の半導体装置においては、認識マークが、レーザー印字により形成される。これにより、認識マークが形成される領域に凹凸が形成され、認識マーク上に構成部材が搭載された際に凹凸上に構成部材が搭載される。これにより、凹凸上に搭載される構成部材の接合強度がアンカー効果により向上する。
認識マークが、金属蒸着により形成されてもよい。これにより、認識マーク上に搭載される構成部材の接合性に認識マークが影響を与えることが抑制され、認識マークが形成されない場合と同等の構成部材の接合強度を得ることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１，２，３，４ 半導体装置、１０１，１０２，１０３，１０４，１０４Ｐ，１０４Ｑ，１０５，１０５Ｐ，１０５Ｑ 構成部材、１１０，１１０Ｐ，１１０Ｑ 複数の構成部材、Ａ１，Ｂ１ 第１の構成部材、Ａ２，Ａ２Ｐ，Ａ２Ｑ，Ｂ２，Ｂ２Ｐ，Ｂ２Ｑ 第２の構成部材、ＡＭ，ＢＭ，ＡＭＰ，ＡＭＱ，ＢＭＰ，ＢＭＱ 認識マーク、ＡＪ，ＢＪ 冶具、ＡＲ，ＢＲ 開口。

Claims (7)

  1. 構成部材と、
    前記構成部材上に搭載され、積層される複数の構成部材と、
    を備え、
    前記構成部材及び前記複数の構成部材は、
    第１の構成部材と、
    前記第１の構成部材上に搭載される第２の構成部材と、
    を含み、
    前記第１の構成部材は、前記第２の構成部材についての情報を示す認識マークを有し、
    前記認識マークは、前記第１の構成部材上に前記第２の構成部材が搭載される際に前記第１の構成部材上に配置される冶具についての情報をさらに示す
    半導体装置。
  2. 前記第２の構成部材は、積層される２個以上の構成部材を備える
    請求項１の半導体装置。
  3. 前記２個以上の構成部材は、接合材、及び前記接合材により前記第１の構成部材に接合される被接合部材を備える
    請求項２の半導体装置。
  4. 前記構成部材及び前記複数の構成部材は、前記第１の構成部材上に搭載される複数の第２の構成部材を含み、
    前記第１の構成部材は、前記複数の第２の構成部材についての情報をそれぞれ示す複数の認識マークを有する
    請求項１から３までのいずれかの半導体装置。
  5. 前記認識マークは、バーコード又は２次元コードである
    請求項１から４までのいずれかの半導体装置。
  6. 前記情報は、前記第２の構成部材の品種、搭載位置、搭載角度及び搭載条件からなる群より選択される少なくとも１種を含む
    請求項１から５までのいずれかの半導体装置。
  7. 前記第２の構成部材は、前記認識マーク上に搭載される
    請求項１から６までのいずれかの半導体装置。
JP2019088056A 2019-05-08 2019-05-08 半導体装置 Active JP7129944B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019088056A JP7129944B2 (ja) 2019-05-08 2019-05-08 半導体装置
DE102020111065.0A DE102020111065A1 (de) 2019-05-08 2020-04-23 Halbleitervorrichtung
CN202010363022.XA CN111916426A (zh) 2019-05-08 2020-04-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019088056A JP7129944B2 (ja) 2019-05-08 2019-05-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2020184572A JP2020184572A (ja) 2020-11-12
JP7129944B2 true JP7129944B2 (ja) 2022-09-02

Family

ID=72943393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019088056A Active JP7129944B2 (ja) 2019-05-08 2019-05-08 半導体装置

Country Status (3)

Country Link
JP (1) JP7129944B2 (ja)
CN (1) CN111916426A (ja)
DE (1) DE102020111065A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228489A (ja) 1999-02-08 2000-08-15 Rohm Co Ltd チップオンチップの半導体チップおよび半導体装置
JP2006332507A (ja) 2005-05-30 2006-12-07 Kyocera Corp 電子部品収納用パッケージ、電子部品搭載用基板および電子装置
JP2007088329A (ja) 2005-09-26 2007-04-05 Toshiba Corp マルチチップパッケージ型半導体装置
WO2016181434A1 (ja) 2015-05-08 2016-11-17 富士機械製造株式会社 確認方法
JP2019050324A (ja) 2017-09-12 2019-03-28 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226786A (ja) * 1989-02-28 1990-09-10 Nec Corp プリント配線基板
JP2012119511A (ja) * 2010-12-01 2012-06-21 Hitachi High-Tech Instruments Co Ltd 電子部品装着装置、電子部品装着装置システム、および、電子部品装着方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228489A (ja) 1999-02-08 2000-08-15 Rohm Co Ltd チップオンチップの半導体チップおよび半導体装置
JP2006332507A (ja) 2005-05-30 2006-12-07 Kyocera Corp 電子部品収納用パッケージ、電子部品搭載用基板および電子装置
JP2007088329A (ja) 2005-09-26 2007-04-05 Toshiba Corp マルチチップパッケージ型半導体装置
WO2016181434A1 (ja) 2015-05-08 2016-11-17 富士機械製造株式会社 確認方法
JP2019050324A (ja) 2017-09-12 2019-03-28 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法

Also Published As

Publication number Publication date
DE102020111065A1 (de) 2020-11-12
JP2020184572A (ja) 2020-11-12
CN111916426A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
US8991681B2 (en) Die bonder and bonding method
CN107210206B (zh) 切断装置以及通过切断被切断物而制造多个产品的方法
JP4801558B2 (ja) 実装機およびその部品撮像方法
CN110622631A (zh) 安装顺序决定装置、安装顺序检查装置、安装顺序决定方法及安装顺序检查方法
JP2009094283A (ja) 実装基板の生産方法、表面実装機及び実装基板生産管理装置
JP2004087582A (ja) 回路基板管理方法，タグチップの装着方法および電子回路生産システム
JP7129944B2 (ja) 半導体装置
JPH09307288A (ja) 電子部品実装装置
JP4122170B2 (ja) 部品実装方法及び部品実装装置
KR100447310B1 (ko) 실장기 및 그 부품 장착 방법
JP4781945B2 (ja) 基板処理方法および部品実装システム
WO2015166543A1 (ja) 位置出し穴付き基板の製造方法および製造装置ならびに複数の位置出し穴付き基板
JP5510299B2 (ja) 露光装置および露光方法
JP4938380B2 (ja) 部品実装装置
US6315185B2 (en) Ball mount apparatus
JP7181027B2 (ja) 認識装置、表面実装機および認識対象の位置認識方法
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP4989349B2 (ja) 部品実装装置
JP6607740B2 (ja) 電子部品実装機および電子部品実装方法
JP7473684B2 (ja) 部品確認装置および部品確認方法
JP6413650B2 (ja) 押付装置及び配置装置並びに基板装置の製造方法
EP3920677B1 (en) Work machine
JP4969977B2 (ja) 部品実装装置
US20160152419A1 (en) Delivery method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7129944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150