KR101660442B1 - 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 - Google Patents

반도체 패키지 제조용 리드프레임 및 이의 제조 방법 Download PDF

Info

Publication number
KR101660442B1
KR101660442B1 KR1020150014884A KR20150014884A KR101660442B1 KR 101660442 B1 KR101660442 B1 KR 101660442B1 KR 1020150014884 A KR1020150014884 A KR 1020150014884A KR 20150014884 A KR20150014884 A KR 20150014884A KR 101660442 B1 KR101660442 B1 KR 101660442B1
Authority
KR
South Korea
Prior art keywords
frame
support bar
semiconductor package
lead frame
blade
Prior art date
Application number
KR1020150014884A
Other languages
English (en)
Other versions
KR20160093947A (ko
Inventor
이용주
김홍배
김현준
정형국
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150014884A priority Critical patent/KR101660442B1/ko
Publication of KR20160093947A publication Critical patent/KR20160093947A/ko
Application granted granted Critical
Publication of KR101660442B1 publication Critical patent/KR101660442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

본 발명은 다수의 개별 유니트를 갖는 스트립 형태의 리드프레임 구조를 새롭게 개선하여, 칩 부착 및 블럭 몰딩 후 패키지 테스트를 위한 하프 커팅시 버어(burr) 등이 발생하는 것을 용이하게 방지할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이의 제조 방법에 관한 것이다.
즉, 본 발명은 리드프레임을 구성하는 골격프레임을 하프에칭된 구조로 개선하여, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킴으로써, 각 유니트의 각 리드를 연결하는 지지바를 용이하게 하프 커팅할 수 있을 뿐만 아니라 버어 발생을 방지할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 리드프레임 및 이의 제조 방법{Lead frame for semiconductive package and method for manufacturing the same}
본 발명은 반도체 패키지 제조용 리드프레임 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 다수의 개별 유니트를 갖는 스트립 형태의 리드프레임 구조를 새롭게 개선하여, 칩 부착 및 블럭 몰딩 후 패키지 테스트를 위한 하프 커팅시 버어(burr) 등이 발생하는 것을 용이하게 방지할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이의 제조 방법에 관한 것이다.
반도체 패키지 제조용 리드프레임은 반도체 패키지를 제조하기 위한 기판의 한 종류로서, 전체 골격을 이루는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 사이드프레임으로부터 칩탑재판의 사방 모서리에 인접되게 연장된 다수의 리드 등을 포함하여 구성된다.
상기 반도체 패키지를 칩의 크기에 가깝게 제조하기 위하여 리드프레임을 매우 얇고 작게 제작하고 있고, 또한 단위 생산성을 향상시키기 위하여 다수의 반도체 패키지 영역이 한꺼번에 매트릭스 배열을 이루도록 제작되고 있으며, 이렇게 제작된 리드프레임중 하나를 소위 "마이크로 리드프레임(MLF: Micro Lead Frame)"이라 칭한다.
여기서, 종래의 마이크로 리드프레임 및 이를 이용한 반도체 패키지 구조를 살펴보면 다음과 같다.
첨부한 도 8을 참조하면, 반도체 패키지 제조를 위한 다수의 유니트 영역이 가로 및 세로 방향을 따라 배열된 스트립 타입의 리드프레임이 제작 구비된다.
상기 리드프레임(100)의 사방에는 골격 역할을 하는 사이드프레임(102)이 위치하고, 사이드프레임(102)의 안쪽에는 마이크로 반도체 패키지 제조를 위한 다수의 유니트(104)가 가로 및 세로 방향을 따라 일체로 연결되며 배열된다.
특히, 상기 사이드프레임(102)과 가장 위쪽 유니트(104)들 사이, 그리고 사이드프레임(102)과 가장 아래쪽 유니트(104)들 사이에는 리드프레임(100)의 강성 유지를 위한 골격(skeleton)프레임(110)이 일체로 연결된다.
상기 골격프레임(110)은 매우 많은 유니트(104)들을 사이드프레임(102)이 잡아주는데 한계가 있고, 각 공정 간의 핸들링시 흔들림을 잡아주기 위하여 일종의 강성보강 영역으로 제작된 것이다.
이때, 상기 유니트(104)는 골격프레임(110)과 일체로 연결되는 지지바(106)와, 이 지지바(106)로부터 안쪽으로 나란히 배열되는 복수의 리드(108)로 구성된다.
또한, 상기 각 리드(108)의 상면은 평평한 면으로 형성되고, 저면에서 앞쪽부분에는 하프 에칭부(108-1)가 형성되고, 그 뒤쪽 부분은 패키지 완성후 마더보드와 전기적으로 연결되는 패드면(108-2)으로 형성된다.
이와 같은 종래의 리드프레임(100)은 그 상면은 전체적으로 동일 평면을 이루는 평평한 면으로 형성되고, 그 저면에서는 골격프레임(110)과 패드면(108-2)이 동일 평면을 이루고, 지지바(106) 만이 하프에칭된 면으로 형성된다.
상기와 같이 제작된 종래의 리드프레임을 이용한 반도체 패키지 제조 공정을 살펴보면 다음과 같다.
먼저, 첨부한 도 13에서 보듯이 리드프레임의 각 유니트(104)를 구성하는 리드(108)의 상면 앞쪽부분에 반도체 칩(112)을 부착시키고, 이어서 반도체 칩(112)의 본딩패드와 리드(108)의 상면 뒤쪽부분 간을 도전성 와이어(114)로 연결한 후, 반도체 칩(112)와 도전성 와이어(114) 등을 봉지시키는 몰딩 공정이 진행된다.
상기 몰딩 공정은 첨부한 도 9에서 보듯이 다수의 유니트(104)를 포함하는 리드프레임(100)의 전체 표면에 걸쳐, 일종의 오버몰딩과 같은 블럭몰딩 공정으로 진행된다.
이때, 상기 반도체 칩(112)과 리드(108), 도전성 와이어(114) 등이 몰딩수지(116)에 의하여 봉지되는 상태가 되고, 각 리드(108)의 패드면(108-2)만이 외부로 노출되는 상태가 된다.
이어서, 상기 각 유니트(104)를 개개의 반도체 패키지로 소잉하기 전에 테스트를 위하여 유니트(104)의 각 리드(108)를 독립적인 단자가 되도록 하프 커팅하는 공정이 진행된다.
첨부한 도 10을 참조하면, 하프 커팅을 위한 블레이드(118)의 스타팅 포인트는 블레이드(118)가 원형으로 되어 있기 때문에 골격프레임(110)과 서로 이웃하는 리드(108)를 일체로 연결하는 지지바(106)가 서로 공유되는 지점이 된다.
이때, 상기 골격프레임(110)의 두께에 비하여 지지바(106)는 하프에칭된 상태이므로, 보다 얇은 두께를 갖는다.
이에, 상기 블레이드(118)가 골격프레임(110)과 지지바(106)가 서로 공유되는 지점을 파고든 다음, 소잉라인 즉, 지지바(106)의 길이방향을 따라 이동하면서 지지바(106)을 커팅하는 하프 커팅 공정이 이루어진다.
따라서, 첨부한 도 11에서 볼 수 있듯이 상기 블레이드(118)가 지지바(106)를 커팅하는 하프 커팅 공정에 의하여 각 리드(108)들이 독립적인 단자로 분리되고, 이와 동시에 각 유니트(104)는 몰딩 수지(116) 즉, 서로 이웃하는 리드 사이에 몰딩된 부분에 의하여 개개의 반도체 패키지로 분리되지 않은 상태를 유지하게 된다.
이어서, 상기 하프 커팅 공정이 종료된 스트립 구조의 리드프레임을 테스트 장비에 탑재하여, 각 유니트(104)의 각 리드(108) 들에 대한 전기적 신호 교환 등이 제대로 이루어지는지 여부를 테스트하는 공정이 진행되고, 이 테스트 공정에 의하여 각 유니트(104)들은 양품 및 불량으로 판정된다.
위의 테스트 공정 이후, 각 유니트(104)를 연결하고 있는 몰딩 수지(116) 즉, 서로 이웃하는 리드 사이에 몰딩된 부분을 블레이드로 커팅하는 풀 커팅 공정이 진행됨으로써, 각 유니트(104)들이 개별적으로 분리된 개개의 반도체 패키지로 완성된다.
그러나, 상기한 종래의 리드프레임 패키지는 다음과 같은 문제점이 있다.
첫째, 상기 하프 커팅 공정시, 블레이드의 스타팅 포인트에서 블레이드가 하프 에칭된 지지바에 비하여 더 두꺼운 골격프레임을 파고든 다음, 지지바의 길이방향을 따라 이동하면서 지지바을 커팅하는 바, 블레이드와 골격프레임의 종단면(커팅면) 간의 접촉 면적이 큼에 따라 골격프레임의 커팅면으로부터 버어(burr)가 많이 발생하는 문제점이 있다.
둘째, 골격프레임의 커팅면에서 발생된 버어가 블레이드에 묻은 후, 블레이드가 지지바를 커팅하며 이송할 때, 첨부한 도 12의 (a) 도면에서 보듯이 각 리드의 커팅면(지지바와 분리되는 면)에 버어가 묻게 되고, 도 12의 (b) 도면에서 보듯이 개개의 반도체 패키지 표면에도 버어 부스러기(debris)가 묻게 되며, 더욱이 도 12의 (c) 도면에서 보듯이 버어가 각 리드를 연결하여 전기적인 쇼트 현상을 유발하는 등의 문제점이 있다.
셋째, 블레이드가 버어가 묻은 상태로 지지바를 커팅하며 지지가게 되면, 도 12의 (d) 도면에서 보듯이 버어에 의하여 각 리드가 짖눌려 변형되는 스미어(smear) 현상이 발생하는 문제점이 있다.
본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위하여 안출한 것으로서, 리드프레임을 구성하는 골격프레임을 하프에칭된 구조로 개선하여, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킴으로써, 각 유니트의 각 리드를 연결하는 지지바를 용이하게 하프 커팅할 수 있을 뿐만 아니라 버어 발생을 방지할 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 사이드프레임과; 사이드프레임의 안쪽에 배열되는 다수의 반도체 패키지 제조용 유니트와; 사이드프레임과 각 유니트 사이에 연결되는 골격프레임; 을 포함하는 반도체 패키지 제조용 리드프레임에 있어서, 상기 골격프레임의 저면에 하프에칭면을 형성하여, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 사이드프레임과, 사이드프레임의 안쪽에 배열되는 다수의 반도체 패키지 제조용 유니트와, 사이드프레임과 각 유니트 사이에 연결되는 골격프레임을 포함하는 반도체 패키지 제조용 리드프레임 제조 방법에 있어서, 상기 리드프레임 제조시 골격프레임의 저면에 하프에칭면을 형성하는 단계를 더 진행하여, 각 유니트의 리드를 분리하는 하프 커팅 공정시 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임 제조 방법을 제공한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
다수의 반도체 패키지 제조용 유니트가 집적된 리드프레임을 제작할 때, 각 유니트의 외곽을 구성하는 골격프레임을 하프에칭된 구조로 개선하여, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킴으로써, 각 유니트의 각 리드를 연결하는 지지바를 블레이드가 용이하게 하프 커팅할 수 있다.
특히, 골격프레임의 두께가 하프에칭에 의하여 크게 감소된 상태이므로, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시켜, 기존에 골격프레임 커팅면에서 발생하던 버어 발생을 방지할 수 있고, 또한 기존에 버어 발생으로 인하여 각 리드의 커팅면(지지바와 분리되는 면)에 버어가 묻거나, 버어 부스러기(debris)가 주변에 비산되거나, 버어로 인하여 리드 간의 전기적인 쇼트 현상을 방지할 수 있다.
도 1 및 도 2는 본 발명의 제1실시예에 따른 반도체 패키지 제조용 리드프레임을 도시한 평면도 및 저면도,
도 3은 본 발명의 리드프레임에 칩 부착 및 블럭 몰딩이 이루어진 후, 도 2의 화살표로 지시한 Y축 소잉라인을 따라 하프 커팅이 이루어지는 과정을 도시한 단면도,
도 4 및 도 5는 각각 하프 커팅 후 및 풀 커팅 후의 모습을 도시한 저면도,
도 6은 본 발명의 제2실시예에 따른 반도체 패키지 제조용 리드프레임을 도시한 저면도,
도 7은 본 발명의 리드프레임에 칩 부착 및 몰딩이 이루어진 후, 도 6의 화살표로 지시한 X축 및 Y축 소잉라인을 따라 하프 커팅이 이루어지는 과정을 도시한 단면도,
도 8은 종래의 리드프레임 구조를 도시한 저면도,
도 9는 종래의 리드프레임에 칩 부착 및 블럭 몰딩 공정이 완료된 후의 모습을 도시한 평면도,
도 10는 종래의 리드프레임에 칩 부착 및 블럭 몰딩 공정이 완료된 후, 스트립 테스트를 위하여 하프 커팅이 이루어진 후 모습을 도시한 저면도,
도 11은 종래의 리드프레임에 칩 부착 및 몰딩이 이루어진 후, 소잉라인을 따라 하프 커팅이 이루어지는 과정을 도시한 단면도,
도 12는 도 11의 하프 커팅시 발생하는 문제점을 도시한 이미지.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
제1실시예
첨부한 도 1 및 도 2는 본 발명의 제1실시예에 따른 반도체 패키지 제조용 리드프레임을 도시한 평면도 및 저면도이다.
도 1 및 도 2에서 보듯이, 본 발명의 제1실시예에 따른 반도체 패키지 제조용 리드프레임(100)은 직사각틀 형상을 이루며 골격 역할을 하는 사이드프레임(102)과, 사이드프레임(102)의 안쪽에 가로 및 세로 방향을 따라 일체로 연결되며 배열되는 다수의 마이크로 반도체 패키지 제조용 유니트(104)를 포함한다.
특히, 상기 사이드프레임(102)과 가장 위쪽 유니트(104)들 사이, 그리고 사이드프레임(102)과 가장 아래쪽 유니트(104)들 사이에는 리드프레임(100)의 강성 유지를 위한 골격프레임(110)이 일체로 연결된다.
상기 골격프레임(110)은 매우 많은 유니트(104)들을 사이드프레임(102)이 잡아주는데 한계가 있고, 각 공정 간의 핸들링시 흔들림을 잡아주기 위하여 일종의 강성보강 영역으로 구비된 것이다.
본 발명의 제1실시예에 따르면, 상기 리드프레임(100)의 제작시 골격프레임(110)의 저면에 대한 화학적 내지 기계적 방법을 이용하여 하프에칭을 실시함으로써, 골격프레임(110)의 저면에 하프에칭면(120)이 형성된다.
상기 골격프레임(110)의 하프에칭면(120)은 후술하는 바와 같이 블레이드의 스타팅 포인트에서 블레이드가 골격프레임(110)을 커팅할 때, 블레이드와 골격프레임(110) 간의 접촉 면적을 최소화시킬 수 있는 역할을 하게 된다.
바람직하게는, 상기 하프에칭면(120)은 리드프레임(100)의 제작시 에칭 공정을 추가하여, 골격프레임(110)의 전체 저면에 걸쳐 한 번에 형성시킬 수 있다.
더욱 바람직하게는, 상기 하프에칭면(120)은 리드프레임(100)의 제작시 에칭 공정을 추가하여, 골격프레임(110)의 소잉라인(블레이드가 하프 커팅을 위하여 지나가는 자리)에만 형성시킬 수 있다.
한편, 상기 유니트(104)는 골격프레임(110)과 일체로 연결되는 지지바(106)와, 이 지지바(106)로부터 안쪽으로 나란히 배열되는 복수의 리드(108)로 구성되고, 리드(108)는 좌측 및 우측에 서로 마주보며 배열된다.
또한, 상기 각 리드(108)의 상면은 평평한 면으로 형성되고, 저면에서 앞쪽부분에는 하프 에칭부(108-1)가 형성되고, 그 뒤쪽 부분은 패키지 완성후 마더보드와 전기적으로 연결되는 패드면(108-2)으로 형성된다.
이와 같이, 본 발명의 제1실시예에 따른 리드프레임(100)은 그 상면은 전체적으로 동일 평면을 이루는 평평한 면으로 형성되고, 그 저면에서는 각 리드(108)의 패드면(108-2)이 동일 평면을 이루는 동시에 골격프레임(110)의 하프에칭면(120)과 각 리드(108)를 연결하며 하프에칭된 지지바(106)가 패드면(108-2) 보다 낮은 면을 이루게 된다.
여기서, 상기와 같이 제작된 본 발명의 제1실시예에 따른 리드프레임을 이용한 반도체 패키지 제조 공정을 살펴보면 다음과 같다.
먼저, 첨부한 도 13에서 보듯이 리드프레임의 각 유니트(104)를 구성하는 리드(108)의 상면 앞쪽부분에 반도체 칩(112)을 부착시키고, 이어서 반도체 칩(112)의 본딩패드와 리드(108)의 상면 뒤쪽부분 간을 도전성 와이어(114)로 연결한 후, 반도체 칩(112)와 도전성 와이어(114) 등을 봉지시키는 몰딩 공정이 진행된다.
상기 몰딩 공정은 첨부한 도 9에서 보듯이 다수의 유니트(104)를 포함하는 리드프레임(100)의 전체 표면에 걸쳐, 일종의 오버몰딩과 같은 블럭몰딩 공정으로 진행된다.
이때, 상기 반도체 칩(112)과 리드(108), 도전성 와이어(114) 등이 몰딩수지(116)에 의하여 봉지되는 상태가 되고, 각 리드(108)의 패드면(108-2)만이 외부로 노출되는 상태가 된다.
이어서, 상기 각 유니트(104)를 개개의 반도체 패키지로 소잉하기 전에 테스트를 위하여 유니트(104)의 각 리드(108)를 독립적인 단자가 되도록 하프 커팅하는 공정이 진행된다.
첨부한 도 3을 참조하면, 하프 커팅을 위한 블레이드(118)의 스타팅 포인트는 블레이드(118)가 원형으로 되어 있기 때문에 골격프레임(110)과 서로 이웃하는 리드(108)를 일체로 연결하는 지지바(106)가 서로 공유되는 지점이 된다.
이때, 상기 골격프레임(110)의 저면이 하프에칭되어 하프에칭면(120)으로 형성된 상태이므로, 기존 대비 두께가 2배 이상 감소된 상태가 되고, 지지바(106)도 하프에칭된 상태이다.
따라서, 도 3에서 보듯이 상기 블레이드(118)의 스타트 포인트에서 블레이드의 하단부가 골격프레임(110)과 지지바(106)가 서로 공유되는 지점을 파고 든 다음, 소잉라인 즉, 지지바(106)의 길이방향을 따라 이동하면서 지지바(106)을 커팅하는 하프 커팅 공정이 이루어지는 바, 상기 골격프레임(110)의 저면이 하프에칭되어 하프에칭면(120)으로 형성된 상태이므로, 블레이드(118)의 스타팅 포인트에서의 블레이드(118)와 골격프레임(110) 간의 접촉 면적을 최소화시킬 수 있다.
즉, 상기 골격프레임(110)의 두께가 하프에칭에 의하여 크게 감소된 상태이므로, 블레이드(118)의 스타팅 포인트에서의 블레이드(118)와 골격프레임(110) 간의 접촉 면적을 최소화킬 수 있고, 그에 따라 각 유니트(104)의 각 리드(106)를 연결하는 지지바(106)가 블레이드(118)에 의하여 용이하게 하프 커팅할 수 있다.
또한, 상기 블레이드(118)의 스타팅 포인트에서의 블레이드(118)와 골격프레임(110) 간의 접촉 면적이 최소화됨에 따라, 기존에 골격프레임(하프에칭 전) 커팅면에서 발생하던 버어 발생을 방지할 수 있고, 또한 기존에 버어 발생으로 인하여 각 리드의 커팅면(지지바와 분리되는 면)에 버어가 묻거나, 버어 부스러기(debris)가 주변에 비산되거나, 버어로 인하여 리드 간의 전기적인 쇼트 현상을 방지할 수 있다.
한편, 위와 같이 블레이드(118)가 골격프레임(110)과 지지바(106)를 커팅하는 하프 커팅 공정이 진행되면, 도 4에서 보듯이 각 리드(108)들이 독립적인 단자로 분리되고, 이와 동시에 각 유니트(104)는 몰딩 수지(116) 즉, 서로 이웃하는 리드 사이에 몰딩된 부분에 의하여 개개의 반도체 패키지로 분리되지 않은 상태를 유지하게 된다.
이어서, 상기 하프 커팅 공정이 종료된 스트립 구조의 리드프레임을 테스트 장비에 탑재하여, 각 유니트(104)의 각 리드(108) 들에 대한 전기적 신호 교환 등이 제대로 이루어지는지 여부를 테스트하는 공정이 진행되고, 이 테스트 공정에 의하여 각 유니트(104)들은 양품 및 불량으로 판정된다.
위의 테스트 공정 이후, 각 유니트(104)를 연결하고 있는 몰딩 수지(116) 즉, 서로 이웃하는 리드 사이에 몰딩된 부분을 블레이드로 커팅하는 풀 커팅 공정이 진행됨으로써, 도 5에서 보듯이 각 유니트(104)들이 개별적으로 분리된 개개의 반도체 패키지로 완성된다.
제2실시예
첨부한 도 6은 본 발명의 제2실시예에 따른 반도체 패키지 제조용 리드프레임을 도시한 저면도이다.
도 6에서 보듯이, 본 발명의 제2실시예에 따른 반도체 패키지 제조용 리드프레임(100)은 직사각틀 형상을 이루며 골격 역할을 하는 사이드프레임(102)과, 사이드프레임(102)의 안쪽에 가로 및 세로 방향을 따라 일체로 연결되며 배열되는 다수의 마이크로 반도체 패키지 제조용 유니트(104)를 포함하고, 제1실시예와 달리 각 유니트(104)에 포함된 리드(108)들이 사방에 배열된 점에서 차이가 있다.
본 발명의 제2실시예에서도 제1실시예와 같이, 상기 리드프레임(100)의 제작시 골격프레임(110)의 저면에 대한 화학적 내지 기계적 방법을 이용하여 하프에칭을 실시함으로써, 골격프레임(110)의 저면에 하프에칭면(120)이 형성된다.
이렇게 구비된 제2실시예의 리드프레임에 상기한 바와 같이 칩 부착 및 몰딩이 이루어진 후, 도 6의 화살표로 지시한 X축 및 Y축 소잉라인을 따라 하프 커팅이 이루어지며, 상기한 제1실시예와 동일하게 이루어진다.
즉, 도 7에서 보듯이 상기 블레이드(118)의 스타트 포인트에서 블레이드의 하단부가 골격프레임(110)을 파고 든 다음, 소잉라인을 따라 이동하면서 골격프레임(110)을 커팅하여, 사방의 리드(108)들을 독립적으로 만들어주게 된다.
이때, 상기 골격프레임(110)의 저면이 하프에칭되어 하프에칭면(120)으로 형성된 상태이므로, 블레이드(118)의 스타팅 포인트에서의 블레이드(118)와 골격프레임(110) 간의 접촉 면적을 최소화시킬 수 있고, 제1실시예와 같이 기존의 버어 발생 및 그로 인한 문제점 발생을 용이하게 방지할 수 있다.
100 : 리드프레임
102 : 사이드프레임
104 : 유니트
106 : 지지바
108 : 리드
108-1 : 하프에칭부
108-2 : 패드면
110 : 골격프레임
112 : 반도체 칩
114 : 도전성 와이어
116 : 몰딩수지
118 : 블레이드
120 : 하프에칭면

Claims (6)

  1. 사이드프레임과;
    상기 사이드프레임의 안쪽에 가로 및 세로 방향을 따라 일체로 연결되며 배열되는 것으로서, 골격프레임과 일체로 연결되는 하프 에칭된 지지바와, 이 지지바로부터 안쪽으로 나란히 배열되는 복수의 리드로 구성되는 다수의 반도체 패키지 제조용 유니트와;
    상기 사이드프레임과 각 반도체 패키지 제조용 유니트 간을 서로 연결하되, 사이드프레임과 각 반도체 패키지 제조용 유니트의 지지바 간에 연결되어, 다수의 반도체 패키지 제조용 유니트를 잡아주는 강성 보강영역인 골격프레임;
    을 포함하는 반도체 패키지 제조용 리드프레임에 있어서,
    상기 하프 에칭된 지지바와 동일 평면을 이루도록 상기 골격프레임의 저면에 하프에칭면을 형성하여, 블레이드의 스타팅 포인트에서 블레이드의 하단부가 골격프레임과 지지바가 서로 공유되는 지점을 파고 들도록 함으로써, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 청구항 1에 있어서,
    상기 하프에칭면은 골격프레임의 전체 저면에 걸쳐 형성되는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  3. 청구항 1에 있어서,
    상기 하프에칭면은 골격프레임의 전체 저면 중 블레이드가 지나가는 부분에만 형성되는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  4. 사이드프레임과;
    상기 사이드프레임의 안쪽에 가로 및 세로 방향을 따라 일체로 연결되며 배열되는 것으로서, 골격프레임과 일체로 연결되는 하프 에칭된 지지바와, 이 지지바로부터 안쪽으로 나란히 배열되는 복수의 리드로 구성되는 다수의 반도체 패키지 제조용 유니트와;
    상기 사이드프레임과 각 반도체 패키지 제조용 유니트 간을 서로 연결하되, 사이드프레임과 각 반도체 패키지 제조용 유니트의 지지바 간에 연결되어, 다수의 반도체 패키지 제조용 유니트를 잡아주는 강성 보강영역인 골격프레임;
    을 포함하는 반도체 패키지 제조용 리드프레임 제조 방법에 있어서,
    상기 리드프레임 제조시 상기 하프 에칭된 지지바와 동일 평면을 이루도록 골격프레임의 저면에 하프에칭면을 형성하는 단계를 더 진행하여,
    상기 각 반도체 패키지 제조용 유니트의 리드를 분리하는 하프 커팅 공정시, 블레이드의 스타팅 포인트에서 블레이드의 하단부가 골격프레임과 지지바가 서로 공유되는 지점을 파고 들도록 함으로써, 블레이드의 스타팅 포인트에서의 블레이드와 골격프레임 간의 접촉 면적을 최소화시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임 제조 방법.
  5. 청구항 4에 있어서,
    상기 하프에칭면을 형성할 때, 골격프레임의 전체 저면에 걸쳐 형성하는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임 제조 방법.
  6. 청구항 4에 있어서,
    상기 하프에칭면을 형성할 때, 골격프레임의 전체 저면 중 블레이드가 지나가는 부분에만 형성하는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임 제조 방법.
KR1020150014884A 2015-01-30 2015-01-30 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 KR101660442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150014884A KR101660442B1 (ko) 2015-01-30 2015-01-30 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014884A KR101660442B1 (ko) 2015-01-30 2015-01-30 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160093947A KR20160093947A (ko) 2016-08-09
KR101660442B1 true KR101660442B1 (ko) 2016-10-10

Family

ID=56712350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014884A KR101660442B1 (ko) 2015-01-30 2015-01-30 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101660442B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008244A (ko) * 2000-07-20 2002-01-30 마이클 디. 오브라이언 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법
KR101486790B1 (ko) * 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임

Also Published As

Publication number Publication date
KR20160093947A (ko) 2016-08-09

Similar Documents

Publication Publication Date Title
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9363901B2 (en) Making a plurality of integrated circuit packages
TW201626473A (zh) 具有改良接觸引腳之平坦無引腳封裝
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
JP2018056369A (ja) 半導体装置の製造方法
JP2019160882A (ja) 半導体装置およびその製造方法
TWM551755U (zh) 泛用型導線架
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR101660442B1 (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법
US8643156B2 (en) Lead frame for assembling semiconductor device
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
CN114981940A (zh) 在坚固的封装衬底中具有分割裸片垫的经封装电子装置
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
US20230095545A1 (en) Semiconductor Packages and Methods for Manufacturing Thereof
US20240055327A1 (en) Pre-plated lead tip for wettable flank leadframe
US20150206829A1 (en) Semiconductor package with interior leads
EP3179509A1 (en) Method for manufacturing a semiconductor package
KR101049486B1 (ko) 발광 다이오드 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant