KR20020008244A - 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법 - Google Patents
리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법 Download PDFInfo
- Publication number
- KR20020008244A KR20020008244A KR1020000041644A KR20000041644A KR20020008244A KR 20020008244 A KR20020008244 A KR 20020008244A KR 1020000041644 A KR1020000041644 A KR 1020000041644A KR 20000041644 A KR20000041644 A KR 20000041644A KR 20020008244 A KR20020008244 A KR 20020008244A
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- lead
- frame body
- strip
- mounting plate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
이 발명은 리드프레임 스트립과 이를 이용한 반도체패키지 및 그 제조 방법에 관한 것으로, 리드프레임 스트립을 다수의 리드프레임 유닛이 매트릭스 형상으로 형성된 서브스트립 단위로 봉지하여 소잉함으로써 다량의 반도체패키지를 용이하게 제조할 수 있고, 또한 소잉 공정중에 리드의 측부에 하부를 향하는 버가 발생하더라도 그 반도체패키지를 마더보드에 용이하게 실장할 수 있도록, 대략 매트릭스 형상을 하는 리드프레임 유닛이 서브스트립을 이루고, 또한 그 서브스트립이 일렬로 다수개 연결된 리드프레임 스트립을 제공하고, 또한 소잉되는 부분에는 할프에칭부가 형성되어 봉지 공정후 소잉 공정에서 버가 발생하더라도 상기 버가 봉지재로 형성된 패키지몸체의 두께에 의해 상쇄됨으로써 마더보드에 용이하게 실장되는 것을 특징으로 함.
Description
본 발명은 리드프레임 스트립과 이를 이용한 반도체패키지 및 그 제조 방법에 관한 것으로, 다수의 리드프레임 유닛이 매트릭스 형상으로 형성된 서브스트립을 구비하고, 그 서브스트립은 다시 일렬로 다수개가 연결된 리드프레임 스트립이 제공되며, 상기 서브스트립 단위로 봉지하여 소잉함으로써 다량의 반도체패키지를 용이하게 제조할 수 있고, 또한 소잉 공정중에 리드의 측부에 하부를 향하는 버가 발생하더라도 그 반도체패키지를 마더보드에 용이하게 실장할 수 있는 리드프레임 스트립과 이를 이용한 반도체패키지 및 그 제조 방법에 관한 것이다.
통상 반도체패키지용 리드프레임은 구리(Cu), 철(Fe), 구리합금(Cu Alloy) 등의 연속된 금속 스트립(Strip)을 기계적 스탬핑(Stamping)이나 화학적 에칭(Etching)에 의해 제조한 것으로, 그 역할은 반도체칩과 외부 회로를 연결시켜 주는 전선(Lead) 역할과 반도체패키지를 마더보드(Mother Board)에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 것을 말한다.
최근에는 반도체패키지의 크기가 점차 소형화(예를 들면 5×5mm)됨에 따라, 상기 반도체패키지의 구성 요소인 리드프레임도 점차 소형화되고 있으며, 또한 그 두께도 얇아지고 있다.
이러한 리드프레임의 일례를 도1a 및 도1b에 도시하였으며, 이를 참조하여 종래의 통상적인 리드프레임(리드프레임 스트립(100')) 구조를 설명하면 다음과 같다.
먼저 도1a를 참조하면 대략 직사각 판상의 프레임몸체(11)가 구비되어 있고, 상기 프레임몸체(11) 내측에는 차후 봉지재로 봉지되어 낱개의 반도체패키지로 소잉(Sawing) 또는 싱귤레이션(Singulation)되도록 다수의 리드프레임 유닛(12)이 하나의 행을 이루며 연결되어 있다. 여기서, 상기 하나의 행을 이루는 한 묶음을 서브스트립(10)으로 정의한다. 상기 서브스트립(10)은 다시 프레임몸체(11)에 구비된 슬롯(18)을 경계로 다수가 일렬로 더 연결되어 있다. 여기서, 상기와 같이 다수의 서브스트립(10)이 연결된 상태를 리드프레임 스트립(100')으로 정의한다.
한편, 상기 프레임몸체(11)에 가장 근접한 리드프레임 유닛(12)들은 그 프레임몸체(11)에 직접 연결되어 있고, 또한 리드프레임 유닛(12) 각각은 상기 프레임몸체(11)에 구비된 프레임바(13)에 연결되어 있다.
다음으로 상기 각 리드프레임 유닛(12)의 구조를 도1b를 참조하여 보다 상세히 설명하면 다음과 같다.
중앙에 반도체칩이 탑재되는 칩탑재판(17)이 구비되어 있고, 상기 칩탑재판(17)의 네모서리에는 타이바(16)가 형성되어 외측으로 연장되어 있다. 또한, 상기 칩탑재판(17)과 일정거리 이격된 외주연에는 대략 방사상으로 다수의 리드(14)가 형성되어 있으며, 상기 리드(14)는 전술한 바와 같이 프레임몸체(11)에 직접 연결되어 있거나, 또는 프레임바(13)에 연결되어 있다. 또한, 상기 타이바(16)도 상기 리드(14)중 소정 리드(14)에 연결되어 상기 칩탑재판(17)을 지지하고 있다. 여기서, 상기 타이바(16)는 프레임몸체(11) 또는 프레임바(13)에 직접 연결될 수도 있다.
계속해서, 상기 리드프레임 유닛(12) 또는 리드프레임 스트립(100')의 전체적인 두께는 모두 동일한 것은 아니다. 즉, 도1b에서 해칭으로 도시된 부분은 나머지 리드프레임 유닛(12)의 두께보다 대략 절반 정도가 얇은 할프에칭부(14a,16a,17a)이다. 보다 상세히 설명하면, 상기 리드(14), 타이바(16) 및 칩탑재판(17)에 할프에칭부(14a,16a,17a)가 형성되어 있다.
도면중 미설명 부호 14c는 리드(14) 측면으로 돌출된 돌출부이며, 이 돌출부에도 할프에칭부가 형성될 수 있다. 상기 돌출부는 차후 리드프레임 유닛(12)이 봉지재로 봉지되어 형성된 패키지몸체(33) 내측에서 쉽게 이탈되지 않토록 하는 수단이며, 이는 형성하지 않을 수도 있다.
한편, 이러한 리드프레임 스트립을 이용한 낱개의 반도체패키지(30')의 구조를 설명하면 다음과 같다.
도시된 바와 같이 중앙에 리드프레임 유닛(12)의 한 구성 요소인 칩탑재판(17)이 구비되어 있고, 상기 칩탑재판(17)과 일정 거리 이격된 동일 평면에는 다수의 리드(14)가 형성되어 있다. 상기 칩탑재판(17)의 상면에는 접착제로 반도체칩(31)이 접착되어 있으며, 상기 반도체칩(31)은 도전성와이어(32)에 의해 상기 리드(14)와 접속되어 있다. 상기 반도체칩(31), 도전성와이어(32), 칩탑재판(17) 및 리드(14) 등은 봉지재로 봉지되어 소정의 패키지몸체(33)를 형성하고 있다.
상기 패키지몸체(33)의 칩탑재판(17) 및 리드(14) 하면은 상기 패키지몸체(33)의 하부측으로 노출되어 있다. 따라서, 차후 상기 리드(14) 하면이마더보드의 소정 회로패턴에 접속된다.
또한, 상기 패키지몸체(33)는 리드(14)의 측면에서부터 내측으로 일정거리 이격된 채 형성되어 있으며, 따라서 상기 패키지몸체(33) 외측에서 리드(14)의 상면은 외부로 노출되어 있다.
더불어, 상기 리드(14) 및 칩탑재판(17) 하면에는 일정 깊이의 할프에칭부(14a,17a)가 형성되어 있으며, 이는 패키지몸체(33)와 인터락킹됨으로써 패키지몸체(33)에서 상기 리드(14)나 칩탑재판(17)이 쉽게 이탈되지 않토록 한다.
이러한 리드프레임 스트립(100')을 이용한 반도체패키지(30')의 제조 방법을 간단히 설명하면 다음과 같다.
1. 리드프레임 스트립 제공 단계로서, 전술한 바와 같이 다수의 리드프레임 유닛(12)이 행을 이루며 다수가 연결되어 서브스트립(10)을 이루고, 이 서브스트립(10)은 다시 일렬로 연결된 리드프레임 스트립(100')을 제공한다.
2. 반도체칩 제공 단계로서, 웨이퍼(Wafer)에서 양품의 반도체칩(31)만을 소잉하여 제공한다.
3. 반도체칩 탑재 단계로서, 상기 리드프레임 스트립(100')에 구비된 다수의 칩탑재판(17) 상면에 접착제를 개재하고, 그 상면에 양품의 반도체칩(31)을 접착한다.
4. 와이어 본딩 공정으로서, 상기 각 리드프레임 유닛(12)에 구비된 다수의 리드(14)와 각 반도체칩(31)을 도전성와이어(32)로 접속한다.
5. 봉지 단계로서, 상기 반도체칩(31), 도전성와이어(32), 칩탑재판(17), 리드(14) 등을 봉지재로 봉지하여 소정의 패키지몸체(33)를 형성한다. 이때, 상기 하나의 리드프레임 유닛(12)은 봉지재로 각각 봉지되어 리드프레임 유닛(12)마다 독립된 패키지몸체(33)를 갖게된다. 즉, 각각의 리드프레임 유닛(12)에 형성된 패키지몸체(33)는 일정 거리 이격되어 있으며, 프레임몸체(11) 및 다수의 프레임바(13)는 패키지몸체(33) 외측에 위치하게 된다.
6. 소잉 또는 펀칭 단계로서, 상기 리드프레임 스트립(100') 또는 서브스트립(10)에서 각각의 리드프레임 유닛(12)을 소잉 또는 펀칭하여 분리함으로써 독립된 반도체패키지(30')를 얻는다. 이때, 상기 소잉 또는 펀칭은 패키지몸체(33) 외측에 위치하는 프레임몸체(11) 및 프레임바(13) 영역에 수행한다.
그러나 도1c에 도시된 바와 같이 종래의 반도체패키지는 제조 공정중 소잉 또는 싱귤레이션 작업시 리드 측부에 하부를 향하는 버(15)가 발생됨으로써, 상기 반도체패키지를 마더보드에 실장하는 공정에서 접속 불량이 발생하는 문제가 있다.
즉, 봉지 공정이 완료된 후, 상기 리드프레임 유닛의 둘레 부분(프레임 몸체 및 프레임바)을 다이아몬드 블레이드 등을 이용하여 소잉하거나 또는 펀치로 펀칭하여 상기 리드프레임 스트립에서 낱개의 반도체패키지를 분리해야 한다. 그러나, 상기 소잉되는 리드프레임의 리드 두께가 프레임몸체 또는 프레임바와 동일하기 때문에 상기와 같은 소잉 또는 싱귤레이션 공정에서 일정길이의 버가 발생된다. 따라서, 상기 반도체패키지를 마더보드에 실장하는 공정중에 상기 버로 인해 그 리드의 하면 전체가 마더보드의 회로패턴에 정확하게 접속되지 않게 된다.
또한, 상기 리드프레임 스트립은 다수개의 리드프레임 유닛이 행을 이루며하나의 서브스트립을 이루고, 이 서브스트립은 다시 일렬로 다수가 연결된 구조로서 하나의 리드프레임 스트립에서 제조되는 반도체패키지의 갯수가 소량이고, 더불어 각 리드프레임 유닛마다 독립된 패키지몸체를 가짐으로써 봉지를 위한 금형의 구조가 복잡해짐은 물론 그로 인한 불량률도 높은 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 다수의 리드프레임 유닛이 매트릭스 형상으로 형성된 서브스트립을 구비하고, 그 서브스트립은 다시 일렬로 다수개가 연결된 리드프레임 스트립을 제공하며, 상기 서브스트립 단위로 봉지하여 각 리드프레임 유닛별로 소잉함으로써 다량의 반도체패키지를 하나의 리드프레임 스트립에서 제조 할 수 있을 뿐만 아니라, 서브스트립 단위로 봉지함으로써 봉지를 위한 금형의 구조가 간단해짐은 물론 그 불량률도 저하되는 리드프레임 스트립과 이를 이용한 반도체패키지의 제조 방법을 제공하는데 있다.
또한, 반도체패키지의 제조 공정중 리드의 측단에 하부를 향하는 버가 발생하더라도 그 반도체패키지를 마더보드에 용이하게 실장할 수 있는 반도체패키지의 제공에 있다.
도1a는 종래의 리드프레임 스트립을 도시한 평면도이고, 도1b는 그 부분 확대도이며, 도1c는 상기 리드프레임 스트립을 이용한 반도체패키지의 단면도이다.
도2a는 본 발명에 의한 리드프레임 스트립을 도시한 평면도이고, 도2b는 그 부분 확대도이며, 도2c는 상기 리드프레임 스트립을 이용한 반도체패키지의 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 리드프레임 스트립 10; 서브스트립
11; 프레임몸체 12; 리드프레임 유닛
13; 프레임바 14; 리드
15; 버 16; 타이바
17; 칩탑재판 18; 슬롯
11a, 13a, 16a, 17a; 할프에칭부 30; 반도체패키지
31; 반도체칩 32; 도전성와이어
33; 패키지몸체
상기한 목적을 달성하기 위해 본 발명에 의한 리드프레임 스트립은 일정크기의 공간부를 갖는 대략 사각띠 형상의 프레임몸체와; 상기 프레임몸체에 연결되어 상기 공간부에서 가로와 세로로 일정거리 이격된 채 교차되어 있는 프레임바와;상기 프레임몸체 내측 및 프레임바 외측에 대략 직각 방향으로 연장되어 있는 다수의 리드와; 상기 다수의 프레임바 사이에 형성된 각각의 공간에, 리드중 적어도 2개 이상의 리드에 타이바를 통해 연결된 칩탑재판으로 이루어진 서브스트립과; 상기 서브스트립이 슬롯을 경계로 하여 일렬로 다수 연결되어 이루어진 것을 특징으로 한다.
여기서, 상기 프레임몸체는 상기 공간부와 인접한 내주연에 할프에칭부가 형성됨이 바람직하다.
또한, 상기 프레임바는, 상기 프레임몸체의 할프에칭부가 형성된 면과 동일면에, 할프에칭부가 형성됨이 바람직하다.
또한, 상기 리드는, 상기 프레임몸체의 할프에칭부가 형성된 면과 동일면인, 상기 프레임몸체 및 프레임바와 인접한 영역에 할프에칭부가 형성됨이 바람직하다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 반도체칩과; 상기 반도체칩의 하면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연이며, 상기 칩탑재판과 동일면에 형성된 다수의 리드와; 상기 반도체칩과 리드를 전기적으로 접속하는 다수의 도전성와이어와; 상기 반도체칩, 도전성와이어 및 리드가 봉지재로 봉지되어 있되, 상기 칩탑재판 및 리드의 하면은 외측으로 노출되고, 상기 리드의 측단과는 동일한 면을 이루도록 형성된 패키지몸체를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 리드는 상기 패키지몸체와 동일면을 이루는 측단의 하부에 할프에칭부가 형성됨이 바람직하다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 일정크기의 공간부를 갖는 대략 사각띠 형상의 프레임몸체와, 상기 프레임몸체에 연결되어 상기 공간부에서 가로와 세로로 일정거리 이격된 채 교차되어 있는 프레임바와, 상기 프레임몸체 내측 및 프레임바 외측에 대략 직각 방향으로 연장되어 있는 다수의 리드와, 상기 다수의 프레임바 사이에 형성된 각각의 공간에, 리드중 적어도 2개 이상의 리드에 타이바를 통해 연결된 칩탑재판으로 이루어진 서브스트립과; 상기 서브스트립이 슬롯을 경계로 하여 일렬로 다수 연결되어 이루어진 리드프레임 스트립을 제공하는 단계와; 웨이퍼로부터 분리된 양품의 반도체칩을 상기 각 칩탑재판에 접착제를 개재하여 접착하는 단계와; 상기 반도체칩과 상기 칩탑재판의 외주연에 위치된 리드를 도전성와이어로 접속하는 단계와; 상기 리드프레임 스트립의 프레임몸체 내측 전체를 봉지재로 봉지하여 패키지몸체를 형성하되, 상기 리드 및 칩탑재판 하면은 외측으로 노출되도록 봉지하는 단계와; 상기 패키지몸체, 프레임몸체 및 프레임바를 소잉하여 낱개의 반도체패키지로 분리하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 리드프레임 스트립 제공 단계는 상기 프레임몸체, 프레임바 및 상기 프레임몸체와 프레임바에 인접한 리드의 소정 영역에 할프에칭부가 더 형성됨이 바람직하다.
또한, 상기 봉지단계는 상기 프레임몸체, 프레임바 및 리드에 형성된 할프에칭부가 패키지몸체 내측에 위치하도록 봉지함이 바람직하다.
이와 같이 하여 본 발명에 의한 리드프레임 스트립 및 이를 이용한 반도체패키지의 제조 방법에 의하면, 다수의 리드프레임 유닛이 매트릭스 형상으로 형성된 서브스트립을 구비하고, 그 서브스트립은 다시 일렬로 다수개가 연결된 리드프레임 스트립을 제공하며, 상기 서브스트립 단위로 봉지하여 각 리드프레임 유닛별로 소잉함으로써 다량의 반도체패키지를 하나의 리드프레임 스트립에서 제조 할 수 있게 된다.
또한, 리드프레임 스트립이 매트릭스 형상을 하는 다수의 리드프레임 유닛을 갖는 서브스트립 단위로 봉지됨으로써 봉지를 위한 금형의 구조가 간단해짐은 물론 그 불량률도 저하된다.
또한, 상기 리드의 일정 영역에는 할프에칭부가 형성되는데, 이 할프에칭부가 상기 패키지몸체 내측에 위치하게 되며, 따라서 완성된 반도체패키지의 리드 측단에 형성되는 버는 패키지몸체의 측부에만 위치하게 되고, 종래와 같이 리드 하면으로 돌출되지 않음으로써 결국 상기 반도체패키지를 마더보드의 소정 패턴에 접속시킬 때 그 리드 하면이 완벽하게 접속된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a는 본 발명에 의한 리드프레임 스트립(100)을 도시한 평면도이고, 도2b는 상기 리드프레임 스트립중에서 어느 한 리드프레임 유닛(12)을 확대한 평면도이다.
도시된 바와 같이 일정크기의 공간부를 갖는 대략 사각띠(또는 직사각띠) 형상으로서, 상기 공간부와 인접한 내주연을 따라서는 할프에칭부(11a)가 형성된 프레임몸체(11)가 구비되어 있다.
상기 프레임몸체(11)의 공간부에는 그 프레임몸체(11)와 연결되어 가로와 세로로 일정거리 이격된 채 교차되고, 또한 할프에칭부(13a)가 형성된 프레임바(13)가 구비되어 있다.
상기 프레임몸체(11) 내측 및 프레임바(13) 외측에는 대략 직각 방향으로 일정길이 연장되어 다수의 리드(14)가 구비되어 있다.
여기서, 상기 프레임몸체(11)의 할프에칭부(11a) 및 프레임바(13)와 인접한 리드(14)에는 할프에칭부(14b) 형성되어 있다.
상기 다수의 프레임바(13)에 의해 형성된 각각의 공간에는 상기 리드(14)중 적어도 2개 이상(바람직하기로는 4개)의 리드(14)에 타이바(16)가 연결되어 있고, 상기 타이바(16)에는 칩탑재판(17)이 연결되어 있다.
상기 타이바(16) 및 칩탑재판(17)의 둘레도 모두 할프에칭부(16a,17a)가 형성되어 있다. 물론, 상기 칩탑재판(17)을 향하는 리드 단부에도 할프에칭부(14a)가 형성되어 있다.
상기 프레임몸체(11), 프레임바(13), 리드(14), 타이바(16) 및 칩탑재판(17)에 형성된 할프에칭부(11a,13a,14a,14b,16a,17a)는 나머지 부분에 비해 두께가 대략 절반인 영역이다.
또한, 상기와 같이 하여 대략 행과 열을 갖는 다수의 리드프레임 유닛(12)(도2b)이 매트릭스 형상으로 형성된 영역을 전술한 바와 같이 서브스트립(10)으로정의할 수 있는데, 이러한 서브스트립(10)은 슬롯(18)을 사이에 두고 다수가 일렬로 더 연결되어 소위 리드프레임 스트립(100)을 구성하게 된다.
한편, 상기와 같은 리드프레임 스트립(보다 엄밀히 말하면 리드프레임 유닛(12))을 이용한 반도체패키지(30)가 도2c에 도시되어 있다.
도시된 바와 같이 중앙에 리드프레임 유닛(12)의 한 구성 요소인 칩탑재판(17)이 구비되어 있고, 상기 칩탑재판(17)과 일정 거리 이격된 동일 평면에는 다수의 리드(14)가 형성되어 있다. 상기 칩탑재판(17)의 상면에는 접착제로 반도체칩(31)이 접착되어 있으며, 상기 반도체칩(31)은 도전성와이어(32)에 의해 상기 리드(14)와 접속되어 있다. 상기 반도체칩(31), 도전성와이어(32), 칩탑재판(17) 및 리드(14) 등은 봉지재로 봉지되어 소정의 패키지몸체(33)를 형성하고 있다.
여기서, 상기 패키지몸체(33)의 측단면은 소잉된 리드(14)의 측단면과 동일한 면을 형성하고 있다. 또한, 상기 리드(14)의 측단면 하부에는 할프에칭부(14b)가 형성되어 있고, 그 할프에칭부(14b)는 패키지몸체(33) 내측에 위치되어 있다. 따라서, 상기 리드(14)의 측단에 형성된 버(15)는 그 하부의 패키지몸체(33) 측단에 위치하게 됨으로써 종래와 같이 리드(14) 하면으로부터 돌출되어 있지 아니하다. 따라서, 상기 반도체패키지(30)를 마더보드에 실장시, 그 반도체패키지(30)의 리드(14) 하면이 완벽하게 마더보드의 소정 회로패턴에 접속 가능하게 된다.
한편, 종래와 같이 상기 칩탑재판(17) 및 리드(14) 하면은 상기 패키지몸체(33)의 하부측으로 노출되어 있다. 따라서, 차후 상기 리드(14) 하면이마더보드의 소정 회로패턴에 접속된다.
한편, 전술한 리드프레임 스트립(100)을 이용하여 반도체패키지(30)를 제조하는 방법을 설명하면 다음과 같다.
1. 리드프레임 스트립 제공 단계로서, 전술한 바와 같이 일정크기의 공간부를 갖는 대략 사각띠 형상으로서, 상기 공간부와 인접한 내주연에는 할프에칭부(11a)를 갖는 프레임몸체(11)가 구비되고, 상기 프레임몸체(11)에 연결되어 상기 공간부에서 가로와 세로로 일정거리 이격되어 다수가 교차된 동시에 할프에칭부(13a)를 갖는 프레임바(13)가 구비되며, 상기 프레임몸체(11) 내측 및 프레임바(13) 외측에 대략 직각 방향으로 연장되어 있되, 상기 프레임몸체(11) 및 프레임바(13)와 인접한 영역에는 할프에칭부(14b)를 갖는 다수의 리드(14)가 구비되고, 상기 다수의 프레임바(13) 사이에 형성된 각각의 공간에, 리드(14)중 적어도 2개 이상의 리드(14)에 타이바(16)를 통해 칩탑재판(17)이 각각 연결되어 이루어진 서브스트립(10)이 다수개 일렬로 연결된 리드프레임 스트립(100)을 제공한다.
2. 반도체칩 제공 및 탑재 단계로서, 웨이퍼에서 양품의 반도체칩(31)을 분리해내고, 이 분리된 각 반도체칩(31)을 상기 리드프레임에 구비된 수십개 내지 수백개의 모든 칩탑재판(17)에 접착제를 개재하여 접착 및 탑재한다.
3. 와이어 본딩 단계로서, 상기 각 반도체칩(31)과 상기 각 칩탑재판(17)의 외주연에 위치하는 리드(14)를 골드와이어나 알루미늄와이어와 같은 도전성와이어(32)를 이용하여 상호 전기적으로 도통되도록 접속한다.
4. 패키지몸체 형성 단계로서, 상기 리드프레임 스트립(100)에서서브스트립(10)에 형성된 프레임몸체(11)의 내측 전체를 봉지재로 봉지하여 패키지몸체(33)를 형성하되, 상기 프레임몸체(11), 프레임바(13) 및 리드(14)에 형성된 할프에칭부(11a,13a,14a,14b)는 패키지몸체(33) 내측에 위치하도록 하고 또한 상기 리드(14) 및 칩탑재판(17) 하면은 외측으로 노출되도록 봉지한다.
즉, 종래에는 서브스트립(10)에 형성되는 패키지몸체(33)가 각 유닛(12)별로 일정거리 떨어져 위치하도록 봉지하였으나, 본 발명은 모든 리드프레임 유닛(12)이 같은 패키지몸체(33) 내측에 위치하도록 봉지한다.
5. 소잉 단계로서, 상기 패키지몸체(33), 프레임몸체(11) 및 프레임바(13)를 소잉하여 낱개의 반도체패키지(30)로 분리한다. 즉, 프레임몸체(11) 및 프레임바(13)에는 할프에칭부(11a,13a)가 형성되어 있는데, 이 할프에칭부(11a,13a)가 형성된 영역을 소잉함으로써, 그 소잉시에 발생하는 버(15)가 소잉된 패키지몸체(33) 측부에 위치하도록 한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 리드프레임 스트립 및 이를 이용한 반도체패키지의 제조 방법에 의하면, 다수의 리드프레임 유닛이 매트릭스 형상으로 형성된 서브스트립을 구비하고, 그 서브스트립은 다시 일렬로 다수개가 연결된 리드프레임 스트립을 제공하며, 상기 서브스트립 단위로 봉지하여 각 리드프레임 유닛별로 소잉함으로써 다량의 반도체패키지를 하나의 리드프레임 스트립에서 제조 할 수 있는 효과가 있다.
또한, 리드프레임 스트립이 매트릭스 형상을 하는 다수의 리드프레임 유닛을 갖는 서브스트립 단위로 봉지됨으로써 봉지를 위한 금형의 구조가 간단해짐은 물론 그 불량률도 저하된다.
또한, 본 발명에 의한 반도체패키지에 의하면 리드의 일정 영역에 할프에칭부가 형성되는데, 이 할프에칭부가 상기 패키지몸체 내측에 위치하게 되며, 따라서 완성된 반도체패키지의 리드 측단에 형성되는 버는 패키지몸체의 측부에만 위치하게 되고, 종래와 같이 리드 하면으로 돌출되지 않음으로써 결국 상기 반도체패키지를 마더보드의 소정 패턴에 접속시킬 때 그 리드 하면이 완벽하게 접속된다.
Claims (9)
- 일정크기의 공간부를 갖는 대략 사각띠 형상의 프레임몸체와; 상기 프레임몸체에 연결되어 상기 공간부에서 가로와 세로로 일정거리 이격된 채 교차되어 있는 프레임바와; 상기 프레임몸체 내측 및 프레임바 외측에 대략 직각 방향으로 연장되어 있는 다수의 리드와; 상기 다수의 프레임바 사이에 형성된 각각의 공간에, 리드중 적어도 2개 이상의 리드에 타이바를 통해 연결된 칩탑재판으로 이루어진 서브스트립과;상기 서브스트립이 슬롯을 경계로 하여 일렬로 다수 연결되어 이루어진 리드프레임 스트립.
- 제1항에 있어서, 상기 프레임몸체는 상기 공간부와 인접한 내주연에 할프에칭부가 형성된 것을 특징으로 하는 리드프레임 스트립.
- 제2항에 있어서, 상기 프레임바는, 상기 프레임몸체의 할프에칭부가 형성된 면과 동일면에, 할프에칭부가 형성된 것을 특징으로 하는 리드프레임 스트립.
- 제3항에 있어서, 상기 리드는, 상기 프레임몸체의 할프에칭부가 형성된 면과 동일면인, 상기 프레임몸체 및 프레임바와 인접한 영역에 할프에칭부가 형성된 것을 특징으로 하는 리드프레임 스트립.
- 반도체칩과;상기 반도체칩의 하면에 접착제로 접착된 칩탑재판과;상기 칩탑재판의 외주연이며, 상기 칩탑재판과 동일면에 형성된 다수의 리드와;상기 반도체칩과 리드를 전기적으로 접속하는 다수의 도전성와이어와;상기 반도체칩, 도전성와이어 및 리드가 봉지재로 봉지되어 있되, 상기 칩탑재판 및 리드의 하면은 외측으로 노출되고, 상기 리드의 측단과는 동일한 면을 이루도록 형성된 패키지몸체를 포함하여 이루어진 반도체패키지.
- 제5항에 있어서, 상기 리드는 상기 패키지몸체와 동일면을 이루는 측단의 하부에 할프에칭부가 형성된 것을 특징으로 하는 반도체패키지.
- 일정크기의 공간부를 갖는 대략 사각띠 형상의 프레임몸체와, 상기 프레임몸체에 연결되어 상기 공간부에서 가로와 세로로 일정거리 이격된 채 교차되어 있는 프레임바와, 상기 프레임몸체 내측 및 프레임바 외측에 대략 직각 방향으로 연장되어 있는 다수의 리드와, 상기 다수의 프레임바 사이에 형성된 각각의 공간에, 리드중 적어도 2개 이상의 리드에 타이바를 통해 연결된 칩탑재판으로 이루어진 서브스트립과; 상기 서브스트립이 슬롯을 경계로 하여 일렬로 다수 연결되어 이루어진 리드프레임 스트립을 제공하는 단계와;웨이퍼로부터 분리된 양품의 반도체칩을 상기 각 칩탑재판에 접착제를 개재하여 접착하는 단계와;상기 반도체칩과 상기 칩탑재판의 외주연에 위치된 리드를 도전성와이어로 접속하는 단계와;상기 리드프레임 스트립의 프레임몸체 내측 전체를 봉지재로 봉지하여 패키지몸체를 형성하되, 상기 리드 및 칩탑재판 하면은 외측으로 노출되도록 봉지하는 단계와;상기 패키지몸체, 프레임몸체 및 프레임바를 소잉하여 낱개의 반도체패키지로 분리하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
- 제7항에 있어서, 상기 리드프레임 스트립 제공 단계는 상기 프레임몸체, 프레임바 및 상기 프레임몸체와 프레임바에 인접한 리드의 소정 영역에 할프에칭부가 더 형성된 것을 제공하는 반도체패키지의 제조 방법.
- 제8항에 있어서, 상기 봉지단계는 상기 프레임몸체, 프레임바 및 리드에 형성된 할프에칭부가 패키지몸체 내측에 위치하도록 봉지함을 특징으로 하는 반도체패키지의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041644A KR20020008244A (ko) | 2000-07-20 | 2000-07-20 | 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법 |
| US09/845,601 US7042068B2 (en) | 2000-04-27 | 2001-04-27 | Leadframe and semiconductor package made using the leadframe |
| US11/372,597 US8410585B2 (en) | 2000-04-27 | 2006-03-10 | Leadframe and semiconductor package made using the leadframe |
| US13/763,690 US9362210B2 (en) | 2000-04-27 | 2013-02-10 | Leadframe and semiconductor package made using the leadframe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041644A KR20020008244A (ko) | 2000-07-20 | 2000-07-20 | 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020008244A true KR20020008244A (ko) | 2002-01-30 |
Family
ID=19678972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000041644A KR20020008244A (ko) | 2000-04-27 | 2000-07-20 | 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020008244A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160093947A (ko) * | 2015-01-30 | 2016-08-09 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236676A (ja) * | 1995-02-28 | 1996-09-13 | Hitachi Cable Ltd | 半導体装置用リードフレーム |
| JPH08306844A (ja) * | 1995-05-10 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 面実装部品リード端子の製造法 |
| KR20000028854A (ko) * | 1998-10-21 | 2000-05-25 | 김규현 | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법 |
| KR20010058581A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조방법 |
-
2000
- 2000-07-20 KR KR1020000041644A patent/KR20020008244A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236676A (ja) * | 1995-02-28 | 1996-09-13 | Hitachi Cable Ltd | 半導体装置用リードフレーム |
| JPH08306844A (ja) * | 1995-05-10 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 面実装部品リード端子の製造法 |
| KR20000028854A (ko) * | 1998-10-21 | 2000-05-25 | 김규현 | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법 |
| KR20010058581A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160093947A (ko) * | 2015-01-30 | 2016-08-09 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI474455B (zh) | 先進四方扁平無引腳封裝結構 | |
| US8071426B2 (en) | Method and apparatus for no lead semiconductor package | |
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| KR100381837B1 (ko) | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및 | |
| US7338838B2 (en) | Resin-encapsulation semiconductor device and method for fabricating the same | |
| KR100927319B1 (ko) | 스탬핑된 리드프레임 및 그 제조 방법 | |
| US20060255438A1 (en) | Lead frame and resin-encapsulated semiconductor device | |
| JP2001274308A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2001320007A (ja) | 樹脂封止型半導体装置用フレーム | |
| US20060088956A1 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
| US7683462B2 (en) | Chip package structure | |
| KR100355794B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2002083918A (ja) | リードフレーム及び半導体装置 | |
| US7095096B1 (en) | Microarray lead frame | |
| EP1856738A1 (en) | An integrated circuit device package with an additional contact pad, a lead frame and an electronic device | |
| JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
| US6815806B1 (en) | Asymmetric partially-etched leads for finer pitch semiconductor chip package | |
| JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| KR20020008244A (ko) | 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법 | |
| JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11307707A (ja) | リードフレームの製造方法及び樹脂封止型半導体装置 | |
| JP6695166B2 (ja) | リードフレーム、及び半導体パッケージの製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |