JP2007134395A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007134395A
JP2007134395A JP2005323557A JP2005323557A JP2007134395A JP 2007134395 A JP2007134395 A JP 2007134395A JP 2005323557 A JP2005323557 A JP 2005323557A JP 2005323557 A JP2005323557 A JP 2005323557A JP 2007134395 A JP2007134395 A JP 2007134395A
Authority
JP
Japan
Prior art keywords
die bonding
island
semiconductor chip
bonding region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005323557A
Other languages
English (en)
Inventor
Hideki Hiromoto
秀樹 廣本
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005323557A priority Critical patent/JP2007134395A/ja
Publication of JP2007134395A publication Critical patent/JP2007134395A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

【課題】ダイボンディング材にクラックが発生し、半導体チップがアイランドから剥離することを防止するとともに、アイランドにダイボンディングされた半導体チップが傾かない半導体装置を提供する。
【解決手段】半導体装置１０は、半導体チップ１１と、半導体チップ１１がダイボンディング材１５を介してダイボンディングされるアイランド１２とを備えており、アイランド１２は、半導体チップ１１のダイボンディング領域１７を有し、ダイボンディング領域１７内の一部を除いてダイボンディング領域１７の外周全域を含む平面視形状を有する凹部１６が形成されている。ダイボンディング領域１７内において凹部１６が形成されていない島状部１７ｂは、該島状部１７ｂ上に半導体チップ１１を保持可能なものであり、ダイボンディング材１５は、少なくとも半導体チップ１１の裏面の全域とダイボンディング領域１７との間に介在している。
【選択図】図１

Description

この発明は、半導体装置に関する。
従来から、ＬＳＩ等の半導体チップを備えた半導体装置のなかには、アイランドに半導体チップがダイボンディング材を介してダイボンディングされ、この半導体チップの表面（上面）に形成された電極とアイランド周辺に配置されたリード端子とがワイヤで電気的に接続された半導体装置が存在する。このような半導体装置について、図４（ａ）〜（ｃ）を用いて説明する。
図４（ａ）は、従来の半導体装置の一例を模式的に示す縦断面図である。
図４（ａ）に示すように、半導体装置７０は、表面に複数の電極７１ａが形成された半導体チップ７１、半導体チップ７１がダイボンディング材（例えば半田）７５を介してダイボンディングされているアイランド７２、複数本のリード端子７３、電極７１ａとリード端子７３とを電気的に接続するワイヤ７４、及び、これらを封止する樹脂パッケージ部７９を備えている。
図４（ａ）に示した半導体装置７０においては、アイランド７２や樹脂パッケージ部７９等の熱膨張係数が互いに異なるため、実装時や使用時に、熱応力や温度サイクルによる収縮応力が生じ、アイランド７２や樹脂パッケージ部７９に厚さ方向に反る力が加わる場合があった。
その結果、ダイボンディング材７５が薄い場合には、図４（ｂ）に示すように、ダイボンディング材７５に、半導体チップ７１の裏面７１ｂと平行な平面状のクラックＣが生じることがあった。このようなクラックＣは、先ず、ダイボンディング材７５の外周側（半導体チップ７１の裏面７１ｂの外周下側）を起点として発生し、その後、熱応力や温度サイクルによる収縮応力によって漸次内側に進出する。従って、一旦、クラックＣが生じると、半導体チップ７１の裏面７１ｂの全域に広がってしまい、半導体チップ７１がアイランド７２から剥離するおそれがあった。
一方、ダイボンディング材７５を厚くした場合、半導体チップ７１がダイボンディング材７５に沈み込み易くなるため、ダイボンディング材７５の厚さを均一にすることが難しくなる。従って、図４（ｃ）に示すように、半導体チップ７１をダイボンディングするときに、半導体チップ７１が傾いてしまうおそれがあった。半導体チップ７１が傾くと、ワイヤ７４のボンディングを正確に行うことが困難になり、ワイヤ７４と電極７１ａ又はリード端子７３との接続信頼性が低下したり、隣り合うワイヤ７４同士が接触して短絡したりするおそれがあった。
また、従来の半導体装置としては、例えば、半導体チップの裏面の面積より開口面積が小さな凹部がアイランドに形成され、その凹部内にのみ充填されたダイボンディング材を介して、半導体チップがアイランドにダイボンディングされた半導体装置が存在する（例えば、特許文献１参照）。この半導体装置の一例について、図５（ａ）、（ｂ）を用いて説明する。
図５（ａ）は、従来の半導体装置の他の一例を模式的に示す縦断面図であり、（ｂ）は、その部分平面透視図である。
図５（ａ）に示すように、半導体装置８０は、表面に複数の電極８１ａが形成された半導体チップ８１、半導体チップ８１がダイボンディング材８５を介してダイボンディングされているアイランド８２、複数本のリード端子８３、電極８１ａとリード端子８３とを電気的に接続するワイヤ８４、及び、これらを封止する樹脂パッケージ部８９を備えている。
アイランド８２には、凹部８６が形成されていて、ダイボンディング材８５は、凹部８６内にのみ充填されている。図５（ｂ）に示すように、凹部８６の平面視形状は矩形であり、凹部８６の開口面積は、半導体チップ８１の裏面８１ｂの面積より小さい。
半導体装置８０によれば、凹部８６が形成されていない箇所において、半導体チップ８１とアイランド８２とが直接接触することになるため（図５（ａ）参照）、半導体チップ８１をダイボンディングするときに、半導体チップ８１に傾きが生じることはない。
また、従来の半導体装置としては、例えば、アイランドの両面に複数の凹部が形成され、そのアイランドにダイボンディング材を介して半導体チップがダイボンディングされた半導体装置が存在する（例えば、特許文献２参照）。この半導体装置の一例について、図６（ａ）、（ｂ）を用いて説明する。
図６（ａ）は、従来の半導体装置のさらに他の一例を模式的に示す縦断面図であり、（ｂ）は、その部分平面透視図である。
図６（ａ）に示すように、半導体装置９０は、表面に複数の電極９１ａが形成された半導体チップ９１、半導体チップ９１がダイボンディング材９５を介してダイボンディングされているアイランド９２、複数本のリード端子９３、電極９１ａとリード端子９３とを電気的に接続するワイヤ９４、及び、これらを封止する樹脂パッケージ部９９を備えている。
図６（ｂ）に示すように、アイランド９２の表面（半導体チップ９１と対向する面）には、規則的に配列された複数の凹部９６が形成され、アイランド９２の裏面にも、凹部９６と互いに重ならないように、複数の凹部９７が形成されている。凹部９６、９７は、図６（ａ）に示すように、半球状を有している。
半導体装置９０によれば、アイランド９２に複数の凹部９６が形成されているため、半導体チップ９１とアイランド９２との接合面積を広く確保することができる。
特開２０００−２６９４０２号公報 特開２０００−２６９４０１号公報
しかしながら、図５に示した半導体装置８０では、ダイボンディング材８５が、半導体チップ８１の裏面８１ｂの一部と凹部８６との間にのみ介在していて、凹部８６が形成されていない部分と半導体チップ８１の裏面８１ｂとの間には、ダイボンディング材８５が介在していないため、半導体チップ８１とアイランド８２との接合面積が少ない。従って、熱応力や温度サイクルによる収縮応力が生じた場合には、ダイボンディング材８５にクラックが発生したり、半導体チップ８１がダイボンディング材８５から剥離したりするという問題があった。特に、ダイボンディング材８５は、アイランド８２に形成された凹部８６内にのみ充填されるため、ダイボンディング材８５の厚さを確保することが困難であり、クラックや剥離が生じ易いという問題があった。
図６に示した半導体装置９０では、アイランド９２の表面に複数の凹部９６が形成され、アイランド９２の裏面にも複数の凹部９７が形成されているため、アイランド９２自体が薄くなっている。従って、熱応力や温度サイクルによる収縮応力が生じた場合には、アイランド９２が反ってしまい、ダイボンディング材９５にクラックが生じるおそれがあった。
ダイボンディング材９５に、ダイボンディング材９５の外周側を起点として、半導体チップ９１の裏面９１ｂと平行な平面状のクラック（図４（ｂ）参照）が生じる場合、凹部９６の直上では、ダイボンディング材９５の厚さが確保されているため、凹部９６が形成されていない部分と比べればクラックが生じ難い。しかし、アイランド９２には、互いに所定間隔をあけて複数の凹部９６が形成されていて、ダイボンディング材９５の外周下側には、凹部９６が形成されている部分と、凹部９６が形成されていない部分とが、交互に配されているため、凹部９６が形成されていない部分からクラックが生じてしまうという問題があった。
また、アイランド９２には、所定間隔をあけて複数の凹部９６が形成されていて、凹部９６が形成されていない部分が連続して存在するため、一旦、ダイボンディング材９５の外周側を起点としたクラックが生じると、凹部９６が形成されていない部分に沿って上記クラックが内側に進出し易く、上記クラックが半導体チップ９１の裏面９１ｂの全域に広がり易いという問題があった。
さらに、アイランド９２に形成された複数の凹部９６は、その開口面積が小さいため、一旦、ダイボンディング材９５の外周側を起点としたクラックが生じると、凹部９６の直上において、上記クラックの内側への進出を食い止めることが困難である。その結果、ダイボンディング材９５の外周側から内側へ上記クラックが進出してしまい、上記クラックが半導体チップ９１の裏面９１ｂ全域へと広がるおそれがあった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、ダイボンディング材にクラックが発生し、半導体チップがアイランドから剥離することを防止することが可能であるとともに、アイランドにダイボンディングされた半導体チップが傾かない半導体装置を提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１） 半導体チップと、
上記半導体チップがダイボンディング材を介してダイボンディングされるアイランドと
を備えた半導体装置であって、
上記アイランドは、上記半導体チップがダイボンディングされるダイボンディング領域を有し、
上記アイランドには、上記ダイボンディング領域内の一部を除いて上記ダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成され、
上記ダイボンディング領域内において上記凹部が形成されていない島状部は、該島状部上に上記半導体チップを保持可能なものであり、
上記ダイボンディング材は、少なくとも上記半導体チップの裏面の全域と上記ダイボンディング領域との間に介在していることを特徴とする半導体装置。
（１）の発明によれば、半導体チップがダイボンディングされるダイボンディング領域内の一部を除いて上記ダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成されている。従って、ダイボンディング領域の外周全域上において、ダイボンディング材の厚さが確保されるため、ダイボンディング材の外周側を起点としたクラックが生じることを防止することができる。
また、ダイボンディング領域の外周全域上において、ダイボンディング材の厚さが確保されていて、ダイボンディング材の外周側を起点としたクラックが生じることを防止することができるため、ダイボンディング領域内にある島状部の直上で、ダイボンディング材の厚さが薄くなっていても、クラックによって半導体チップが剥離してしまうことを防止することができる。
また、島状部上では、半導体チップがアイランドに接近した状態で保持されるため、半導体チップが傾くことを防止することができる。また、ダイボンディング材は、少なくとも半導体チップの裏面の全域とダイボンディング領域との間に介在しているため、半導体チップとダイボンディング領域との接合面積が広く確保される。
このように、（１）の発明によれば、ダイボンディング領域の外周全域を含む凹部と半導体チップを保持可能な島状部とが存在するため、ダイボンディング領域の外周上にクラックが生じて半導体チップがアイランドから剥離することを防止しつつ、ダイボンディング時に半導体チップが傾くことを防止することができる。
さらに、本発明は、以下のようなものを提供する。
（２） 上記（１）の半導体装置であって、
上記凹部は、上記ダイボンディング領域の中央部の少なくとも一部を除いて上記ダイボンディング領域の全域を含む平面視形状を有することを特徴とする。
（２）の発明によれば、凹部が、ダイボンディング領域の中央部の少なくとも一部を除いて上記ダイボンディング領域の全域を含む平面視形状を有するため、ダイボンディング領域の外周部には、島状部が配置されない。従って、ダイボンディング領域の外周から中心位置までの間に、ダイボンディング材の厚さの厚い部分が幅広く確保される。その結果、ダイボンディング材の外周側を起点としたクラックが生じることを確実に防止することができる。
さらに、本発明は、以下のようなものを提供する。
（３） 上記（１）の半導体装置であって、
上記凹部は、上記ダイボンディング領域の外周部の一部を除いて上記ダイボンディング領域の全域を含む平面視形状を有することを特徴とする。
（３）の発明によれば、凹部は、ダイボンディング領域の外周部の一部を除いて上記ダイボンディング領域の全域を含む平面視形状を有する。従って、ダイボンディング領域の中央部では、ダイボンディング材の厚い領域が広く確保されるため、接合強度を高くすることができる。
また、上記ダイボンディング領域の外周部に島状部が配置されているため、島状部と半導体チップとは、半導体チップの中心位置から離れた位置で近接する。従って、半導体チップは、島状部によって安定した状態で保持されることとなるため、ダイボンディング時に、半導体チップが傾くことを防止することができる。
さらに、本発明は、以下のようなものを提供する。
（４） 上記（１）〜（３）のいずれか１の半導体装置であって、
上記凹部の底面は、少なくとも一部が平面からなることを特徴とする。
（４）の発明によれば、凹部の底面は、少なくとも一部が平面からなるため、ダイボンディング材と凹部の底面との密着性を高めることができる。
例えば、図６に示した半導体装置９０のように、凹部９６が半球状であると、ダイボンディング材９５と凹部９６との密着性が低くなってしまうという問題がある。しかし、（４）の発明では、底面の少なくとも一部が平面であるため、その箇所においてダイボンディング材と凹部との密着性を高めることができ、アイランドとダイボンディング材とを強固に接合することが可能になる。
さらに、本発明は、以下のようなものを提供する。
（５） 上記（４）の半導体装置であって、
上記凹部の側面は、上記凹部の底面の周縁から漸次に立ち上がる曲面を含むことを特徴とする。
（５）の発明によれば、凹部の側面は、凹部の底面の周縁から漸次に立ち上がる曲面を有するため、凹部の底面と側面とによって滑らかに連続した面が構成され、凹部の底面と側面との間に谷が形成されない。従って、凹部の底面と側面との間にダイボンディング材のボイドが生じることを防止することができる。
本発明の半導体チップによれば、ダイボンディング材にクラックが発生し、半導体チップがアイランドから剥離することを防止することが可能であるとともに、アイランドにダイボンディングされた半導体チップが傾くことがない。
本発明に係る半導体装置は、半導体チップと、上記半導体チップがダイボンディング材を介してダイボンディングされるアイランドとを備えた半導体装置であって、上記アイランドは、上記半導体チップがダイボンディングされるダイボンディング領域を有し、上記アイランドには、上記ダイボンディング領域内の一部を除いて上記ダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成され、上記ダイボンディング領域内において上記凹部が形成されていない島状部は、該島状部上に上記半導体チップを保持可能なものであり、上記ダイボンディング材は、少なくとも上記半導体チップの裏面の全域と上記ダイボンディング領域との間に介在している半導体装置である。
本発明の半導体装置には、ダイボンディング領域の外周部の少なくとも一部を除いて上記ダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成されている半導体装置と、ダイボンディング領域の中央部の少なくとも一部を除いて上記ダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成されている半導体装置とが含まれる。
そこで、以下の説明においては、前者を第１の本発明の半導体装置ともいうこととし、後者を第２の本発明ともいうこととする。また、特に両者を区別せずに説明する場合には、単に、本発明の半導体装置ということとする。
［第１実施形態］
まず、第１の本発明の半導体装置について説明することとする。
図１（ａ）は、第１実施形態に係る半導体装置を模式的に示す縦断面図であり、（ｂ）は、（ａ）に示した半導体装置の部分平面透視図である。なお、図１（ａ）は、（ｂ）のＡ−Ａ線断面図である。
図２は、図１に示した半導体装置の部分拡大縦断面図である。
半導体装置１０は、半導体チップ１１、アイランド１２、リード端子１３、ワイヤ１４、吊りリード１８、及び、樹脂パッケージ部１９を備えている。
図１（ａ）に示すように、半導体装置１０は、表面に複数の電極１１ａが形成された半導体チップ１１を備えている。半導体チップ１１としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。
半導体チップ１１は、半田材１５（ダイボンディング材）を介して、アイランド１２のダイボンディング領域１７にダイボンディングされている。なお、ダイボンディング領域１７は、半導体チップ１１の裏面１１ｂと正対する領域（図中、二点鎖線により示す領域）である。
図１（ｂ）に示すように、アイランド１２には、ダイボンディング領域１７の外周部の一部（４つの島状部１７ｂ）を残すようにして、ダイボンディング領域１７の外周１７ｄ全域を含む１つの凹部１６が形成されている。島状部１７ｂは、ダイボンディング領域１７内において凹部１６が形成されていない部分であり、ダイボンディング領域１７の中心位置１７ｃと角１７ｅとを結ぶ線分（図中、一点鎖線により示す線分）上に配置されている。また、島状部１７ｂは、長手方向の辺が上記線分と略平行な平面視矩形状を有している。なお、図中では、角１７ｅに対応する１つの島状部１７ｂにのみ符号を付しているが、残り３つの島状部１７ｂについても同様である。
ダイボンディング領域１７の中心位置１７ｃから島状部１７ｂまでの距離は、ダイボンディング領域１７の中心位置１７ｃからダイボンディング領域１７の外周１７ｄ（角１７ｅ）までの距離の約１／２である。また、４つの島状部１７ｂの総面積は、ダイボンディング領域１７の面積の５％程度である。
なお、本明細書において、ダイボンディング領域の中心位置から島状部までの距離とは、島状部において最もダイボンディング領域の外周に近い箇所を基準としたものをいう。また、島状部の面積とは、島状部の上面の面積をいう。
図１（ａ）に示すように、凹部１６には、島状部１７ｂを覆うように半田材１５が充填されていて、半田材１５は、半導体チップ１１の裏面１１ｂの全域と接している。従って、島状部１７ｂ直上では、半田材１５が薄くなっていて、凹部１６直上では、半田材１５が厚くなっている。
図２に示すように、凹部１６の底面１６ａは、平面を有していて、凹部１６の側面１６ｃは、底面１６ａの周縁１６ｂから漸次に立ち上がる曲面を有している。底面１６ａが平面を有しているため、底面１６ａと半田材１５との密着性を高めることができる。また、底面１６ａは平面を有していて凹凸がないため、エアの巻き込みによってボイドが生じることはない。また、側面１６ｃが、底面１６ａの周縁１６ｂから漸次に立ち上がる曲面を有しているため、側面１６ｃと底面１６ａとの間で半田材１５にボイドが生じることを防止することができる。また、凹部１６の深さＤは、アイランド１２の厚さＴの約１／２である。
図１（ａ）に示すように、アイランド１２の周辺には、アイランド１２から所定間隔を空けて、複数のリード端子１３が配置されている。リード端子１３は、半導体チップ１１の表面に形成された電極１１ａと電気的に接続されている。半導体装置１０には、リード端子１３の一部のみを露出させて半導体チップ１１等を封止する樹脂パッケージ部１９が形成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
次に、第１実施形態に係る半導体装置１０の製造方法について説明する。
まず、リードフレーム（図示せず）のアイランド１２に、エッチングにより、島状部１７ｂを除いてダイボンディング領域１７の外周１７ｄ全域を含む平面視形状を有する凹部１６を形成する。エッチングにより凹部１６を形成することによって、底面１６ａの少なくとも一部が平面であり、側面１６ｃが底面１６ａの周縁１６ｂから漸次に立ち上がる曲面を有する凹部１６を形成することができる。なお、凹部の形成方法は、エッチングに限定されず、例えば、プレス加工により形成することとしてもよい。
次に、アイランド１２の凹部１６及び島状部１７ｂに、ペースト状の半田材を塗布し、半導体チップ１１を載置する。アイランド１２に形成された凹部１６は１つであるため、凹部１６に半田材１５を塗布し、半導体チップ１１を押し付けることにより、島状部１７ｂを含めて凹部１６の全域に、ペースト状の半田材を均一に広げることができる。
なお、半田材としては、例えば、Ｓｎ−Ｐｂ合金、Ｓｎ−Ｐｂ−Ａｇ合金、Ｓｎ−Ｐｂ−Ｂｉ合金、Ｓｎ−Ｐｂ−Ｉｎ合金、Ｓｎ−Ｐｂ−Ｉｎ−Ｓｂ合金、Ｓｎ−Ａｇ系合金、Ｓｎ−Ｃｕ系合金、Ｓｎ単体金属等の合金を含む半田ペーストを挙げることができる。また、半田ペーストとして、Ｐｂ系高温半田ペースト（８５質量％以上のＰｂを含有するＰｂ−Ｓｎ合金の半田ペースト）を用いることができる。このようなＰｂ系高温半田ペーストとしては、例えば、Ｐｂ−８Ｓｎ−２Ａｇ合金（Ｓｎを８重量％、Ａｇを２重量％含み、残部がＰｂ及び不可避不純物からなる合金）を含む半田ペーストを挙げることができる。また、本発明においては、ダイボンディング材として、例えば、エポキシ樹脂等の樹脂組成物を用いることとしてもよい。
続いて、所定温度で加熱してペースト状の半田材を溶融させることにより、半田材１５を介して半導体チップ１１をダイボンディングする。
次に、半導体チップ１１の表面に形成された電極１１ａと、リードフレームのリード端子１３とを、金線等のワイヤ１４を用いてワイヤボンディングする。続いて、リード端子１３の一部を露出させて半導体チップ１１等を封止するように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する。その後、リードフレームの所定箇所を切断してリードフレームを分割することにより、半導体装置１０を製造することができる。
第１実施形態に係る半導体装置１０によれば、ダイボンディング領域１７の外周１７ｄの全域を含む平面視形状を有する凹部１６が形成されている。従って、外周１７ｄ全域上では、半田材１５の厚さが確保されているため、半田材１５の外周側を起点としたクラックが生じることを防止することができる。
また、ダイボンディング領域１７の外周１７ｄ全域上において、半田材１５の厚さが確保されていて、半田材１５の外周側を起点としたクラックが生じることを防止することができるため、ダイボンディング領域１７内の島状部１７ｂの直上で、半田材１５の厚さが薄くなっていても、クラックによって半導体チップ１１が剥離してしまうことを防止することができる。
また、島状部１７ｂは、ダイボンディング領域１７の外周部１７ｃに配置されていて、凹部１６は、島状部１７ｂを除いてダイボンディング領域１７の全域を含む平面視形状を有する。従って、ダイボンディング領域１７の中央部では、半田材１５の厚い領域が広く確保されているため、接合強度が高い。
また、ダイボンディング領域１７の外周部に島状部１７ｂが配置されているため、島状部１７ｂと半導体チップ１１とは、半導体チップ１１の中心位置から離れた位置で近接する。従って、半導体チップ１１は、島状部１７ｂによって安定した状態で保持されることとなるため、ダイボンディング時に、半導体チップ１１が傾くことを防止することができる。
このように、半導体装置１０によれば、アイランド１２に、ダイボンディング領域１７の外周１７ｄの全域を含む凹部１６と半導体チップ１１を保持可能な島状部１７ｂとが存在するため、ダイボンディング領域１７の外周１７ｄ上にクラックが生じて半導体チップ１１がアイランド１２から剥離することを防止しつつ、ダイボンディング時に半導体チップ１１が傾くことを防止することができる。
第１の本発明において、島状部の数は、特に限定されるものではないが、複数（特に３つ以上）であることが望ましい。複数の島状部で保持することにより、半導体チップを安定に支えることができるからである。また、第１の本発明において、島状部の平面視形状は、特に限定されるものではなく、矩形（図１（ｂ）参照）以外に、例えば、円形状、楕円形状、多角形を挙げることができる。
また、第１の本発明において、島状部の位置は、ダイボンディング領域の外周部に配置されていれば、特に限定されないが、ダイボンディング領域の中心位置とダイボンディング領域の角とを結ぶ各線分上に配置されていることが望ましい。より中心位置から離れた箇所に島状部を配置することができ、半導体チップを安定して保持することができるからである。なお、本発明において、ダイボンディング領域の外周部とは、ダイボンディング領域の中心位置からの距離が、ダイボンディング領域の中心位置からダイボンディング領域の外周までの距離の１／２を超える部分をいう。一方、ダイボンディング領域の中央部とは、ダイボンディング領域の中心位置からの距離が、ダイボンディング領域の中心位置からダイボンディング領域の外周までの距離の１／２以内の部分をいう。
また、第１の本発明において、ダイボンディング領域の中心位置から島状部までの距離は、特に限定されるものではないが、島状部のダイボンディング領域の中心位置からの距離は、特に限定されないが、ダイボンディング領域の中心位置からダイボンディング領域の外周（角）までの距離の５／６以内であることが望ましい。５／６を超える場合、島状部がダイボンディング領域の外周近くに配置されるため、ダイボンディング領域の外周から島状部までの間にあるダイボンディング材の厚さの厚い部分の幅が狭くなり、ダイボンディング材の外周側を起点としたクラックが生じる可能性があるからである。
また、第１の本発明において、島状部の面積は、特に限定されるものではないが、ダイボンディング領域の５０％未満であることが望ましい。ダイボンディング材が厚い凹部を広く確保することができるため、ダイボンディング材にクラックが発生することをより確実に防止することかできるからである。島状部の面積が、ダイボンディング領域の面積の５０％以上である場合、島状部の面積が広くなり、ダイボンディング領域の外周から島状部までの間に、ダイボンディング材の厚さの厚い部分の幅が狭くなり、ダイボンディング材の外周側を起点としたクラックが生じる可能性があるからである。
本発明において、凹部の底面の形状は、特に限定されるものではなく、例えば、平面、半球面、変形半球面を挙げることができるが、本発明において、凹部の底面は、少なくとも一部が平面であることが望ましい。ダイボンディング材との密着性を高めることができるとともに、エアの巻き込みによるボイドの発生を防止することができるからである。なお、ダイボンディング材との密着性を向上させる点から、凹部の底面は、平面からなることがより望ましい。
また、本発明において、凹部の底面の少なくとも一部が平面からなる場合において、凹部の側面は、凹部の底面の周縁から漸次に立ち上がる曲面を有することが望ましい。凹部の底面と側面とによって滑らかに連続した面が構成され、凹部の底面と側面との間に谷が形成されないため、凹部の底面と側面との間でダイボンディング材にボイドが生じることを防止することができるからである。
また、本発明において、凹部の深さは、アイランドの厚さの１／４〜３／４であることが望ましい。アイランド表面（島状部）の平坦さを損なうことなく、凹部直上のダイボンディング材の厚さを確保することができるからである。凹部の深さがアイランドの厚さの１／４未満である場合、凹部が浅過ぎて、ダイボンディング材の厚さを充分に確保することができないため、凹部直上においてダイボンディング材にクラックが生じるおそれがある。一方、凹部の深さがアイランドの厚さの３／４を超える場合、アイランドが薄くなり過ぎて、アイランドの機械的強度が低下し、アイランド表面の平坦さが損なわれるおそれがある。凹部の深さは、アイランドの厚さの１／３〜２／３であることがより望ましい。
［第２実施形態］
次に、第２の本発明の半導体装置について説明することとする。
図３（ａ）は、第２実施形態に係る半導体装置を模式的に示す縦断面図であり、（ｂ）は、（ａ）に示した半導体装置の部分平面透視図である。
半導体装置２０は、半導体チップ２１、アイランド２２、リード端子２３、ワイヤ２４、吊りリード２８及び樹脂パッケージ部２９を備えている。
図３（ａ）に示すように、半導体チップ２１は、半田材２５を介して、アイランド２２のダイボンディング領域２７にダイボンディングされている。
図３（ｂ）に示すように、アイランド２２には、ダイボンディング領域２７の中央部に１つの島状部２７ｂを残すようにして、ダイボンディング領域２７の外周２７ｂ全域を含む１つの凹部２６が形成されている。島状部２７ｂは、ダイボンディング領域２７の中心位置２７ｃを含む平面視円形状を有している。島状部２７ｂの面積は、ダイボンディング領域２７の面積の２０％程度である。なお、凹部２６の断面視形状は、図２を用いて説明した凹部１６と同じであるから、ここでの説明は省略する。
アイランド２２の周辺には、複数のリード端子２３が配置されている。リード端子２３は、半導体チップ２１の表面に形成された電極２１ａと電気的に接続されている。半導体装置２０には、リード端子２３の一部のみを露出させて半導体チップ２１等を封止する樹脂パッケージ部２９が形成されている。
第２実施形態に係る半導体装置２０によれば、島状部２７ｂは、ダイボンディング領域２７の中央部に配置されていて、凹部２６は、島状部２７ｂを除いてダイボンディング領域２７の外周２７ｄ全域を含む平面視形状を有するため、ダイボンディング領域２７の外周部には、島状部２７ｂが配置されない。従って、ダイボンディング領域２７の外周２７ｄから中心位置２７ｃまでの間に、半田材２５の厚さの厚い部分が幅広く確保される。その結果、半田材２５の外周側を起点としたクラックが生じることを確実に防止することができる。
第２の本発明において、島状部の数は、特に限定されるものではなく、１つであっても複数であってもよい。また、第２の本発明においては、島状部の形状は、特に限定されるものではなく、円形状（図３（ｂ）参照）以外に、例えば、矩形、楕円形状、多角形を挙げることができる。
また、第２の本発明において、島状部は、ダイボンディング領域の中心位置を含まなくてもよい。ダイボンディング領域の中心位置を含まない島状部の形状としては、例えば、ダイボンディング領域の中心位置を囲む環形状が挙げられる。また、ダイボンディング領域の中心位置を含まない島状部の配置態様としては、例えば、ダイボンディング領域の中心位置から所定距離の位置に、ダイボンディング領域の中心位置を含まないように島状部を複数配置する態様が挙げられる。
また、第２の本発明において、島状部の面積は、特に限定されるものではないが、ダイボンディング領域の２０％未満であることが望ましい。ダイボンディング材が厚い箇所を広く確保することができ、ダイボンディング材にクラックが発生することを確実に防止することができるからである。
以上、第１、第２実施形態に係る半導体装置について説明したが、本発明において、凹部は、ダイボンディング領域の外周全域を含んでいれば、その位置及び面積は、特に限定されるものではないが、ダイボンディング領域の外周近傍（ダイボンディング領域の外周からの距離が、ダイボンディング領域の外周からダイボンディング領域の中心位置までの距離の１／６未満の部分）には、凹部が形成されていることが望ましい。外周近傍のダイボンディング材を厚くすることによって、ダイボンディング材の外周側を起点としたクラックを防止することができるからである。
なお、凹部の平面視形状は、ダイボンディング領域の各角を含んでいれば、ダイボンディング領域の外周全域を含まないものであってもよい。このようにした場合、ダイボンディング領域の角上のダイボンディング材の厚さを確保することによって、ダイボンディング材の角を起点としたクラックを防止することができる。ダイボンディング領域の各角を含んだ凹部の平面視形状としては、例えば、ダイボンディング領域の各角を含むように該ダイボンディング領域の中心位置から延出する形状からなる十字形状を挙げることができる。このような形状であれば、半導体チップの裏面の角の下側においてダイボンディング材が厚くなるため、ダイボンディング領域の外周側からダイボンディング領域の内側へ向かって延びるクラックの発生を抑制することできる。また、半導体チップ裏面の辺の下側には、凹部が形成されていない部分であり、その部分ではダイボンディング材が薄くなるため、ダイボンディング時に、半導体チップが傾くことを防止することができる。
また、第一の本発明では、島状部がダイボンディング領域の外周部に配置され、第二の本発明では、島状部がダイボンディング領域の中央部に配置されているが、本発明においては、島状部がダイボンディング領域の外周部と中央部とに配置されることとしてもよい。
また、本発明では、ダイボンディング領域内の一部を除いてダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成されていればよく、上記凹部以外の他の凹部がダイボンディング領域内に形成されていてもよい。すなわち、凹部が形成されていない島状部に他の凹部が形成されていてもよい。
また、本発明において、凹部の数は、特に限定されるものではないが、１つであることが望ましい。ダイボンディング時に、ダイボンディング材が、島状部上を経由することなく広がることができるため、より均一に接合することができるからである。
本実施形態においては、半導体装置のパッケージ方式がＳＯＰ（Small Out-line Package）である場合について説明したが、本発明において、パッケージ方式としては、特に限定されるものではなく、例えば、ＱＦＰ（Quad Flat Package）、ＱＦＮ（Quad Flat Non-leaded package）、ＱＦＪ（Quad Flat J leaded package）、ＳＯＪ（Small Out-line J leaded package）、ＤＩＰ（Dual In-line Package）、ＳＩＰ（Single In-line Package）等を挙げることができる。
（ａ）は、第１実施形態に係る半導体装置を模式的に示す縦断面図であり、（ｂ）は、その半導体装置の部分平面透視図である。 図１に示した半導体装置の部分拡大縦断面図である。 第２実施形態に係る半導体装置を模式的に示す縦断面図であり、（ｂ）は、その半導体装置の部分平面透視図である。 （ａ）は、従来の半導体装置の一例を模式的に示す縦断面図であり、（ｂ）は、その半導体装置のダイボンディング材にクラックが生じた様子を示す縦断面図であり、（ｃ）は、その半導体装置が備える半導体チップが傾いた様子を示す縦断面図である。 （ａ）は、従来の半導体装置の他の一例を模式的に示す縦断面図であり、（ｂ）は、その半導体装置の部分平面透視図である。 （ａ）は、従来の半導体装置のさらに他の一例を模式的に示す縦断面図であり、（ｂ）は、その半導体装置の部分平面透視図である。
符号の説明
１０、２０ 半導体装置
１１、２１ 半導体チップ
１１ａ、２１ａ 電極
１１ｂ、２１ｂ （半導体チップの）裏面
１２、２２ アイランド
１３、２３ リード端子
１４、２４ ワイヤ
１５、２５ 半田材（ダイボンディング材）
１６、２６ 凹部
１６ａ （凹部の）底面
１６ｂ （凹部の底面の）周縁
１６ｃ （凹部の）側面
１７、２７ ダイボンディング領域
１７ｂ、２７ｂ 島状部
１７ｃ、２７ｃ （ダイボンディング領域の）中心位置
１７ｄ、２７ｄ （ダイボンディング領域の）外周
１７ｅ （ダイボンディング領域の）角
１８、２８ 吊りリード
１９、２９ 樹脂パッケージ部

Claims (5)

  1. 半導体チップと、
    前記半導体チップがダイボンディング材を介してダイボンディングされるアイランドと
    を備えた半導体装置であって、
    前記アイランドは、前記半導体チップがダイボンディングされるダイボンディング領域を有し、
    前記アイランドには、前記ダイボンディング領域内の一部を除いて前記ダイボンディング領域の外周全域を含む平面視形状を有する凹部が形成され、
    前記ダイボンディング領域内において前記凹部が形成されていない島状部は、該島状部上に前記半導体チップを保持可能なものであり、
    前記ダイボンディング材は、少なくとも前記半導体チップの裏面の全域と前記ダイボンディング領域との間に介在していることを特徴とする半導体装置。
  2. 前記凹部は、前記ダイボンディング領域の中央部の少なくとも一部を除いて前記ダイボンディング領域の全域を含む平面視形状を有する請求項１に記載の半導体装置。
  3. 前記凹部は、前記ダイボンディング領域の外周部の一部を除いて前記ダイボンディング領域の全域を含む平面視形状を有する請求項１に記載の半導体装置。
  4. 前記凹部の底面は、少なくとも一部が平面からなる請求項１〜３のいずれか１に記載の半導体装置。
  5. 前記凹部の側面は、前記凹部の底面の周縁から漸次に立ち上がる曲面を含む請求項４に記載の半導体装置。
JP2005323557A 2005-11-08 2005-11-08 半導体装置 Pending JP2007134395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005323557A JP2007134395A (ja) 2005-11-08 2005-11-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323557A JP2007134395A (ja) 2005-11-08 2005-11-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2007134395A true JP2007134395A (ja) 2007-05-31

Family

ID=38155832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323557A Pending JP2007134395A (ja) 2005-11-08 2005-11-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2007134395A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094135A (ja) * 2007-10-04 2009-04-30 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JP2012104709A (ja) * 2010-11-11 2012-05-31 Shindengen Electric Mfg Co Ltd リードフレーム及び半導体装置
JP2012190958A (ja) * 2011-03-10 2012-10-04 Denso Corp 樹脂封止型半導体装置とその製造方法
JP2019145743A (ja) * 2018-02-23 2019-08-29 日立オートモティブシステムズ株式会社 イグナイタ
JP6885522B1 (ja) * 2020-09-03 2021-06-16 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115127A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp 半導体装置
JPH02283041A (ja) * 1989-04-25 1990-11-20 Seiko Epson Corp 半導体装置
JPH04154155A (ja) * 1990-10-18 1992-05-27 Canon Inc 半導体装置
JPH07106350A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP2003318350A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Ind Co Ltd チップの実装基板および実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115127A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp 半導体装置
JPH02283041A (ja) * 1989-04-25 1990-11-20 Seiko Epson Corp 半導体装置
JPH04154155A (ja) * 1990-10-18 1992-05-27 Canon Inc 半導体装置
JPH07106350A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP2003318350A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Ind Co Ltd チップの実装基板および実装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094135A (ja) * 2007-10-04 2009-04-30 Fuji Electric Device Technology Co Ltd 半導体装置、半導体装置の製造方法、および半田ペースト塗布用のメタルマスク
JP2012104709A (ja) * 2010-11-11 2012-05-31 Shindengen Electric Mfg Co Ltd リードフレーム及び半導体装置
JP2012190958A (ja) * 2011-03-10 2012-10-04 Denso Corp 樹脂封止型半導体装置とその製造方法
JP2019145743A (ja) * 2018-02-23 2019-08-29 日立オートモティブシステムズ株式会社 イグナイタ
JP6885522B1 (ja) * 2020-09-03 2021-06-16 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2022049697A1 (ja) * 2020-09-03 2022-03-10 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US6437429B1 (en) Semiconductor package with metal pads
JP4738983B2 (ja) 半導体装置
US20050139982A1 (en) Method of manufacturing a semiconductor device
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US9177836B1 (en) Packaged integrated circuit device having bent leads
JP2005057067A (ja) 半導体装置およびその製造方法
JPH08116016A (ja) リードフレーム及び半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2014232811A (ja) 半導体装置および半導体装置の製造方法
TWI573235B (zh) 半導體裝置及其製造方法
JP2007134395A (ja) 半導体装置
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP2007096042A (ja) 半導体装置
JP2011155286A (ja) 半導体装置
TWI775747B (zh) 半導體裝置之製造方法及半導體裝置
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
JP6909630B2 (ja) 半導体装置
JP5285289B2 (ja) 回路装置およびその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001267484A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105