JP2003318350A - チップの実装基板および実装方法 - Google Patents

チップの実装基板および実装方法

Info

Publication number
JP2003318350A
JP2003318350A JP2002120421A JP2002120421A JP2003318350A JP 2003318350 A JP2003318350 A JP 2003318350A JP 2002120421 A JP2002120421 A JP 2002120421A JP 2002120421 A JP2002120421 A JP 2002120421A JP 2003318350 A JP2003318350 A JP 2003318350A
Authority
JP
Japan
Prior art keywords
chip
bond
island
mounting
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002120421A
Other languages
English (en)
Inventor
Mitsuru Osono
満 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002120421A priority Critical patent/JP2003318350A/ja
Publication of JP2003318350A publication Critical patent/JP2003318350A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボンドのチップ上面への這い上りを解消でき
るチップの実装基板および実装方法を提供すること。 【解決手段】 薄形のチップ１がボンド５によって接着
されるアイランド１１と、アイランド１１の周囲に設け
られてチップ１の上面のパッドとワイヤ６により接続さ
れる電極１２とを備え、アイランド１１の外縁部にボン
ド５が流入する凹部１３ａを形成した。チップ１をボン
ド５上に搭載すると、余剰なボンド５は凹部１３ａに流
入し、チップ１の上面へ這い上るのを防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄型のチップを実
装するためのチップの実装基板および実装方法に関する
ものである。
【０００２】
【従来の技術】近年、チップは薄形化する傾向にあり、
厚さ１００μｍ以下のものもあらわれている。図５は、
従来のチップの実装方法の説明図である。１は薄型化し
たチップであって、リードフレームや回路基板などの実
装基板２のアイランド３上にボンド５により接着して搭
載されている。チップ１の上面縁部のパッド（図示せ
ず）と実装基板２の電極４は、後工程のワイヤボンディ
ング工程においてワイヤ６により接続される。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の実装基板２の場合、近年、チップ１は薄形化している
ため、アイランド３上にボンド５をディスペンサなどの
ボンド塗布手段により塗布し、次いで実装機によりこの
ボンド５上にチップ１を搭載すると、ボンド５はチップ
１の側面を這い上ってチップ１の上面縁部のパッドを覆
ってしまい、後工程で行われるワイヤボンディングの障
害になりやすいという問題点があった。図５は、チップ
１の左側上面にボンド５が這い上ってパッドを覆った状
態を示している。チップは、今後、更に薄型化すること
が予想されることから、上記問題点は益々顕著化するこ
とが考えられる。なお、ボンド５の塗布量を調整してチ
ップ１への這い上がりを防止するのは、チップが薄いこ
とから、非常に困難である。
【０００４】そこで本発明はボンドのチップ上面への這
い上りを解消できるチップの実装基板および実装方法を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のチップの実装基
板は、チップがボンドによって接着されるアイランド
と、アイランドの周囲に設けられてチップの上面のパッ
ドとワイヤにより接続される電極とを備え、前記アイラ
ンドの外縁部にボンドが流入する凹部を形成した。
【０００６】本発明は、上記構成により、アイランドに
ボンドを塗布してボンド上にチップを搭載した場合、余
剰なボンドはアイランドの外縁部の凹部に流入するの
で、ボンドのチップ上面への這い上りを防止できる。
【０００７】
【発明の実施の形態】（実施の形態１）図１は本発明の
実施の形態１におけるチップの実装基板の斜視図、図２
は本発明の実施の形態１におけるチップの実装基板の断
面図である。
【０００８】図１において、実装基板としてのリードフ
レーム１０は、平面視して４角形のアイランド１１と、
アイランド１１の側方に設けられた複数個の電極１２を
有している。アイランド１１の外縁部（周囲）には凹部
１３ａが形成されている。本実施の形態１では、凹部１
３ａは側方へ向って下り勾配のテーパ状の傾斜面である
（図２も参照）。
【０００９】図２はリードフレーム１０に薄型のチップ
１を実装した状態を示している。実装工程は次のとおり
である。まずディスペンサなどのボンド塗布手段により
ボンド５をアイランド１１上に塗布する。次に実装機に
よりチップ１をボンド５上に搭載する。このとき、余剰
なボンド５はこの搭載圧により凹部１３ａに流入するの
で、チップ１の上面へ這い上るのを防止できる。次いで
ボンド５を硬化させた後、ワイヤボンディングによりチ
ップ１の上面縁部のパッド（図示せず）と電極１２をワ
イヤ６で接続する。
【００１０】（実施の形態２）図３は本発明の実施の形
態２におけるチップの実装基板の断面図である。アイラ
ンドの外縁部（周囲）の凹部１３ｂは、アイランド１１
の上面より低い段差部になっている。この段差部１３ｂ
も、実施の形態１の凹部１３ａと同様の作用効果を奏す
る。
【００１１】（実施の形態３）図４は本発明の実施の形
態３におけるチップの実装基板の断面図である。アイラ
ンドの外縁部（周囲）の凹部１３ｃは、溝部になってい
る。この溝部１３ｃも、実施の形態１の凹部１３ａと同
様の作用効果を奏する。
【００１２】以上のように本発明は様々な設計変更が可
能であって、要はアイランドの外縁部に、余剰なボンド
が流入する凹部を形成することにより、ボンドがチップ
の上面まで這い上るのを防止すればよい。
【００１３】
【発明の効果】以上説明したように本発明によれば、ア
イランドにボンドを塗布してボンド上にチップを搭載し
た場合、余剰なボンドはアイランドの外縁部の凹部に流
入するので、ボンドのチップ上面への這い上りを防止で
きる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるチップの実装基
板の斜視図
【図２】本発明の実施の形態１におけるチップの実装基
板の断面図
【図３】本発明の実施の形態２におけるチップの実装基
板の断面図
【図４】本発明の実施の形態３におけるチップの実装基
板の断面図
【図５】従来のチップの実装方法の説明図
【符号の説明】
１ チップ ５ ボンド ６ ワイヤ １０ リードフレーム １１ アイランド １２ 電極 １３ａ，１３ｂ，１３ｃ 凹部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】チップがボンドによって接着されるアイラ
    ンドと、アイランドの周囲に設けられてチップの上面の
    パッドとワイヤにより接続される電極とを備え、前記ア
    イランドの外縁部にボンドが流入する凹部を形成したこ
    とを特徴とするチップの実装基板。
  2. 【請求項２】前記凹部がテーパ状の下り傾斜面であるこ
    とを特徴とする請求項１記載のチップの実装基板。
  3. 【請求項３】前記凹部が段差部であることを特徴とする
    請求項１記載のチップの実装基板。
  4. 【請求項４】前記凹部が溝部であることを特徴とする請
    求項１記載のチップの実装基板。
  5. 【請求項５】請求項１〜４のいずれかに記載のチップの
    実装用基板を用いるチップの実装方法であって、前記ア
    イランドにボンドを塗布する工程と、このボンド上にチ
    ップを搭載し、その際、余剰ボンドを前記凹部に流入さ
    せる工程と、チップの上面のパッドと電極をワイヤで接
    続する工程とを含むことを特徴とするチップの実装方
    法。
JP2002120421A 2002-04-23 2002-04-23 チップの実装基板および実装方法 Pending JP2003318350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002120421A JP2003318350A (ja) 2002-04-23 2002-04-23 チップの実装基板および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002120421A JP2003318350A (ja) 2002-04-23 2002-04-23 チップの実装基板および実装方法

Publications (1)

Publication Number Publication Date
JP2003318350A true JP2003318350A (ja) 2003-11-07

Family

ID=29536647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002120421A Pending JP2003318350A (ja) 2002-04-23 2002-04-23 チップの実装基板および実装方法

Country Status (1)

Country Link
JP (1) JP2003318350A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135100A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007134395A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
JP2008258413A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体発光装置
JP2011003681A (ja) * 2009-06-18 2011-01-06 Hitachi Automotive Systems Ltd 電子制御装置
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置
US10290563B2 (en) 2016-10-19 2019-05-14 Mitsubishi Electric Corporation Semiconductor device including die pad with projections

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135100A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007134395A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
JP2008258413A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体発光装置
JP2011003681A (ja) * 2009-06-18 2011-01-06 Hitachi Automotive Systems Ltd 電子制御装置
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置
US10290563B2 (en) 2016-10-19 2019-05-14 Mitsubishi Electric Corporation Semiconductor device including die pad with projections
US10658271B2 (en) 2016-10-19 2020-05-19 Mitsubishi Electric Corporation Die pad including projections

Similar Documents

Publication Publication Date Title
JP3461720B2 (ja) 樹脂封止型半導体装置
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH11186468A (ja) 半導体装置
KR20000070837A (ko) 수지봉입형 반도체장치 및 그 제조방법
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JP2003007766A (ja) 半導体電子部品
JPH11238763A (ja) 半導体素子実装用配線基板の製造方法
JPH02125633A (ja) 集積回路
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2003318350A (ja) チップの実装基板および実装方法
JP3833136B2 (ja) 半導体構造およびボンディング方法
US20080265393A1 (en) Stack package with releasing layer and method for forming the same
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP3443406B2 (ja) 樹脂封止型半導体装置
JP3886031B2 (ja) 半導体パッケージ及びその製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
JP3520213B2 (ja) 柱状電極付き半導体ウエハ及びその製造方法
JP3325410B2 (ja) 半導体装置の製造方法
JP2663789B2 (ja) バンプ付きキャリアテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628