JPH02125633A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH02125633A JPH02125633A JP63279711A JP27971188A JPH02125633A JP H02125633 A JPH02125633 A JP H02125633A JP 63279711 A JP63279711 A JP 63279711A JP 27971188 A JP27971188 A JP 27971188A JP H02125633 A JPH02125633 A JP H02125633A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrodes
- resin
- chip
- protection plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 230000010354 integration Effects 0.000 abstract description 2
- 239000011230 binding agent Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- 229920000954 Polyglycolide Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 201000011510 cancer Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路に関する。
従来、集積回路は、デュアルインラン形のパッケージ(
以下、DIP)に半導体チップを収納するのが一般的で
あった。しかし、近年集積回路の集積化が進むにつれて
、端子数が増加するようになり、このためより少ない面
積でより多くの端子数が取れるビングリッドアレー(以
下PGA)あるいはチップキャリアのようなパッケージ
方式が開発されてきている。
以下、DIP)に半導体チップを収納するのが一般的で
あった。しかし、近年集積回路の集積化が進むにつれて
、端子数が増加するようになり、このためより少ない面
積でより多くの端子数が取れるビングリッドアレー(以
下PGA)あるいはチップキャリアのようなパッケージ
方式が開発されてきている。
また、より高い実装密度を得るために、フリップチップ
と呼ばれる実装法も開発されている。これは第5図に示
すように半導体チップ1つの表面にバンプ20と呼ばれ
る盛り上がった電極を形成し、これを表面を下向きにし
て印刷配線板21などの基板に実装するもので半導体チ
ップ表面の電極がそのまま接続端子となるためきわめて
高い実装密度が得られる利点がある。
と呼ばれる実装法も開発されている。これは第5図に示
すように半導体チップ1つの表面にバンプ20と呼ばれ
る盛り上がった電極を形成し、これを表面を下向きにし
て印刷配線板21などの基板に実装するもので半導体チ
ップ表面の電極がそのまま接続端子となるためきわめて
高い実装密度が得られる利点がある。
上述したフリップチップ型の集積回路は、きわめて高い
実装密度が得られる利点があるが一方て、半導体チップ
と課で直接基板上に実装するため通常実装的に行なわれ
るスクリーングや)π別検査を行なうこヒができす、信
頼性や組み立て時のル’r/りが低下する問題点かある
以外に、チップ単体て取り汲うたぬに、チップの割れや
カケ等の破損か発生しやすい問題点かあった。これらの
問題、+、’、iを避けるためにはチップを何らかの形
でケースに収納する必要があるがケースに収納すれば、
必然的に実装:弊度が太陽に低下する問題点かあつt二
。
実装密度が得られる利点があるが一方て、半導体チップ
と課で直接基板上に実装するため通常実装的に行なわれ
るスクリーングや)π別検査を行なうこヒができす、信
頼性や組み立て時のル’r/りが低下する問題点かある
以外に、チップ単体て取り汲うたぬに、チップの割れや
カケ等の破損か発生しやすい問題点かあった。これらの
問題、+、’、iを避けるためにはチップを何らかの形
でケースに収納する必要があるがケースに収納すれば、
必然的に実装:弊度が太陽に低下する問題点かあつt二
。
本(fi明の1・1的は信頼性及び実装密度の高い集積
i+lf+’各を提(兵することにある。
i+lf+’各を提(兵することにある。
課題を解決するだめの手段〕
本発明の集植回路は、表面に電極パッドを複数(1”=
l 4Tする半導体チップと、前記電極パッドのそれ・
−れに対応するはんだハンプからなる裏面電極及1、″
−的記裏面電極と電気的に接続されたはんだハンプかへ
なる表向電極を備えた表面保護板と、前記′1uり貸く
ラドと前記裏面電極とを各々連結させて前記半導体チッ
プと前記表面保護板とを貼合せる結合部材と、前記半導
体チップと前記表面保護板の側面を被覆する樹脂を含ん
でなる容器とを有している。
l 4Tする半導体チップと、前記電極パッドのそれ・
−れに対応するはんだハンプからなる裏面電極及1、″
−的記裏面電極と電気的に接続されたはんだハンプかへ
なる表向電極を備えた表面保護板と、前記′1uり貸く
ラドと前記裏面電極とを各々連結させて前記半導体チッ
プと前記表面保護板とを貼合せる結合部材と、前記半導
体チップと前記表面保護板の側面を被覆する樹脂を含ん
でなる容器とを有している。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の断面図である。
この実施例は、表面に電極パッド2を複数個廟する半導
体チップ1aと、電極パッド2のそれぞれに対応するは
んなバンプからなる裏面電極7゜及び裏面電極7.とス
ルーホール電極6及び孔を充填するはんだで電気的に接
続されたはんだバンプからなる表面電極7sを備えた表
面保護板5aと5電極パツド2と裏面電極7bとを各々
連結させて半導体チップ11と表面保護板5aとを貼合
せる結合部材8と、半導体チップ11と表面像Alj板
5aの側面を被覆する樹脂12′を含んでなる容器とを
1している。裏面保護板3.は接続層4を介して半導体
チップ1.の裏面に接続され、樹脂12′とともに容器
を構成している。
体チップ1aと、電極パッド2のそれぞれに対応するは
んなバンプからなる裏面電極7゜及び裏面電極7.とス
ルーホール電極6及び孔を充填するはんだで電気的に接
続されたはんだバンプからなる表面電極7sを備えた表
面保護板5aと5電極パツド2と裏面電極7bとを各々
連結させて半導体チップ11と表面保護板5aとを貼合
せる結合部材8と、半導体チップ11と表面像Alj板
5aの側面を被覆する樹脂12′を含んでなる容器とを
1している。裏面保護板3.は接続層4を介して半導体
チップ1.の裏面に接続され、樹脂12′とともに容器
を構成している。
次に、この実施例の製造方法について説明する。
第2図(a)〜(e)は第1の実施例の製造方法を説明
するため工程順に配置した断面図である。
するため工程順に配置した断面図である。
まず、第1図(a)に示すように、表面に外部との電気
的接続をとる電極パッド2を設けたウェーハ1をR”=
faする。このウェーハには通常のように集積回路がつ
くりこまれている。
的接続をとる電極パッド2を設けたウェーハ1をR”=
faする。このウェーハには通常のように集積回路がつ
くりこまれている。
次に、第1図(b)に示すように、ウェーハ1の表面及
び裏面にそれぞれ表面保護板5及び裏面保護板3を取り
付ける。裏面保護板3は、裏面の導通か必要な場合は、
金属板等を用いる。この場合接着層4は、AM−8i合
金あるいは、銀ペースト等を用いることになる。また、
導通が必要ない場合は、セラミック板や樹脂板等が使用
可能でこの場合接着層4は熱硬化樹脂等の通常の接着剤
が使用可能である。
び裏面にそれぞれ表面保護板5及び裏面保護板3を取り
付ける。裏面保護板3は、裏面の導通か必要な場合は、
金属板等を用いる。この場合接着層4は、AM−8i合
金あるいは、銀ペースト等を用いることになる。また、
導通が必要ない場合は、セラミック板や樹脂板等が使用
可能でこの場合接着層4は熱硬化樹脂等の通常の接着剤
が使用可能である。
表面保護板5には、電極パッド2に対応した位置に表面
保護板5の表面及び裏面を貫通するスルーホール電極り
を設けさらに半田バンプ7によ−・てスルーホール電極
訓1)を埋めることによって電極バ/1・2と外部との
電気的接続を確実にする。表面保護板5の財°dとして
は透明ガラス、通常のセラミック板又は樹脂等かり能で
ある。位置合せの容易さなどからは透明ガラスが適して
いるが外部からの光の影響に対する配慮が必要となる。
保護板5の表面及び裏面を貫通するスルーホール電極り
を設けさらに半田バンプ7によ−・てスルーホール電極
訓1)を埋めることによって電極バ/1・2と外部との
電気的接続を確実にする。表面保護板5の財°dとして
は透明ガラス、通常のセラミック板又は樹脂等かり能で
ある。位置合せの容易さなどからは透明ガラスが適して
いるが外部からの光の影響に対する配慮が必要となる。
透1】J1ガラスを用いる場合は結合部材8は光硬化樹
脂か使用できる。通常のセラミック及び樹脂等を用しる
場合は位置合せのため、数カ所に窓を設けて下のウェー
ハとグ)相χ・1位置の調整ができるようにずれはよい
。セラミック樹脂等を表面保護板らの材料として用いた
場合は、結合部材8としては熱6す2化樹脂等が使用可
能である。このようなウェーハとの接続方法については
すでに、ソルダーホンターコンタクト法等としてよく知
られており、技術的には十分確立されたものであり、例
えば日経マイクロデバイス誌、第22号、1987年の
第50頁〜第51頁に記されている。
脂か使用できる。通常のセラミック及び樹脂等を用しる
場合は位置合せのため、数カ所に窓を設けて下のウェー
ハとグ)相χ・1位置の調整ができるようにずれはよい
。セラミック樹脂等を表面保護板らの材料として用いた
場合は、結合部材8としては熱6す2化樹脂等が使用可
能である。このようなウェーハとの接続方法については
すでに、ソルダーホンターコンタクト法等としてよく知
られており、技術的には十分確立されたものであり、例
えば日経マイクロデバイス誌、第22号、1987年の
第50頁〜第51頁に記されている。
また、表面保護板に、混成集積回路や印刷配線板などで
用いられる多層基板を用いれば、第1図の様に表面保護
板5.の表面電極7aと電極パッド2が一対一に対応す
るのではなく、位置をずらしたり、保護板内部で配線を
ほどこしたり、コンデンサ、抵抗等の回路素子を埋め込
んでおくことも可能であり、たとえば静電破壊に対する
強力な(呆S回路を設けることも可能である。
用いられる多層基板を用いれば、第1図の様に表面保護
板5.の表面電極7aと電極パッド2が一対一に対応す
るのではなく、位置をずらしたり、保護板内部で配線を
ほどこしたり、コンデンサ、抵抗等の回路素子を埋め込
んでおくことも可能であり、たとえば静電破壊に対する
強力な(呆S回路を設けることも可能である。
さらに、第1図(c)に示すように、通常のスクライブ
工程とまったく同様に円形のフレーム10の上に張られ
たテープ9に裏面保護板3を貼りj=fける。さらに、
ダイシングによりスクライブ1M11を縦横に形成し、
各チップに分離する。この際ダイシンクマシーンによる
目動認識が可能なように表面fK a%板の表面にパタ
ーンを形成して正filに各チップに分離できろように
する。
工程とまったく同様に円形のフレーム10の上に張られ
たテープ9に裏面保護板3を貼りj=fける。さらに、
ダイシングによりスクライブ1M11を縦横に形成し、
各チップに分離する。この際ダイシンクマシーンによる
目動認識が可能なように表面fK a%板の表面にパタ
ーンを形成して正filに各チップに分離できろように
する。
さらに第1[2](d)に示すように、スクライブ講1
1に沿ってさらにフレーキングをほとこし各チ・ツブを
テープ9上で完全に分離したのち、テープ9に張力をか
けてチップの間隔を広げる。チップ間隔は通常の場合に
比べ大きくし少なくとも2mm以上にし、さらにチップ
の並びが直線がらずれないように注意する。フレーム1
oを通常のものよりも大きくし、張力をフレーム1oの
円周に均一に加える。このあと、周囲に漏れ止めの枠1
3を設け、チップ間にボッティング樹脂12を充Jルし
硬化させる。ボッティング樹脂としては;l、′ノイミ
ドやエポキシ等がよい。樹脂の表面が表面保護板5の表
面とほぼ一致するようにし、半田ハンプ7の電極にかが
らないようにする。
1に沿ってさらにフレーキングをほとこし各チ・ツブを
テープ9上で完全に分離したのち、テープ9に張力をか
けてチップの間隔を広げる。チップ間隔は通常の場合に
比べ大きくし少なくとも2mm以上にし、さらにチップ
の並びが直線がらずれないように注意する。フレーム1
oを通常のものよりも大きくし、張力をフレーム1oの
円周に均一に加える。このあと、周囲に漏れ止めの枠1
3を設け、チップ間にボッティング樹脂12を充Jルし
硬化させる。ボッティング樹脂としては;l、′ノイミ
ドやエポキシ等がよい。樹脂の表面が表面保護板5の表
面とほぼ一致するようにし、半田ハンプ7の電極にかが
らないようにする。
さらに第1図(e)に示すように再びダイシンク加工に
より各チップの間のボッティング樹脂1にスフライフl
:l 14を設は各チップを分離し、周囲の枠を取りの
ぞけば、周囲を完全に覆われた状態のチップを取り出す
ことができる。
より各チップの間のボッティング樹脂1にスフライフl
:l 14を設は各チップを分離し、周囲の枠を取りの
ぞけば、周囲を完全に覆われた状態のチップを取り出す
ことができる。
以上の説明より、通常のパッケージングと′I′i%す
り、それぞれのチップサイズより2〜3 mm程度大き
いたけてか−)、信頼性ら高く、また通常のフリソアチ
ノプとほぼ何等の高度密度実装が可能な集積回路が得ら
れることがわかる。またこの組み立て方法の場合、通常
必要となるモールゼ型等が必要なく、ダイシングを利用
することによりウェーハ全体について一度に組み立て加
工を行なうため非常に効率の良い組み立て方法であり、
低コスト化ち企れることかわかる。
り、それぞれのチップサイズより2〜3 mm程度大き
いたけてか−)、信頼性ら高く、また通常のフリソアチ
ノプとほぼ何等の高度密度実装が可能な集積回路が得ら
れることがわかる。またこの組み立て方法の場合、通常
必要となるモールゼ型等が必要なく、ダイシングを利用
することによりウェーハ全体について一度に組み立て加
工を行なうため非常に効率の良い組み立て方法であり、
低コスト化ち企れることかわかる。
第3図は本発明の第2の実施例の断面図である5、
側面と底面が全て樹脂製の容器12″に収納されたちの
であり、樹脂モールド型集積回路に準じた耐湿性をもな
ぜることができる利点がある。
であり、樹脂モールド型集積回路に準じた耐湿性をもな
ぜることができる利点がある。
第4図(a)〜(c)は、本発明の第2の実施例の製造
方法を説明するための工程j・1aに配置した断面図で
ある。
方法を説明するための工程j・1aに配置した断面図で
ある。
第4[1] <a>に示すように、ウェーハ1の表面に
表面保護板5を取り付け、表面保護板5を下側にして逆
向きにしてテープ9に貼り付ける。テープ9は第1の実
施例の場合に比べ厚手のものが好ましい。
表面保護板5を取り付け、表面保護板5を下側にして逆
向きにしてテープ9に貼り付ける。テープ9は第1の実
施例の場合に比べ厚手のものが好ましい。
さらに第4図(b)に示すように各チップをダイシング
によって切りはなし、張力をかりて各チップの間1癌を
広げたのち全体をモールド型に収納して、モールド加工
を行なう。この際ウェーハ部+i−は、上型16の内部
にはいり、テープを介して下型15にささえられる。テ
ープは、厚手のためり・ノションになり、ウェーハの損
傷を防ぐ。
によって切りはなし、張力をかりて各チップの間1癌を
広げたのち全体をモールド型に収納して、モールド加工
を行なう。この際ウェーハ部+i−は、上型16の内部
にはいり、テープを介して下型15にささえられる。テ
ープは、厚手のためり・ノションになり、ウェーハの損
傷を防ぐ。
さらに第4図(c)に示すように、モールドされたウェ
ーハを再ひダイシングにより各チップに切りはなしテー
プからはがせは、組み立てが完−」′づ−ろ。最後のダ
イシングク)際には、上側からは各チップ゛の間が見え
ないため、テープを通して下側からWA> A6を行な
って、ダイシングを実施する。また、モールドの際に下
側15に直接クツションを1・tければ、テープ9は薄
いものでもかまわない。
ーハを再ひダイシングにより各チップに切りはなしテー
プからはがせは、組み立てが完−」′づ−ろ。最後のダ
イシングク)際には、上側からは各チップ゛の間が見え
ないため、テープを通して下側からWA> A6を行な
って、ダイシングを実施する。また、モールドの際に下
側15に直接クツションを1・tければ、テープ9は薄
いものでもかまわない。
また、本例では裏面の保護板を用いなかったが裏面の保
護板を用いても同様なモールド化が可能である。
護板を用いても同様なモールド化が可能である。
し発明の効果〕
以上説明したように本発明は、半導体チップの表面に、
表面電極を設けた表面保護板を貼りつけ、側面を樹脂で
被覆した構成を有しているのてフリップチップに準じた
実装密度を有しながら、通常のパッケージと同等の信頼
性を有すとともに収り汲いが容易でかつ、低コストの集
積回路が得られる効果がある。
表面電極を設けた表面保護板を貼りつけ、側面を樹脂で
被覆した構成を有しているのてフリップチップに準じた
実装密度を有しながら、通常のパッケージと同等の信頼
性を有すとともに収り汲いが容易でかつ、低コストの集
積回路が得られる効果がある。
第1図は、本発明の第1の実施例の断面図、第2図<a
)〜(e)は第1の実施例の製造方法を説明するための
工程順に配置した断面図、第3図は第2の実施例の断面
図、第4図<a)〜(c)は第2の実施例の製造方法を
説明するための工程順に配置した断面図、第5図はフリ
ップチップの接続法を示す断面図である。 1・・ウェーハ、1a〜1o・・・半導体チップ、2・
・電極パッド、3・・・裏面保護板、4・・・接着層、
5.5a〜5c・・・表面保護板、6・・・スルーホー
ル電()イ、7・・はんだバンプ、7.・・・表面電極
、7b・裏面電極、8・・・結合部材、9・・・テープ
、10・・・フレーム、11・・・スクライブ溝、12
・・・ボッチインク樹脂、12′・・・樹脂、12″・
・・容器、13・・・枠、14・・・スクライブ溝、1
5・・・下型、16・・・上型、17・・・モールド樹
脂、18・・・スクライブ溝、1つ・・・半導体チップ
、20・・・バンプ、21・・・印刷配線板。 第1図 第 叉 第 図 第夕図
)〜(e)は第1の実施例の製造方法を説明するための
工程順に配置した断面図、第3図は第2の実施例の断面
図、第4図<a)〜(c)は第2の実施例の製造方法を
説明するための工程順に配置した断面図、第5図はフリ
ップチップの接続法を示す断面図である。 1・・ウェーハ、1a〜1o・・・半導体チップ、2・
・電極パッド、3・・・裏面保護板、4・・・接着層、
5.5a〜5c・・・表面保護板、6・・・スルーホー
ル電()イ、7・・はんだバンプ、7.・・・表面電極
、7b・裏面電極、8・・・結合部材、9・・・テープ
、10・・・フレーム、11・・・スクライブ溝、12
・・・ボッチインク樹脂、12′・・・樹脂、12″・
・・容器、13・・・枠、14・・・スクライブ溝、1
5・・・下型、16・・・上型、17・・・モールド樹
脂、18・・・スクライブ溝、1つ・・・半導体チップ
、20・・・バンプ、21・・・印刷配線板。 第1図 第 叉 第 図 第夕図
Claims (1)
- 表面に電極パッドを複数個有する半導体チップと、前記
電極パッドのそれぞれに対応するはんだバンプからなる
裏面電極及び前記裏面電極と電気的に接続されたはんだ
バンプからなる表面電極を備えた表面保護板と、前記電
極パッドと前記裏面電極とを各々連結させて前記半導体
チップと前記表面保護板とを貼合せる結合部材と、前記
半導体チップと前記表面保護板の側面を被覆する樹脂を
含んでなる容器とを有することを特徴とする集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63279711A JPH02125633A (ja) | 1988-11-04 | 1988-11-04 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63279711A JPH02125633A (ja) | 1988-11-04 | 1988-11-04 | 集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02125633A true JPH02125633A (ja) | 1990-05-14 |
Family
ID=17614813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63279711A Pending JPH02125633A (ja) | 1988-11-04 | 1988-11-04 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02125633A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554887A (en) * | 1993-06-01 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package |
JPH09232256A (ja) * | 1996-02-23 | 1997-09-05 | Shichizun Denshi:Kk | チップサイズパッケージの製造方法 |
JPH1027767A (ja) * | 1996-07-11 | 1998-01-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
EP0844665A2 (en) * | 1996-11-21 | 1998-05-27 | Texas Instruments Incorporated | Wafer level packaging |
JPH10144631A (ja) * | 1996-11-06 | 1998-05-29 | Citizen Electron Co Ltd | 半導体素子及びその製造方法 |
JPH10242085A (ja) * | 1997-02-28 | 1998-09-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
WO1999003153A2 (de) * | 1997-07-07 | 1999-01-21 | Infineon Technologies Ag | Gehäuse für zumindest einen halbleiterkörper |
JPH11307816A (ja) * | 1998-04-24 | 1999-11-05 | Citizen Electronics Co Ltd | チップ型半導体のパッケージ構造および製造方法 |
JP2000049176A (ja) * | 1998-07-30 | 2000-02-18 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
JP2000252235A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
JP2001230222A (ja) * | 2000-02-15 | 2001-08-24 | Rohm Co Ltd | 半導体チップの製造方法 |
US6291884B1 (en) * | 1999-11-09 | 2001-09-18 | Amkor Technology, Inc. | Chip-size semiconductor packages |
WO2003032387A1 (en) | 2001-10-09 | 2003-04-17 | Koninklijke Philips Electronics N.V. | Electrical or electronic component and method of producing same |
US6569708B2 (en) | 2000-05-17 | 2003-05-27 | Nec Electronics Corporation | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same |
JP2004111987A (ja) * | 2003-11-04 | 2004-04-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007220869A (ja) * | 2006-02-16 | 2007-08-30 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2017188610A (ja) * | 2016-04-08 | 2017-10-12 | 株式会社ディスコ | パッケージウェーハの製造方法及びデバイスチップの製造方法 |
JP2017188575A (ja) * | 2016-04-06 | 2017-10-12 | 株式会社ディスコ | パッケージウェーハの製造方法 |
-
1988
- 1988-11-04 JP JP63279711A patent/JPH02125633A/ja active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834340A (en) * | 1993-06-01 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
US5710062A (en) * | 1993-06-01 | 1998-01-20 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
US6046071A (en) * | 1993-06-01 | 2000-04-04 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package and method of manufacturing the same |
US5554887A (en) * | 1993-06-01 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Plastic molded semiconductor package |
JPH09232256A (ja) * | 1996-02-23 | 1997-09-05 | Shichizun Denshi:Kk | チップサイズパッケージの製造方法 |
JPH1027767A (ja) * | 1996-07-11 | 1998-01-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH10144631A (ja) * | 1996-11-06 | 1998-05-29 | Citizen Electron Co Ltd | 半導体素子及びその製造方法 |
EP0844665A3 (en) * | 1996-11-21 | 1999-10-27 | Texas Instruments Incorporated | Wafer level packaging |
EP0844665A2 (en) * | 1996-11-21 | 1998-05-27 | Texas Instruments Incorporated | Wafer level packaging |
JPH10242085A (ja) * | 1997-02-28 | 1998-09-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
WO1999003153A2 (de) * | 1997-07-07 | 1999-01-21 | Infineon Technologies Ag | Gehäuse für zumindest einen halbleiterkörper |
WO1999003153A3 (de) * | 1997-07-07 | 1999-04-01 | Siemens Ag | Gehäuse für zumindest einen halbleiterkörper |
JPH11307816A (ja) * | 1998-04-24 | 1999-11-05 | Citizen Electronics Co Ltd | チップ型半導体のパッケージ構造および製造方法 |
JP2000049176A (ja) * | 1998-07-30 | 2000-02-18 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
JP2000252235A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
US6291884B1 (en) * | 1999-11-09 | 2001-09-18 | Amkor Technology, Inc. | Chip-size semiconductor packages |
JP2001230222A (ja) * | 2000-02-15 | 2001-08-24 | Rohm Co Ltd | 半導体チップの製造方法 |
US6569708B2 (en) | 2000-05-17 | 2003-05-27 | Nec Electronics Corporation | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same |
WO2003032387A1 (en) | 2001-10-09 | 2003-04-17 | Koninklijke Philips Electronics N.V. | Electrical or electronic component and method of producing same |
JP2004111987A (ja) * | 2003-11-04 | 2004-04-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007220869A (ja) * | 2006-02-16 | 2007-08-30 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2017188575A (ja) * | 2016-04-06 | 2017-10-12 | 株式会社ディスコ | パッケージウェーハの製造方法 |
JP2017188610A (ja) * | 2016-04-08 | 2017-10-12 | 株式会社ディスコ | パッケージウェーハの製造方法及びデバイスチップの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6876066B2 (en) | Packaged microelectronic devices and methods of forming same | |
JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
US7888172B2 (en) | Chip stacked structure and the forming method | |
JPH02125633A (ja) | 集積回路 | |
US20050104182A1 (en) | Stacked BGA packages | |
US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JPH1098130A (ja) | チップスケールの半導体パッケージ及びその製造方法 | |
CN101262002A (zh) | 具有晶粒容纳通孔的影像传感器封装与其方法 | |
KR20050022558A (ko) | Bga 패키지, 그 제조방법 및 bga 패키지 적층 구조 | |
CN101252125A (zh) | 具减缩结构的复数晶粒封装结构与其形成方法 | |
US20020031867A1 (en) | Semiconductor device and process of production of same | |
JP3825181B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
CN209045531U (zh) | 一种半导体芯片封装结构 | |
JPH03112688A (ja) | Icカード | |
US6911737B2 (en) | Semiconductor device package and method | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
JP2003258009A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH09186267A (ja) | Bga半導体パッケージ | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
CN106571377A (zh) | 图像传感器模组及其制作方法 | |
JPH05211256A (ja) | 半導体装置 | |
JPH0789280A (ja) | Icモジュール |