JPH09232256A - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法Info
- Publication number
- JPH09232256A JPH09232256A JP8035902A JP3590296A JPH09232256A JP H09232256 A JPH09232256 A JP H09232256A JP 8035902 A JP8035902 A JP 8035902A JP 3590296 A JP3590296 A JP 3590296A JP H09232256 A JPH09232256 A JP H09232256A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor wafer
- semiconductor
- bumps
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体ウエハ上へのバンプの形成から半導体
パッケージの完成までの製造工程を減らすと同時に、ダ
イボンド工程での位置合わせ等を容易に行えるようにし
たチップサイズパッケージの製造方法を提供する。 【解決手段】 半導体ウエハ８上にバンプ２を形成する
工程と、このバンプ２によって半導体ウエハ８を回路基
板３上にダイボンドする工程と、ダイボンドした半導体
ウエハ８と回路基板３との間を樹脂６で封止する工程
と、樹脂封止した回路基板３と半導体ウエハ８とを半導
体チップ１毎にダイシングする工程とを備えるチップサ
イズパッケージの製造方法。
パッケージの完成までの製造工程を減らすと同時に、ダ
イボンド工程での位置合わせ等を容易に行えるようにし
たチップサイズパッケージの製造方法を提供する。 【解決手段】 半導体ウエハ８上にバンプ２を形成する
工程と、このバンプ２によって半導体ウエハ８を回路基
板３上にダイボンドする工程と、ダイボンドした半導体
ウエハ８と回路基板３との間を樹脂６で封止する工程
と、樹脂封止した回路基板３と半導体ウエハ８とを半導
体チップ１毎にダイシングする工程とを備えるチップサ
イズパッケージの製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の製造方法に係り、特に超小型のチップサイズパッケー
ジの製造方法に関する。
の製造方法に係り、特に超小型のチップサイズパッケー
ジの製造方法に関する。
【０００２】
【従来の技術】近年、セット機器の小型化に伴なって半
導体パッケージの超小型化が益々進み、最近ではバンプ
接続技術を用いた所謂チップサイズパッケージ（ＣＳ
Ｐ）が開発されている（エレクトロニクス実装技術 199
5(Vol.11 No.3)、及び特開平６−３４９８９３号参
照）。これは、例えば図１０に示したように、半導体チ
ップ１の下面に多数のバンプ２を形成しておき、半導体
チップ１をマザーボードに直接マウントしてバンプ２を
回路接続するか、もしくは図に示したように、半導体チ
ップ１と同一形状の回路基板３にバンプ２を接続して層
状の半導体パッケージ４としておき、回路基板３の下面
に設けた電極５をマザーボードに接続するものである。
なお、バンプ２によって形成される半導体チップ１と回
路基板３との隙間は樹脂６によって封止されている。
導体パッケージの超小型化が益々進み、最近ではバンプ
接続技術を用いた所謂チップサイズパッケージ（ＣＳ
Ｐ）が開発されている（エレクトロニクス実装技術 199
5(Vol.11 No.3)、及び特開平６−３４９８９３号参
照）。これは、例えば図１０に示したように、半導体チ
ップ１の下面に多数のバンプ２を形成しておき、半導体
チップ１をマザーボードに直接マウントしてバンプ２を
回路接続するか、もしくは図に示したように、半導体チ
ップ１と同一形状の回路基板３にバンプ２を接続して層
状の半導体パッケージ４としておき、回路基板３の下面
に設けた電極５をマザーボードに接続するものである。
なお、バンプ２によって形成される半導体チップ１と回
路基板３との隙間は樹脂６によって封止されている。
【０００３】図１１は、上述の構造からなる半導体パッ
ケージ４（ＣＳＰ）の一製造工程図を示したものであ
る。この製造工程では先ずシリコン等のウエハ上に集積
回路を形成して半導体ウエハ８としたのち、その表面に
パッシベーション膜を施して集積回路を保護した上で、
半導体ウエハ８上に整列した多数のバンプ２を形成す
る。次の工程では半導体ウエハ８を半導体チップ１毎に
ダイシングし、更に半導体チップ１を一個ずつ吸着し易
いように、エキスパンド工程によって隣接する半導体チ
ップ１同士の間隔を空ける。次の工程ではガラスエポキ
シ又はフィルム等によって形成された回路基板３の所定
位置に上記エキスパンドした半導体チップ１を吸着ノズ
ルを用いて一個ずつ配置する。図１２に示したように、
半導体チップ１はバンプ２を下側に向けて回路基板３に
配列され、バンプ２を所定の電子回路上にダイボンディ
ングする。リフロー工程でバンプ２を溶融し、回路基板
３上に接合する。次の樹脂コーティング工程は半導体チ
ップ１と回路基板３との隙間を封止するためのものであ
り、両者間に樹脂６が充填される。樹脂６はキュア炉を
通すことで硬化する。最後のダイシング工程ではダイシ
ングマシーンによって枡目状に切断し、一個ずつの半導
体チップ１とする。この時は回路基板３も半導体チップ
１と一緒にダイシングされて、直方体形状の半導体パッ
ケージ４（ＣＳＰ）が完成する。
ケージ４（ＣＳＰ）の一製造工程図を示したものであ
る。この製造工程では先ずシリコン等のウエハ上に集積
回路を形成して半導体ウエハ８としたのち、その表面に
パッシベーション膜を施して集積回路を保護した上で、
半導体ウエハ８上に整列した多数のバンプ２を形成す
る。次の工程では半導体ウエハ８を半導体チップ１毎に
ダイシングし、更に半導体チップ１を一個ずつ吸着し易
いように、エキスパンド工程によって隣接する半導体チ
ップ１同士の間隔を空ける。次の工程ではガラスエポキ
シ又はフィルム等によって形成された回路基板３の所定
位置に上記エキスパンドした半導体チップ１を吸着ノズ
ルを用いて一個ずつ配置する。図１２に示したように、
半導体チップ１はバンプ２を下側に向けて回路基板３に
配列され、バンプ２を所定の電子回路上にダイボンディ
ングする。リフロー工程でバンプ２を溶融し、回路基板
３上に接合する。次の樹脂コーティング工程は半導体チ
ップ１と回路基板３との隙間を封止するためのものであ
り、両者間に樹脂６が充填される。樹脂６はキュア炉を
通すことで硬化する。最後のダイシング工程ではダイシ
ングマシーンによって枡目状に切断し、一個ずつの半導
体チップ１とする。この時は回路基板３も半導体チップ
１と一緒にダイシングされて、直方体形状の半導体パッ
ケージ４（ＣＳＰ）が完成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法にあっては、バンプ２の形成から半導体パ
ッケージ４の完成までに６工程を必要とする上、半導体
チップ１を一個ずつ回路基板３上に移送し、各々につい
て位置合わせしてからダイボンドしなければならないな
ど、作業工程が面倒である他、作業時間が掛かってしま
うといった問題があった。
来の製造方法にあっては、バンプ２の形成から半導体パ
ッケージ４の完成までに６工程を必要とする上、半導体
チップ１を一個ずつ回路基板３上に移送し、各々につい
て位置合わせしてからダイボンドしなければならないな
ど、作業工程が面倒である他、作業時間が掛かってしま
うといった問題があった。
【０００５】そこで、本発明は、バンプの形成から半導
体パッケージの完成までの製造工程を減らすと同時に、
ダイボンド工程での位置合わせ等を容易に行えるように
したチップサイズパッケージの製造方法を提供するもの
である。
体パッケージの完成までの製造工程を減らすと同時に、
ダイボンド工程での位置合わせ等を容易に行えるように
したチップサイズパッケージの製造方法を提供するもの
である。
【０００６】
【課題を解決するための手段】すなわち、上記課題を解
決するために、本発明に係るチップサイズパッケージの
製造方法は、第１に、半導体ウエハ上にバンプを形成す
る工程と、このバンプによって半導体ウエハを回路基板
上にダイボンドする工程と、ダイボンドした半導体ウエ
ハと回路基板との間を樹脂封止する工程と、樹脂封止し
た回路基板と半導体ウエハとを半導体チップ毎にダイシ
ングする工程とを備えることを特徴とし、第２に、半導
体ウエハ上にバンプを形成する工程と、このバンプによ
って半導体ウエハを回路基板上にダイボンドする工程
と、回路基板は残してダイボンドした半導体ウエハのみ
を半導体チップ毎にダイシングする工程と、回路基板上
でダイシングした半導体ウエハと回路基板との間を樹脂
封止する工程と、樹脂封止した回路基板と半導体ウエハ
とを半導体チップ毎にダイシングする工程とを備えるこ
とを特徴とする。
決するために、本発明に係るチップサイズパッケージの
製造方法は、第１に、半導体ウエハ上にバンプを形成す
る工程と、このバンプによって半導体ウエハを回路基板
上にダイボンドする工程と、ダイボンドした半導体ウエ
ハと回路基板との間を樹脂封止する工程と、樹脂封止し
た回路基板と半導体ウエハとを半導体チップ毎にダイシ
ングする工程とを備えることを特徴とし、第２に、半導
体ウエハ上にバンプを形成する工程と、このバンプによ
って半導体ウエハを回路基板上にダイボンドする工程
と、回路基板は残してダイボンドした半導体ウエハのみ
を半導体チップ毎にダイシングする工程と、回路基板上
でダイシングした半導体ウエハと回路基板との間を樹脂
封止する工程と、樹脂封止した回路基板と半導体ウエハ
とを半導体チップ毎にダイシングする工程とを備えるこ
とを特徴とする。
【０００７】
【発明の実施の形態】以下、添付図面に基づいて本発明
に係るチップサイズパッケージの製造方法を詳細に説明
する。図１は本発明の第一実施例の製造工程を示したも
のである。先の実施例と同様、先ずシリコン等のウエハ
上に集積回路を形成して半導体ウエハ８としたのち、そ
の表面にパッシベーション膜を施して集積回路を保護し
た上で、半導体ウエハ８上に整列した多数のバンプ２を
形成する。次に上記半導体ウエハ８を裏返してバンプ２
を下側に向け、そのまま回路基板３の上に載置して上下
左右の４箇所のポイント９ａ，９ｂ，９ｃ，９ｄで位置
決めを行なったのちダイボンドする（図２参照）。次に
これをリフローに通してバンプ２を溶融し、回路基板３
上に接合する。次の樹脂コーティング工程は半導体ウエ
ハ８と回路基板３との隙間を封止するためのものであ
る。図３に示したように、両者間の隙間に樹脂６を充填
してバンプ２を封止する。樹脂６はキュア炉に通すこと
で硬化する。次のダイシング工程ではダイシングマシー
ンによって半導体ウエハ８を枡目状に切断して半導体チ
ップ１毎に分割する。この時、図４に示したように、回
路基板３も半導体チップ１と一緒にダイシングされ、直
方体形状の半導体パッケージ４（ＣＳＰ）として完成す
る。
に係るチップサイズパッケージの製造方法を詳細に説明
する。図１は本発明の第一実施例の製造工程を示したも
のである。先の実施例と同様、先ずシリコン等のウエハ
上に集積回路を形成して半導体ウエハ８としたのち、そ
の表面にパッシベーション膜を施して集積回路を保護し
た上で、半導体ウエハ８上に整列した多数のバンプ２を
形成する。次に上記半導体ウエハ８を裏返してバンプ２
を下側に向け、そのまま回路基板３の上に載置して上下
左右の４箇所のポイント９ａ，９ｂ，９ｃ，９ｄで位置
決めを行なったのちダイボンドする（図２参照）。次に
これをリフローに通してバンプ２を溶融し、回路基板３
上に接合する。次の樹脂コーティング工程は半導体ウエ
ハ８と回路基板３との隙間を封止するためのものであ
る。図３に示したように、両者間の隙間に樹脂６を充填
してバンプ２を封止する。樹脂６はキュア炉に通すこと
で硬化する。次のダイシング工程ではダイシングマシー
ンによって半導体ウエハ８を枡目状に切断して半導体チ
ップ１毎に分割する。この時、図４に示したように、回
路基板３も半導体チップ１と一緒にダイシングされ、直
方体形状の半導体パッケージ４（ＣＳＰ）として完成す
る。
【０００８】このように、上記実施例では従来例と違っ
て半導体ウエハ８の状態で回路基板３上にダイボンドす
るので、従来のような回路基板３にダイボンドする前に
半導体ウエハ８をダイシングする工程及びダイシングし
た半導体チップ１をエキスパンドする工程を省略するこ
とができる。また、ダイボンド工程も従来のような半導
体チップ１一個ずつ何回も繰り返して行うのに比べて一
回だけで済むので、従来より２工程少ない４工程で製造
することができる他、ダイボンド工程における半導体ウ
エハ８の位置合わせ作業も極めて容易となる。
て半導体ウエハ８の状態で回路基板３上にダイボンドす
るので、従来のような回路基板３にダイボンドする前に
半導体ウエハ８をダイシングする工程及びダイシングし
た半導体チップ１をエキスパンドする工程を省略するこ
とができる。また、ダイボンド工程も従来のような半導
体チップ１一個ずつ何回も繰り返して行うのに比べて一
回だけで済むので、従来より２工程少ない４工程で製造
することができる他、ダイボンド工程における半導体ウ
エハ８の位置合わせ作業も極めて容易となる。
【０００９】図５は本発明の第二実施例における製造工
程を示したものである。この実施例では、半導体ウエハ
８上にバンプ２を形成する工程、及び半導体ウエハ８を
回路基板３上にダイボンドする工程は、前記第一実施例
と同様なので、各工程の詳細な説明は省略する。この実
施例では回路基板３上にダイボンドされた半導体ウエハ
８に対して、図６に示したように、回路基板３をそのま
まにして半導体ウエハ８のみをチップ毎にダイシングし
て枡目状の半導体チップ１とする工程が先の実施例とは
異なる。次の樹脂コーティング工程は、前述と同様、半
導体ウエハ８と回路基板３との隙間を樹脂封止するため
のものであるが、この実施例では図７に示したように、
半導体ウエハ８と回路基板３との隙間だけでなく、ダイ
シングした半導体チップ１同士の隙間にも樹脂６が充填
される。キュア炉で樹脂６を硬化させたのち、再度半導
体チップ１のダイシングラインに沿って今度は回路基板
３も一緒にダイシングし（図８参照）、直方体形状の半
導体パッケージ４（ＣＳＰ）を完成させる。
程を示したものである。この実施例では、半導体ウエハ
８上にバンプ２を形成する工程、及び半導体ウエハ８を
回路基板３上にダイボンドする工程は、前記第一実施例
と同様なので、各工程の詳細な説明は省略する。この実
施例では回路基板３上にダイボンドされた半導体ウエハ
８に対して、図６に示したように、回路基板３をそのま
まにして半導体ウエハ８のみをチップ毎にダイシングし
て枡目状の半導体チップ１とする工程が先の実施例とは
異なる。次の樹脂コーティング工程は、前述と同様、半
導体ウエハ８と回路基板３との隙間を樹脂封止するため
のものであるが、この実施例では図７に示したように、
半導体ウエハ８と回路基板３との隙間だけでなく、ダイ
シングした半導体チップ１同士の隙間にも樹脂６が充填
される。キュア炉で樹脂６を硬化させたのち、再度半導
体チップ１のダイシングラインに沿って今度は回路基板
３も一緒にダイシングし（図８参照）、直方体形状の半
導体パッケージ４（ＣＳＰ）を完成させる。
【００１０】このように、第二実施例にあっても、従来
例とは異なって半導体ウエハ８の状態で回路基板３上に
ダイボンドするので、従来のような半導体ウエハ８のダ
イシング工程及びエキスパンド工程を省略することがで
き、従来より１工程少ない５工程で製造することができ
る他、この実施例では半導体ウエハ８を回路基板３上で
ダイシングして半導体チップ１にしてから樹脂を充填し
ているので、樹脂封止がより一層確実になるといった効
果がある。また、回路基板３と一緒に切断する二回目の
ダイシング幅を、半導体ウエハ８だけを切断する一回目
のダイシング幅より狭くした場合には、図９に示したよ
うに、半導体チップ１の側面周囲に樹脂６を残すことが
でき、これによって半導体チップ１をより確実に保護で
きるといった効果がある。
例とは異なって半導体ウエハ８の状態で回路基板３上に
ダイボンドするので、従来のような半導体ウエハ８のダ
イシング工程及びエキスパンド工程を省略することがで
き、従来より１工程少ない５工程で製造することができ
る他、この実施例では半導体ウエハ８を回路基板３上で
ダイシングして半導体チップ１にしてから樹脂を充填し
ているので、樹脂封止がより一層確実になるといった効
果がある。また、回路基板３と一緒に切断する二回目の
ダイシング幅を、半導体ウエハ８だけを切断する一回目
のダイシング幅より狭くした場合には、図９に示したよ
うに、半導体チップ１の側面周囲に樹脂６を残すことが
でき、これによって半導体チップ１をより確実に保護で
きるといった効果がある。
【００１１】
【発明の効果】以上説明したように、本発明に係るチッ
プサイズパッケージの製造方法によれば、半導体ウエハ
の状態で回路基板上にダイボンドするので、ダイボンド
する際の回路基板上への位置合わせ作業が、従来のよう
に半導体チップ毎にするのに比べて極めて容易となる
他、従来の製造工程より少ない工程数で製造することが
できるといった効果を奏する。
プサイズパッケージの製造方法によれば、半導体ウエハ
の状態で回路基板上にダイボンドするので、ダイボンド
する際の回路基板上への位置合わせ作業が、従来のよう
に半導体チップ毎にするのに比べて極めて容易となる
他、従来の製造工程より少ない工程数で製造することが
できるといった効果を奏する。
【００１２】また、回路基板上に半導体ウエハをダイボ
ンドしたのち、半導体ウエハだけを枡目状にダイシング
して半導体チップとした場合には、樹脂封止がより一層
確実なものになるといった効果が得られる。
ンドしたのち、半導体ウエハだけを枡目状にダイシング
して半導体チップとした場合には、樹脂封止がより一層
確実なものになるといった効果が得られる。
【図１】本発明の第一実施例に係るチップサイズパッケ
ージの製造工程図である。
ージの製造工程図である。
【図２】上記図１のＡ−Ａ線断面図である。
【図３】上記図１のＢ−Ｂ線断面図である。
【図４】上記図１のＣ−Ｃ線断面図である。
【図５】本発明の第二実施例に係るチップサイズパッケ
ージの製造工程図である。
ージの製造工程図である。
【図６】上記図５のＤ−Ｄ線断面図である。
【図７】上記図５のＥ−Ｅ線断面図である。
【図８】上記図５のＦ−Ｆ線断面図である。
【図９】半導体チップの側面周囲に樹脂を残した場合の
図８と同様の断面図である。
図８と同様の断面図である。
【図１０】チップサイズパッケージの一例を示す断面図
である。
である。
【図１１】チップサイズパッケージの従来の製造工程図
である。
である。
【図１２】上記図１１のＧ−Ｇ線断面図である。
１ 半導体チップ ２ バンプ ３ 回路基板 ４ 半導体パッケージ ６ 樹脂 ８ 半導体ウエハ
Claims (2)
- 【請求項１】 半導体ウエハ上にバンプを形成する工程
と、 このバンプによって半導体ウエハを回路基板上にダイボ
ンドする工程と、 ダイボンドした半導体ウエハと回路基板との間を樹脂封
止する工程と、 樹脂封止した回路基板と半導体ウエハとを半導体チップ
毎にダイシングする工程とを備えるチップサイズパッケ
ージの製造方法。 - 【請求項２】 半導体ウエハ上にバンプを形成する工程
と、 このバンプによって半導体ウエハを回路基板上にダイボ
ンドする工程と、 回路基板は残してダイボンドした半導体ウエハのみを半
導体チップ毎にダイシングする工程と、 回路基板上でダイシングした半導体ウエハと回路基板と
の間を樹脂封止する工程と、 樹脂封止した回路基板と半導体ウエハとを半導体チップ
毎にダイシングする工程とを備えるチップサイズパッケ
ージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590296A JP3621182B2 (ja) | 1996-02-23 | 1996-02-23 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590296A JP3621182B2 (ja) | 1996-02-23 | 1996-02-23 | チップサイズパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232256A true JPH09232256A (ja) | 1997-09-05 |
| JP3621182B2 JP3621182B2 (ja) | 2005-02-16 |
Family
ID=12454968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3590296A Expired - Lifetime JP3621182B2 (ja) | 1996-02-23 | 1996-02-23 | チップサイズパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621182B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035955A (ja) * | 1999-07-16 | 2001-02-09 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
| JP2001085449A (ja) * | 1999-09-10 | 2001-03-30 | Disco Abrasive Syst Ltd | Ｃｓｐ基板保持部材及び該ｃｓｐ基板保持部材が載置されるｃｓｐ基板用テーブル |
| WO2001026146A1 (en) * | 1999-10-01 | 2001-04-12 | Hitachi, Ltd. | Semiconductor device and method of manufacture thereof |
| US6348741B1 (en) | 2000-02-23 | 2002-02-19 | Hitachi, Ltd. | Semiconductor apparatus and a manufacturing method thereof |
| US6541308B2 (en) | 1998-09-11 | 2003-04-01 | Sony Corporation | Process for producing semiconductor package and structure thereof |
| US6621154B1 (en) | 2000-02-18 | 2003-09-16 | Hitachi, Ltd. | Semiconductor apparatus having stress cushioning layer |
| US6790684B2 (en) * | 2000-08-17 | 2004-09-14 | Micron Technology, Inc. | Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing |
| KR100452819B1 (ko) * | 2002-03-18 | 2004-10-15 | 삼성전기주식회사 | 칩 패키지 및 그 제조방법 |
| US6830958B2 (en) | 2002-03-18 | 2004-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making chip scale package |
| US6888230B1 (en) * | 1998-10-28 | 2005-05-03 | Renesas Technology Corp. | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device |
| US6946723B2 (en) | 2000-08-07 | 2005-09-20 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| KR100589530B1 (ko) * | 1997-12-22 | 2006-11-30 | 시티즌 도케이 가부시키가이샤 | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 |
| JP2008507844A (ja) * | 2004-07-21 | 2008-03-13 | インテル・コーポレーション | 複数の電子アセンブリの製造方法 |
| JP2009094539A (ja) * | 2009-01-21 | 2009-04-30 | Disco Abrasive Syst Ltd | Ｃｓｐ基板の分割加工方法 |
| JP2009290186A (ja) * | 2008-05-30 | 2009-12-10 | Powertech Technology Inc | 半導体素子の製作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125633A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 集積回路 |
| JPH07231020A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | エリアパッド付き半導体チップの製造方法 |
| JPH088278A (ja) * | 1994-06-20 | 1996-01-12 | Hitachi Ltd | 半導体装置の製造方法 |
-
1996
- 1996-02-23 JP JP3590296A patent/JP3621182B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125633A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 集積回路 |
| JPH07231020A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | エリアパッド付き半導体チップの製造方法 |
| JPH088278A (ja) * | 1994-06-20 | 1996-01-12 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100589530B1 (ko) * | 1997-12-22 | 2006-11-30 | 시티즌 도케이 가부시키가이샤 | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 |
| US6541308B2 (en) | 1998-09-11 | 2003-04-01 | Sony Corporation | Process for producing semiconductor package and structure thereof |
| US7217992B2 (en) | 1998-10-28 | 2007-05-15 | Renesas Technology Corp. | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device |
| US6888230B1 (en) * | 1998-10-28 | 2005-05-03 | Renesas Technology Corp. | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device |
| JP2001035955A (ja) * | 1999-07-16 | 2001-02-09 | Hamamatsu Photonics Kk | 半導体装置及びその製造方法 |
| JP2001085449A (ja) * | 1999-09-10 | 2001-03-30 | Disco Abrasive Syst Ltd | Ｃｓｐ基板保持部材及び該ｃｓｐ基板保持部材が載置されるｃｓｐ基板用テーブル |
| WO2001026146A1 (en) * | 1999-10-01 | 2001-04-12 | Hitachi, Ltd. | Semiconductor device and method of manufacture thereof |
| US6621154B1 (en) | 2000-02-18 | 2003-09-16 | Hitachi, Ltd. | Semiconductor apparatus having stress cushioning layer |
| US6348741B1 (en) | 2000-02-23 | 2002-02-19 | Hitachi, Ltd. | Semiconductor apparatus and a manufacturing method thereof |
| US7378333B2 (en) | 2000-08-07 | 2008-05-27 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6946723B2 (en) | 2000-08-07 | 2005-09-20 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6790684B2 (en) * | 2000-08-17 | 2004-09-14 | Micron Technology, Inc. | Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing |
| US6830958B2 (en) | 2002-03-18 | 2004-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making chip scale package |
| KR100452819B1 (ko) * | 2002-03-18 | 2004-10-15 | 삼성전기주식회사 | 칩 패키지 및 그 제조방법 |
| JP2008507844A (ja) * | 2004-07-21 | 2008-03-13 | インテル・コーポレーション | 複数の電子アセンブリの製造方法 |
| JP4696115B2 (ja) * | 2004-07-21 | 2011-06-08 | インテル・コーポレーション | 複数の電子アセンブリの製造方法 |
| JP2009290186A (ja) * | 2008-05-30 | 2009-12-10 | Powertech Technology Inc | 半導体素子の製作方法 |
| JP2009094539A (ja) * | 2009-01-21 | 2009-04-30 | Disco Abrasive Syst Ltd | Ｃｓｐ基板の分割加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3621182B2 (ja) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635963B2 (en) | Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin | |
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| US7148560B2 (en) | IC chip package structure and underfill process | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| US7129110B1 (en) | Semiconductor device and method for manufacturing the same | |
| US7378297B2 (en) | Methods of bonding two semiconductor devices | |
| JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
| EP0993040A3 (en) | Method for production of semiconductor package | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| CN104716103A (zh) | 具有间隙的底部填充图案 | |
| TWI610409B (zh) | 半導體封裝及其製造方法 | |
| JP2003060118A (ja) | 半導体装置の製造方法 | |
| WO2020237499A1 (zh) | 一种芯片封装结构及封装方法 | |
| TW201807771A (zh) | 晶片封裝陣列以及晶片封裝體 | |
| US7479411B1 (en) | Apparatus and method for forming solder seals for semiconductor flip chip packages | |
| JP2004282042A (ja) | 半導体デバイスのアセンブリ法 | |
| TWI651827B (zh) | 無基板封裝結構 | |
| US6341070B1 (en) | Wafer-scale packing processes for manufacturing integrated circuit (IC) packages | |
| JP2003060117A (ja) | 半導体装置の製造方法 | |
| KR100871379B1 (ko) | 반도체 패키지의 제조방법 | |
| US10790208B2 (en) | High reliability wafer level semiconductor packaging | |
| US7229849B2 (en) | Method for packaging a semiconductor device | |
| JP3024517B2 (ja) | 半導体装置及びその製造方法 | |
| KR100451511B1 (ko) | 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |