JPH07106350A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07106350A
JPH07106350A JP5265410A JP26541093A JPH07106350A JP H07106350 A JPH07106350 A JP H07106350A JP 5265410 A JP5265410 A JP 5265410A JP 26541093 A JP26541093 A JP 26541093A JP H07106350 A JPH07106350 A JP H07106350A
Authority
JP
Japan
Prior art keywords
semiconductor element
tab
concave portion
metal wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5265410A
Other languages
English (en)
Other versions
JP2536431B2 (ja
Inventor
Tomoji Murata
智司 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5265410A priority Critical patent/JP2536431B2/ja
Publication of JPH07106350A publication Critical patent/JPH07106350A/ja
Application granted granted Critical
Publication of JP2536431B2 publication Critical patent/JP2536431B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 アイランド部に搭載した半導体素子をアイラ
ンド部に接地するための金属ワイヤの長さを短くし、高
周波特性を改善することを可能にする。 【構成】 半導体素子３をマウント材８により搭載する
アイランド部（タブ）２の表面に半導体素子３の底面積
よりも小さい面積の凹状部７を形成し、この凹状部７に
マウント材８を介装し、この凹状部７を覆うように半導
体素子３を搭載する。凹状部７は半導体素子３により覆
われるため、マウント材８が半導体素子３の周辺のタブ
２の表面に流れ出すことが抑制でき、接地用の金属ワイ
ヤ５の長さを短くでき、半導体装置の高周波特性を改善
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体素子をアイランド部にマウント材で接着しかつア
イランド部に電気接続を行う半導体装置に関する。
【０００２】
【従来の技術】一般に高周波用半導体装置では、半導体
素子の共振を防ぐために、半導体素子を搭載するアイラ
ンド部を接地（グランド）することが多い。また、半導
体素子の接地用電極を接地電位に接続するため、接地用
電極とアイランド部とを金属ワイヤによってボンディン
グを行っている。図５は従来のこの種の半導体装置の一
例を示す図である。Ｆｅ−Ｎｉ合金、あるいはＣｕ系合
金からなる板材をプレス加工、もしくはエッチング加工
してリードフレーム１を形成し、インナーリード４の先
端と、半導体素子３を搭載するタブ２にＡｕ，Ａｇ等の
貴金属めっきを施している。半導体素子をタブに搭載す
るために接着剤やろう材等のマウント材８を用いてい
る。また、マウントされた半導体素子３をインナーリー
ド４に電気接続するために、Ａｕ等の金属ワイヤ５によ
って半導体素子３の電極３ａとインナーリード４とを接
続する。同様に、半導体素子３の接地用電極３ｂをタブ
２に電気接続するために金属ワイヤ５のボンディングを
行っている。
【０００３】ところで、このような半導体装置では、半
導体素子３を搭載するタブ２の表面が平坦であるため、
マウント材８が半導体素子３の下面から周囲に流れ出し
易い。このため、半導体素子３の接地用電極３ｂに接続
された金属ワイヤ５の他端をタブ２に接続しようとした
ときに、その位置にまでマウント材８が流れ出している
と、好適なワイヤボンディングを行うことができなくな
るという問題がある。このため、マウント材８の流れ出
しを制御することが要求されているが、実際にはこの流
れ出す量を制御することは難しい。また、半導体素子３
をマウントするときの位置決めにおいても多少の誤差が
生じるため、このマウント材８の流れ出し量の制御誤差
と、半導体素子３の位置決め誤差によって、金属ワイヤ
５を接続する箇所にマウント材８が存在しないようにす
ることは極めて難しい。
【０００４】因みに、マウント材８の流れ出し量は、半
導体素子３の側面からＸ１＝０．２〜０．４ｍｍ程度で
あり、半導体素子３のマウント位置誤差はＸ２＝ ０．
０６〜０．１ｍｍ程度である。このため、これらの値を
考慮して金属ワイヤ５のボンディングを行う必要があ
り、結果として接地用の金属ワイヤ５が長くなる。一般
に高周波帯域では、ワイヤはインダクタンスとして等価
されるため、接地用の金属ワイヤが長くなればインダク
タンスが大きくなり、半導体素子の高周波特性を大きく
低下させる原因となる。
【０００５】このため、従来では図６に示す半導体装置
が提案されている。この例ではマウント材８が周囲に流
れ出すのを防止するために、タブ１の表面をハーフエッ
チング加工、またはディンプル加工等して半導体素子３
の大きさより大きな凹状部１２を形成している。この凹
状部１２を設けることにより、マウント材８が凹状部１
２の外側に流れ出ないようにし、凹状部１２の外側直近
部位での接地用金属ワイヤ５のボンディングを可能と
し、金属ワイヤ５の短縮化を図っている。
【０００６】
【発明が解決しようとする課題】しかしながら、この構
成においても、半導体素子３の寸法に対して凹状部１２
の寸法に余裕がないと凹状部１２の側面部に這い上がっ
たマウント材８が素子の側面部に這い上がり、素子表面
でのショート不良を起こす場合がある。このため、その
余裕寸法Ｘ３と、前記した例と同様に半導体素子をマウ
ントするときの位置精度Ｘ２との寸法を考慮して凹状部
１２の寸法を決定する必要があり、このために凹状部１
２が半導体素子３の寸法に比較して格段に大きくなり、
結果として接地用の金属ワイヤ５の長さを短くすること
が難しくなるという問題がある。長くなる。また、半導
体素子３を凹状部１２の底面に搭載するために、タブ２
の表面に対して半導体素子３の高さが低くなり、インナ
ーリード４に接続される金属ワイヤ５が撓んだときに、
金属ワイヤ５がタブ２のエッジに接触して電気的な短絡
が発生し易いという問題もある。本発明の目的は、接地
用の金属ワイヤの長さを短くし、高周波特性を改善する
ことを可能にした半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体素子を
マウント材により搭載するアイランド部の表面に半導体
素子の底面積よりも小さい面積の凹状部を形成し、この
凹状部にマウント材を介装し、この凹状部を覆うように
半導体素子を搭載した構成とする。この場合、凹状部は
その縦横寸法が半導体素子の縦横寸法よりも小さくさ
れ、更に凹状部の容積は、マウント材の体積に略等しく
される。また、凹状部は、その一辺以上の辺において半
導体素子の外側に張り出す凹溝部を有する構成としても
よい。
【０００８】
【作用】半導体素子をアイランド部の表面上に搭載する
一方で、凹状部によりマウント材が半導体素子の周辺部
に流れ出すことが防止され、金属ワイヤを半導体素子の
直近のタブの表面位置にボンディングでき、金属ワイヤ
の短縮を可能とする。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置の要部の構成
を示す断面図であり、リードフレーム１のタブ２上に半
導体素子３を搭載し、この半導体素子３の電極３ａとイ
ンナーリード４、及び接地用電極３ｂとタブ２をそれぞ
れ金属ワイヤ５で接続し、かつこれらを樹脂６で封止し
た構成の半導体装置とされている。図２はその要部を拡
大した平面図とそのＡ−Ａ線断面図である。前記リード
フレーム１は、Ｆｅ−Ｎｉ合金あるいはＣｕ系合金から
なる板材をプレス加工もしくはエッチング加工により所
要の形状とし、前記タブ２とインナーリード４を形成す
る。そして、前記タブ２の表面には半導体素子の底面積
よりも小さい凹状部７、即ち、半導体素子３の縦横寸法
よりも小さい縦横寸法の凹状部を形成する。
【００１０】この場合、凹状部７は半導体素子３をタブ
２にマウントするときの位置精度のばらつきを考慮し、
マウント位置精度分小さい面積とする。また、この凹状
部７の深さはリードフレーム１の板材の厚さの１／４〜
３／４程度であり、結果として半導体素子３をマウント
する際に用いるマウント材の体積に略等しい容積となる
ようにする。なお、この凹状部７の形成に際しては、プ
レス加工もしくはエッチング加工により設けることがで
き、前記タブ２やインナーリード４の形成と同時に形成
することが可能である。また、タブ２及びインナーリー
ド４の表面には貴金属めっきを施しておく。
【００１１】そして、タブ２に半導体素子３をマウント
するために、凹状部７内にマウント材８を流し込む。こ
のとき、マウント材８は表面張力によって凹状部７内に
おいてタブ２の表面上から多少盛り上がる程度の量に制
御する。その後、このマウント材８が盛り上がったとこ
ろに半導体素子３を載置し、マウントする。このとき、
マウント材８は前記した量に制御しているため、半導体
素子３の底面と凹状部７との間から半導体装置３の周囲
に流れ出すマウント材８を最小に抑えることができ、凹
状部７の周囲のタブ表面にマウント材８が大きく広がる
ことはない。
【００１２】したがって、半導体素子３の接地用電極３
ａを金属ワイヤ５によりタブ２にボンディングを行う場
合、金属ワイヤ５のタブ２への接続箇所を凹状部７の近
傍位置に設定してもマウント材８によりボンディングが
阻害されることがなくなり、結果として最短のワイヤル
ープで接続することができ、金属ワイヤ５の長さを最短
にすることができる。これにより高周波特性を改善する
ことができる。また、この構成では、半導体素子３はタ
ブ２の表面上にマウントできるため、図６に示した凹状
部内にマウントする場合に比較して半導体素子３の表面
高さが低くされることはなく、特にインナーリード４に
接続を行うための金属ワイヤ５が撓んだときにタブ２の
エッジに接触して電気的に短絡することを有効に防止す
る。更に、この構成によれば、タブ２に対する半導体素
子３のマウント位置精度が低くても、半導体素子３が凹
状部７を覆う位置にさえマウントされていれば、前記し
た効果を得ることができ、マウント精度によって金属ワ
イヤ５の長さが影響されることはない。
【００１３】図３は本発明の第２実施例の要部の平面図
及びＢ−Ｂ線断面図であり、第１実施例と同一部分には
同一符号を付してある。この実施例ではタブ２の表面に
形成する凹状部７の形状を第１実施例のものとは相違さ
せてある。即ち、凹状部７を半導体素子３の縦横寸法よ
りも小さく形成する点では同じであるが、金属ワイヤ５
を接続しない１つの辺或いは対向する２つの辺に、半導
体素子３の外側にはみ出す凹溝部９を凹状部７に連続し
て形成している。
【００１４】この凹溝部９を形成することにより、凹状
部７にマウント材８を盛り上げ、その上に半導体素子３
を載置してマウントを行った際に、マウント材８が凹状
部７の周辺に逃げる際に、マウント材８が凹溝部９に逃
げるようになり、タブ２の表面上に広がることをより有
効に防止できる。これにより、前記実施例に比較してマ
ウント材８の量に多少の誤差が生じている場合でもマウ
ント材８がタブ２の表面上に全く広がらない状態で半導
体素子３をタブ２にマウントすることが可能となり、マ
ウント材８の量の管理が容易になるとともに、タブ２に
接続する金属ワイヤ５の短縮化を更に進めることが可能
となる。なお、前記実施例では樹脂封止型の半導体装置
に本発明を適用した例を示しているが、図４に示すよう
に、セラミックで構成されたベース部１０やキャップ部
１１で構成されるセラミックパッケージ型の半導体装置
においても本発明を同様に適用でき、これにより接地用
の金属ワイヤを最短ボンディングすることができ、半導
体装置の高周波特性を改善することが可能となる。
【００１５】因みに、従来と同一規格の半導体装置に本
発明を適用したところ、従来では金属ワイヤの長さが７
００μｍで、そのアイソレーションが−２１．５ｄＢで
あったのに対し、本発明においては金属ワイヤの長さを
３００μｍに短縮でき、かつそのアイソレーションが−
２３．５ｄＢに改善されたことが確認された。
【００１６】
【発明の効果】以上説明したように本発明は、アイラン
ド部の表面に半導体素子の底面積よりも小さい面積の凹
状部を形成し、この凹状部にマウント材を介装し、この
凹状部を覆うように半導体素子を搭載しているので、半
導体素子をアイランド部の表面上に搭載して金属ワイヤ
による短絡を防止する一方で、凹状部によりマウント材
が半導体素子の周辺部に流れ出すことが防止され、金属
ワイヤを半導体素子の直近のタブの表面位置にボンディ
ングでき、金属ワイヤの短縮を可能とし、その高周波特
性を改善することができる効果がある。また、凹状部
は、その一辺以上の辺において半導体素子の外側に張り
出す凹溝部を有する構成とすることで、マウント材の量
に多少の誤差が生じている場合でもマウント材がタブの
表面上に全く広がらない状態で半導体素子をタブにマウ
ントすることが可能となり、マウント材の量の管理が容
易になるとともに、タブに接続する金属ワイヤを短縮化
を更に進めることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例の全体構成を示す断面図であ
る。
【図２】図１の要部の平面図とそのＡ−Ａ線断面図であ
る。
【図３】本発明の第二実施例の要部の平面図とそのＢ−
Ｂ線断面図である。
【図４】本発明が適用可能な他の種類の半導体装置の全
体構成の断面図である。
【図５】従来の半導体装置の一部の断面図である。
【図６】従来の改善された半導体装置の一部の断面図で
ある。
【符号の説明】
１ リードフレーム ２ タブ（アイランド部） ３ 半導体素子 ４ インナーリード ５ 金属ワイヤ ７ 凹状部 ８ マウント材

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子をマウント材によりアイラン
    ド部に搭載し、前記半導体素子の電極とアイランド部と
    を金属ワイヤによりボンディングする半導体装置におい
    て、前記アイランド部の表面に半導体素子の底面積より
    も小さい面積の凹状部を形成し、この凹状部にマウント
    材を介装し、この凹状部を覆うように前記半導体素子を
    搭載したことを特徴とする半導体装置。
  2. 【請求項２】 凹状部はその縦横寸法が半導体素子の縦
    横寸法よりも小さくされてなる請求項１の半導体装置。
  3. 【請求項３】 凹状部の容積は、マウント材の体積に略
    等しい請求項２の半導体装置。
  4. 【請求項４】 凹状部は、その一辺以上の辺において半
    導体素子の外側に張り出す凹溝部を有する請求項１また
    は２の半導体装置。
  5. 【請求項５】 金属ワイヤが半導体素子の直近のタブの
    表面位置にボンディングされてなる請求項１または４の
    いずれかの半導体装置。
JP5265410A 1993-09-30 1993-09-30 半導体装置 Expired - Fee Related JP2536431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5265410A JP2536431B2 (ja) 1993-09-30 1993-09-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5265410A JP2536431B2 (ja) 1993-09-30 1993-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH07106350A true JPH07106350A (ja) 1995-04-21
JP2536431B2 JP2536431B2 (ja) 1996-09-18

Family

ID=17416784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5265410A Expired - Fee Related JP2536431B2 (ja) 1993-09-30 1993-09-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2536431B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077312A1 (en) * 2002-03-08 2003-09-18 Rohm Co.,Ltd. Semiconductor device using semiconductor chip
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2007096042A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 半導体装置
JP2007134395A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
WO2011030867A1 (ja) * 2009-09-11 2011-03-17 ローム株式会社 半導体装置およびその製造方法
JP2014011423A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2019110204A (ja) * 2017-12-18 2019-07-04 スタンレー電気株式会社 半導体発光装置、汎用実装基板、および、それを用いた半導体発光装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077312A1 (en) * 2002-03-08 2003-09-18 Rohm Co.,Ltd. Semiconductor device using semiconductor chip
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
US7242033B2 (en) 2002-03-08 2007-07-10 Rohm Co., Ltd. Semiconductor device using LED chip
KR100951626B1 (ko) * 2002-03-08 2010-04-09 로무 가부시키가이샤 반도체 칩을 사용한 반도체 장치
JP2007096042A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd 半導体装置
JP2007134395A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
WO2011030867A1 (ja) * 2009-09-11 2011-03-17 ローム株式会社 半導体装置およびその製造方法
CN102484083A (zh) * 2009-09-11 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法
US9293435B2 (en) 2009-09-11 2016-03-22 Rohm Co., Ltd. Semiconductor device and production method therefor
US9543239B2 (en) 2009-09-11 2017-01-10 Rohm Co., Ltd. Semiconductor device and production method therefor
US9837373B2 (en) 2009-09-11 2017-12-05 Rohm Co., Ltd. Semiconductor device and production method therefor
JP2014011423A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2019110204A (ja) * 2017-12-18 2019-07-04 スタンレー電気株式会社 半導体発光装置、汎用実装基板、および、それを用いた半導体発光装置の製造方法

Also Published As

Publication number Publication date
JP2536431B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP2569939B2 (ja) 樹脂封止型半導体装置
JP4091050B2 (ja) 半導体装置の製造方法
JP2536431B2 (ja) 半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP3424184B2 (ja) 樹脂封止型半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH088388A (ja) リードフレームおよびそれを用いて構成された半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP2920066B2 (ja) 半導体装置及びその製造方法
JPS61241954A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH11186465A (ja) 半導体装置およびその製造方法
JPH04267545A (ja) 樹脂封止型半導体装置
JPS60178636A (ja) 半導体装置
JPH11145371A (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JPH01179348A (ja) 半導体装置
JP2726523B2 (ja) リードフレーム及びそれを用いた半導体装置
JPH04290254A (ja) 半導体装置用リードフレーム
JPH077023A (ja) 樹脂封止型半導体装置
JPH04280439A (ja) 半導体装置およびその製造方法
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JPH05226545A (ja) 半導体装置用リードフレーム
JPH0595018A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees