JPH04267545A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH04267545A JPH04267545A JP3028488A JP2848891A JPH04267545A JP H04267545 A JPH04267545 A JP H04267545A JP 3028488 A JP3028488 A JP 3028488A JP 2848891 A JP2848891 A JP 2848891A JP H04267545 A JPH04267545 A JP H04267545A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor element
- resin
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 26
- 238000007789 sealing Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に関し、特にそのChip On Board(以
下COBという)構造に関する。
に関し、特にそのChip On Board(以
下COBという)構造に関する。
【0002】
【従来の技術】従来この種の樹脂封止型半導体装置とし
ては、図4,図5に示すものがある。
ては、図4,図5に示すものがある。
【0003】図4において、半導体素子1は、配線基板
2上に機械加工により形成された凹部に熱硬化性接着剤
5により固着されており、金属細線4により半導体素子
1の電極(図示せず)と配線基板2上の配線3とが接続
されており、半導体素子1の上部と金属細線4は封止樹
脂7によって封止されている。また、樹脂枠6は封止樹
脂7の流れ止めとなっている。
2上に機械加工により形成された凹部に熱硬化性接着剤
5により固着されており、金属細線4により半導体素子
1の電極(図示せず)と配線基板2上の配線3とが接続
されており、半導体素子1の上部と金属細線4は封止樹
脂7によって封止されている。また、樹脂枠6は封止樹
脂7の流れ止めとなっている。
【0004】また、COBの製造厚みを薄くする必要が
ない場合、図5に示すように、配線基板2の半導体素子
1載置部を加工することなく、熱硬化性接着剤5で半導
体素子1を配線基板2に固着する構造も多く用いられて
いる。
ない場合、図5に示すように、配線基板2の半導体素子
1載置部を加工することなく、熱硬化性接着剤5で半導
体素子1を配線基板2に固着する構造も多く用いられて
いる。
【0005】
【発明が解決しようとする課題】これらの従来のCOB
の構造では、その製品の厚さを薄くすることが大変難し
いという問題点があった。それは、従来のCOBの構造
では、その厚さが配線基板2と、半導体素子1と、封止
樹脂7の3つで構成されるためである。さらに、従来の
COB構造では、金属細線4によるワイヤボンディング
を行う際の半導体素子側と内線基板側の高低段差が大き
くなっている。従って、金属細線4と半導体素子1のエ
ッジとの接触、すなわち電気的短絡を防止するため、金
属細線4のループ形状を低く抑えることができず、この
高いループ形状の金属細線を封止する必要から封止樹脂
厚を薄くできる余地がほとんどないという設計上の限界
があった。
の構造では、その製品の厚さを薄くすることが大変難し
いという問題点があった。それは、従来のCOBの構造
では、その厚さが配線基板2と、半導体素子1と、封止
樹脂7の3つで構成されるためである。さらに、従来の
COB構造では、金属細線4によるワイヤボンディング
を行う際の半導体素子側と内線基板側の高低段差が大き
くなっている。従って、金属細線4と半導体素子1のエ
ッジとの接触、すなわち電気的短絡を防止するため、金
属細線4のループ形状を低く抑えることができず、この
高いループ形状の金属細線を封止する必要から封止樹脂
厚を薄くできる余地がほとんどないという設計上の限界
があった。
【0006】本発明の目的、これらの問題を解決し、厚
さを薄く構成できると共に、金属細線のループを低く抑
えられるようにした樹脂封止型半導体装置を提供するこ
とにある。
さを薄く構成できると共に、金属細線のループを低く抑
えられるようにした樹脂封止型半導体装置を提供するこ
とにある。
【0007】
【課題を解決するための手段】本発明の構成は、半導体
素子が配線基板と金属細線にて接続され、これらが樹脂
封止されて構成される樹脂封止型半導体装置において、
前記半導体素子が前記配線基板の貫通孔に配設され前記
半導体素子の側面部が前記封止樹脂により前記配線基板
の貫通孔の側面部に固定されるようにしたことを特徴と
する。
素子が配線基板と金属細線にて接続され、これらが樹脂
封止されて構成される樹脂封止型半導体装置において、
前記半導体素子が前記配線基板の貫通孔に配設され前記
半導体素子の側面部が前記封止樹脂により前記配線基板
の貫通孔の側面部に固定されるようにしたことを特徴と
する。
【0008】
【実施例】図1は本発明の一実施例の半導体装置の縦断
面図である。この半導体素子1は、金属細線4により配
線基板2上の配線3とワイヤボンディングにより接続さ
れている。この金属細線4としては、いわゆる低いルー
プワイヤと呼ばれるタイプ(例えば、住友金属鉱山(株
)製のSGTタイプ)の金線を使用する。
面図である。この半導体素子1は、金属細線4により配
線基板2上の配線3とワイヤボンディングにより接続さ
れている。この金属細線4としては、いわゆる低いルー
プワイヤと呼ばれるタイプ(例えば、住友金属鉱山(株
)製のSGTタイプ)の金線を使用する。
【0009】この場合のワイヤボンディングは、図2に
模式的に示したように、ワイヤボンダー(図示せず)の
平坦なボンディングステージ9上に配線基板2を配置し
、この配線基板2の半導体素子載置部に設けた貫通孔(
以下デバイスホールという)内に半導体素子1を置いた
後、ボンディングステージ9のデバイスホールに対応す
る位置に設けた真空チャック孔10内部を減圧すること
により、半導体素子1を固定する。その後、通常の手順
でキャピラリ11を用いた超音波併用熱圧着法によるボ
ールボンディングにより実施している。
模式的に示したように、ワイヤボンダー(図示せず)の
平坦なボンディングステージ9上に配線基板2を配置し
、この配線基板2の半導体素子載置部に設けた貫通孔(
以下デバイスホールという)内に半導体素子1を置いた
後、ボンディングステージ9のデバイスホールに対応す
る位置に設けた真空チャック孔10内部を減圧すること
により、半導体素子1を固定する。その後、通常の手順
でキャピラリ11を用いた超音波併用熱圧着法によるボ
ールボンディングにより実施している。
【0010】尚、図1及び図2において、配線基板2の
デバイスホール周縁部に段差部12を設けているのは、
本実施例では、樹脂封止の際の封止樹脂の液だれや半導
体素子1裏面への樹脂廻り込み等を防止するためである
。また、半導体素子1とデバイスホール間の空隙が0.
2〜0.3mm程度と狭いため、配線3の側面がデバイ
スホール側壁に露出したままでは配線3と半導体素子1
が接触し、短絡することを防止するためである。このよ
うな配線基板2の形状は、機械的加工法(いわゆる座グ
リ加工)により容易にできる。
デバイスホール周縁部に段差部12を設けているのは、
本実施例では、樹脂封止の際の封止樹脂の液だれや半導
体素子1裏面への樹脂廻り込み等を防止するためである
。また、半導体素子1とデバイスホール間の空隙が0.
2〜0.3mm程度と狭いため、配線3の側面がデバイ
スホール側壁に露出したままでは配線3と半導体素子1
が接触し、短絡することを防止するためである。このよ
うな配線基板2の形状は、機械的加工法(いわゆる座グ
リ加工)により容易にできる。
【0011】このような構造を用いることにより、配線
基板の厚さが製品の厚さから削除され、更にワイヤボン
ディングの際の半導体素子側と配線基板側との高低差を
100μm程度に設定することが可能なため、ループ形
状を低く抑制することができ、これに応じて封止樹脂厚
を薄くすることができる。
基板の厚さが製品の厚さから削除され、更にワイヤボン
ディングの際の半導体素子側と配線基板側との高低差を
100μm程度に設定することが可能なため、ループ形
状を低く抑制することができ、これに応じて封止樹脂厚
を薄くすることができる。
【0012】本実施例の封止樹脂形状は、ワイヤボンデ
ィングが完了した状態の配線基板2の上面から熱硬化性
エポキシ系樹脂を滴下したのち加熱し、その樹脂を流動
させた後、硬化させる事により得ることができる。
ィングが完了した状態の配線基板2の上面から熱硬化性
エポキシ系樹脂を滴下したのち加熱し、その樹脂を流動
させた後、硬化させる事により得ることができる。
【0013】以上、説明したように本発明は、配線基板
部分を除いた構造を採用することにより、0.3mm厚
の配線基板を使用した場合、従来の構造ではCOB製品
の圧さを1.0mm以下とするのは非常に困難であった
のに対し、表1のように0.6mm以下という製品厚を
容易に実現することができるのである。
部分を除いた構造を採用することにより、0.3mm厚
の配線基板を使用した場合、従来の構造ではCOB製品
の圧さを1.0mm以下とするのは非常に困難であった
のに対し、表1のように0.6mm以下という製品厚を
容易に実現することができるのである。
【0014】
【0015】図3は、本発明の第2の実施例の縦断面図
である。本実施例は、半導体素子1が封止樹脂8により
配線基板2に固定されており、半導体素子1上の電極(
図示せず)と配線3は金属細線4により接続されている
。更に、この半導体素子1の上面,金属細線4,配線基
板2のデバイスホール周縁部上面が封止樹脂7aで封止
されるようになっている。
である。本実施例は、半導体素子1が封止樹脂8により
配線基板2に固定されており、半導体素子1上の電極(
図示せず)と配線3は金属細線4により接続されている
。更に、この半導体素子1の上面,金属細線4,配線基
板2のデバイスホール周縁部上面が封止樹脂7aで封止
されるようになっている。
【0016】この実施例では、半導体素子1を配線基板
2に固定する役割を封止樹脂8が果たしており、半導体
素子1の表面や金属細線4及び接続部分の保護の役割は
封止樹脂7aが果たしている。従って、これらの封止樹
脂8,7aは、それぞれの用途に応じてその諸物性を特
化することができる。
2に固定する役割を封止樹脂8が果たしており、半導体
素子1の表面や金属細線4及び接続部分の保護の役割は
封止樹脂7aが果たしている。従って、これらの封止樹
脂8,7aは、それぞれの用途に応じてその諸物性を特
化することができる。
【0017】例えば、半導体素子1の寸法が10mm角
に近いような大きなものである場合は、封止樹脂7aと
して弾性率の低いシリコン系樹脂を用いることができる
ので、熱応力により不具合の発生を大幅に低減できると
いう利点がある。
に近いような大きなものである場合は、封止樹脂7aと
して弾性率の低いシリコン系樹脂を用いることができる
ので、熱応力により不具合の発生を大幅に低減できると
いう利点がある。
【0018】
【発明の効果】以上説明したように、本発明は、COB
における半導体素子載置部分の配線基板を除去し、半導
体素子の固定を封止樹脂により行うことにより、製品の
厚さを従来構造のほぼ半分に薄化できるという効果があ
る。
における半導体素子載置部分の配線基板を除去し、半導
体素子の固定を封止樹脂により行うことにより、製品の
厚さを従来構造のほぼ半分に薄化できるという効果があ
る。
【図1】本発明の一実施例の縦断面図。
【図2】図1のボンディング方法を説明する模式的断面
図。
図。
【図3】本発明の第2の実施例の縦断面図。
【図4】従来のCOBの一例の縦断面図。
【図5】従来のCOBの他の例の縦断面図。
1 半導体素子
2 配線基板
3 配線基板上の配線
4,4a 金属細線
5 熱効果型接着剤
6 樹脂枠
7,7a,8 封止樹脂
9 ボンディングステージ
10 ボンディングステージ内の真空チャック孔
11 ボンディング用キャプラリ12 段
差部
11 ボンディング用キャプラリ12 段
差部
Claims (1)
- 【請求項1】 半導体素子が配線基板と金属細線にて
接続され、これらが樹脂封止されて構成される樹脂封止
型半導体装置において、前記半導体素子が前記配線基板
の貫通孔に配設され前記半導体素子の側面部が前記封止
樹脂により前記配線基板の貫通孔の側面部に固定される
ようにしたことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3028488A JPH04267545A (ja) | 1991-02-22 | 1991-02-22 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3028488A JPH04267545A (ja) | 1991-02-22 | 1991-02-22 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04267545A true JPH04267545A (ja) | 1992-09-24 |
Family
ID=12250054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3028488A Pending JPH04267545A (ja) | 1991-02-22 | 1991-02-22 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04267545A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997044822A1 (en) * | 1995-05-11 | 1997-11-27 | National Semiconductor Corporation | Ultra thin ball grid array package using a flex tape or printed wiring board substrate and method |
US5814882A (en) * | 1994-07-20 | 1998-09-29 | Nec Corporation | Seal structure for tape carrier package |
JP2012221974A (ja) * | 2011-04-04 | 2012-11-12 | Stanley Electric Co Ltd | 半導体モジュール及びその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260072A (ja) * | 1987-04-16 | 1988-10-27 | Seiko Epson Corp | イメ−ジセンサ |
-
1991
- 1991-02-22 JP JP3028488A patent/JPH04267545A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260072A (ja) * | 1987-04-16 | 1988-10-27 | Seiko Epson Corp | イメ−ジセンサ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5814882A (en) * | 1994-07-20 | 1998-09-29 | Nec Corporation | Seal structure for tape carrier package |
WO1997044822A1 (en) * | 1995-05-11 | 1997-11-27 | National Semiconductor Corporation | Ultra thin ball grid array package using a flex tape or printed wiring board substrate and method |
JP2012221974A (ja) * | 2011-04-04 | 2012-11-12 | Stanley Electric Co Ltd | 半導体モジュール及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JP5379189B2 (ja) | 半導体装置 | |
JPH08116016A (ja) | リードフレーム及び半導体装置 | |
KR20110079799A (ko) | 반도체 장치의 제조 방법 | |
JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
JP2001345412A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
JPH04267545A (ja) | 樹脂封止型半導体装置 | |
JPH0951015A (ja) | 半導体装置 | |
JP2000196005A (ja) | 半導体装置 | |
JPH0732216B2 (ja) | 半導体装置 | |
KR100373891B1 (ko) | 반도체장치 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JPH0864748A (ja) | 半導体装置及びその製造方法 | |
JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
US20220301990A1 (en) | Semiconductor device | |
JP2018056310A (ja) | 樹脂封止金型およびそれを用いた半導体装置の製造方法 | |
JPH04322435A (ja) | 半導体装置およびその製造方法 | |
JPH1126643A (ja) | 半導体装置 | |
JP3013611B2 (ja) | 半導体装置の製造方法 | |
JPH08181165A (ja) | 半導体集積回路 | |
JPH02170454A (ja) | リードフレーム | |
JP3664566B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970527 |