JP2001345412A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JP2001345412A
JP2001345412A JP2000161929A JP2000161929A JP2001345412A JP 2001345412 A JP2001345412 A JP 2001345412A JP 2000161929 A JP2000161929 A JP 2000161929A JP 2000161929 A JP2000161929 A JP 2000161929A JP 2001345412 A JP2001345412 A JP 2001345412A
Authority
JP
Japan
Prior art keywords
die pad
frame
semiconductor device
pad support
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000161929A
Other languages
English (en)
Other versions
JP3403699B2 (ja
Inventor
Toshihiko Iwakiri
敏彦 岩切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000161929A priority Critical patent/JP3403699B2/ja
Priority to US09/866,920 priority patent/US6828659B2/en
Publication of JP2001345412A publication Critical patent/JP2001345412A/ja
Application granted granted Critical
Publication of JP3403699B2 publication Critical patent/JP3403699B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ダイパッドサポート３の熱膨張によるダイパ
ッド２の厚み方向への変位を抑制することのできる半導
体装置を提供することを目的とする。 【構成】 ダイパッド２と、このダイパッド２を支持す
るダイパッドサポート３と、ダイパッド２の周囲に先端
が配置される複数のインナーリード４と、ダイパッド２
に搭載された、ダイパッド２の外形寸法よりも大きい外
形寸法を有する半導体素子１１と、を備えており、ダイ
パッドサポート３の形状として、ダイパッド２とインナ
ーリード４の先端との間に位置する領域に応力緩和部７
を有し、半導体素子１１が応力緩和部７上に配置される
ように構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ダイパッドに、ダ
イパッドよりも外形寸法の大きい半導体素子を搭載する
半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、樹脂封止型の半導体パッケージで
は、封止樹脂とダイパッドとの剥離が問題とされてい
た。この封止樹脂とダイパッドとの剥離を防ぐ対策とし
ては、ダイパッドの外形寸法を、その上に搭載する半導
体素子の外形寸法よりも小さくする技術が提案されてい
る。このような技術は、例えば、特開平６−２１６３０
３号公報に開示されている。
【０００３】
【発明が解決しようとする課題】ダイパッドに半導体素
子が搭載されたリードフレームは、ヒートステージ上に
配置されてワイヤボンディングが施される。このワイヤ
ボンディング工程において、ダイパッドを支持するダイ
パッドサポートが熱膨張により伸びを生じた場合、ダイ
パッドがリードフレームの厚み方向に変位してしまうこ
とがある。ダイパッドが厚み方向に変位した場合、樹脂
封止工程における樹脂注入時に、チップやボンディング
ワイヤなどが封止樹脂表面から露出してしまい、不良品
となってしまう不具合がある。
【０００４】本発明では、ダイパッドサポートの熱膨張
によるダイパッドの厚み方向への変位を抑制することの
できる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本願発明の半導体装置で
は、上記課題を解決するために、ダイパッドと、このダ
イパッドを支持するダイパッドサポートと、ダイパッド
の周囲に先端が配置される複数のインナーリードと、ダ
イパッドに搭載された、ダイパッドの外形寸法よりも大
きい外形寸法を有する半導体素子と、を備えており、ダ
イパッドサポートの形状として、ダイパッドとインナー
リードの先端との間に位置する領域に応力緩和部を有
し、半導体素子が応力緩和部上に配置されるように構成
される。
【０００６】
【発明の実施の形態】以下、図１および図２を用いて本
発明の第１の実施形態について説明する。
【０００７】図１は本願発明の第１の実施形態のリード
フレームの平面図であり、図２は図１におけるＡ−Ａ’
断面図であり、図１に示されるリードフレームに半導体
素子が搭載され、樹脂で封止された状態が模式的に示さ
れる。
【０００８】図１において、リードフレーム１の中央に
はダイパッド２が形成されている。ダイパッド２は、４
本のダイパッドサポート３により４方向から支持されて
いる。４本のダイパッドサポートは互いに９０度の角度
を持って形成されている。また、ダイパッド２の外形寸
法は、搭載される半導体素子１１の外形寸法よりも小さ
く形成されている。
【０００９】ダイパッド２の周囲には複数のインナーリ
ード４がダイパッド２を取り囲むように配置されてい
る。このインナーリード４はダムバー５に接続されてい
る。ダムバー５は、樹脂封止する際に樹脂の流れ止めと
なる部分である。インナーリード４の先端は銀などのめ
っき６が施されている。
【００１０】ダイパッドサポート３には、応力緩和部７
が設けられている。応力緩和部７は、ワイヤボンディン
グを行う際にリードフレームがヒートステージ上に搭載
されることにより、ダイパッドサポート３が熱膨張によ
り伸びを生じた場合に、この伸びを吸収できる形状にな
っている。応力緩和部７は、ダイパッド２とインナーリ
ード４の先端との間に設けられる。応力緩和部７の形状
は、ダイパッドサポート３の一部に凸部８が設けられ、
この凸部８に対応するダイパッドサポート部分に切り欠
き部９が設けられた形状となっている。この応力緩和部
７は、ダイパッドサポート３の長さ方向に対する伸びを
吸収するバネとしての機能を持つ。
【００１１】これらダイパッド２、ダイパッドサポート
３、インナーリード４などは、４２アロイや銅などの薄
板を打ち抜き加工あるいはエッチング加工することによ
り形成されるが、応力緩和部もこの打ち抜き加工あるい
はエッチング加工により同時に形成される。従って、応
力緩和部は、ダイパッドサポート３と同一面内に形成さ
れる。
【００１２】また、ダイパッドサポート３は隣り合う１
対のインナーリード４と平行に設けられており、インナ
ーリード４に挟まれた領域１０でダウンセット加工され
ている。
【００１３】ダイパッド２上には、半導体素子１１が搭
載される。図２には、半導体素子１１が接着剤１２によ
りダイパッド２に固着された状態が示される。接着剤と
しては例えば銀ペーストが用いられる。半導体素子１１
は応力緩和部７上に位置するように配置される。また、
応力緩和部７がバネとしての機能を果たすために、応力
緩和部７上には接着剤１２は塗布されない。
【００１４】ダイパッド２に半導体素子１１を固着した
後に、半導体素子１１の表面に形成されている図示しな
い電極パッドとインナーリード４の先端部分とがワイヤ
１３により接続される。ワイヤ１３をボンディングする
際には、リードフレームは図示しないヒートステージ上
にウインドクランパで固定され、半導体素子の裏面がヒ
ートステージに設けられた吸着部により吸着される。
【００１５】その後、ダムバー５により囲まれた領域が
封止樹脂１４により封止される。半導体素子１１の表面
から封止樹脂１４の表面までの間隔ｄ１と半導体素子１
１の下面から封止樹脂１４の表面までの間隔ｄ３とが、
実質的に等しくなるように封止される。ダイパッドが半
導体素子よりも大きい従来の半導体装置では、半導体素
子から封止樹脂の表面までの間隔ｄ１とダイパッドの下
面から封止樹脂の表面までの間隔ｄ２とが等しくなるよ
うに設計されることが多かった。しかしながら、ダイパ
ッド２が小さくなることにより、封止樹脂内の半導体素
子１１が占める比率が増大し、樹脂封止時の樹脂の流れ
や、樹脂が個化する際の収縮応力において、半導体素子
１１による影響が大きくなるため、ｄ１とｄ３とを等し
くすることが好ましい。このため、半導体素子よりも外
形寸法の小さいダイパッドを用いる場合は、半導体素子
を基準に封止樹脂の上下の厚さを設定することが好まし
い。
【００１６】第１の実施形態で用いられるリードフレー
ム１は、例えばプレスによる打ち抜き加工により形成さ
れる。打ち抜き加工のあるいはエッチング加工の際の精
度には限界があり、多ピン化にともない加工が困難にな
る。本実施形態では、応力緩和部７をインナーリード４
の先端とダイパッド２との間に配置しているため、応力
緩和部７を設けるためにインナーリード４間の間隔を狭
める必要がない。
【００１７】また、ダイパッド２の外形寸法が半導体素
子１１の外形寸法よりも小さく形成されているリードフ
レームを用いる場合、インナーリード４の先端を長めに
形成しておき、搭載される半導体素子１１の大きさに応
じてインナーリード４の先端を切断して用いることがで
きる。すなわち、比較的高コストのインナーリードを打
ち抜くためのプレス型は１種類で済み、比較的低コスト
のインナーリードの先端を打ち抜くためのプレス型を複
数種類用意することで異なる外形寸法の複数種類の半導
体素子に対応することが可能となる。この場合、応力緩
和部７は、切断前のインナーリードの先端よりも内側に
配置されるように形成される必要がある。また、半導体
素子は、ワイヤの長さを必要以上に長くしないように、
インナーリードの先端から数ミリの間隔で配置する必要
がある。このため、応力緩和部７は、半導体素子の下側
に配置されるように設けられることが望ましい。
【００１８】応力緩和部の形状としては、図３に示され
るように、ダイパッドサポート３の一部に「Ｓ」字形状
となるような応力緩和部２０としてもよい。この場合、
ダイパッドサポート３の形成される平面内の横方向に対
して対象に凸部２１と切り欠き部２２が形成されている
ため、ダイパッドサポート３の伸びに対して上下方向の
変位を抑制できるとともに、横方向の変位も抑制するこ
とができる。
【００１９】図４には応力緩和部についての他の形状が
示される。図４では、応力緩和部の形状として、ダイパ
ッドサポート３に開口部４１が形成されている。開口部
４１に対応するダイパッドサポート部分は他よりも横方
向に広がっている。
【００２０】開口部が設けられるダイパッドサポート３
の形状としては、図５に示されるように、ダイパッドサ
ポート３の一部に開口部４１を設け、この開口部４１を
設けた部分を応力緩和部４０とすることもできる。図５
に示される応力緩和部５０はダイパッドサポート３の他
の部分と同じ幅を有している。
【００２１】次に、図６および図７を用いて本発明の第
２の実施形態について説明する。
【００２２】図６は本願発明の第２の実施形態のリード
フレームの平面図である。
【００２３】図７（ａ）は図６におけるリードフレーム
をワイヤボンディングする際のヒートステージに搭載し
た状態を示す平面図であり、図７（ｂ）は図７（ａ）に
おけるＡ−Ａ’断面図であり、ワイヤボンディングが施
された状態が示される。
【００２４】なお、図１および図２に示される第１の実
施形態と同様の構成には同一の符号を付し、その詳細な
説明は省略する。
【００２５】第２の実施形態では、ダイパッドサポート
の形状が第１の実施形態と異なっている。
【００２６】第２の実施形態におけるダイパッドサポー
ト６０は、インナーリード４間にインナーリード４と平
行に設けられている第１のダイパッドサポート部分６１
と、ダイパッド２を囲むように配置されている枠部６２
と、枠部６２とダイパッド２とを接続する第２のダイパ
ッドサポート部分６３とから構成される。
【００２７】ダイパッド２は半導体素子１１よりも小さ
い外形寸法を有する円形の形状である。枠部６２は矩形
形状であり、そのコーナー部が第１のダイパッドサポー
ト部分６１により４方向からそれぞれ支持される。第２
のダイパッドサポート６３は枠部６２のそれぞれの辺部
分の中央からダイパッド２を支持している。
【００２８】枠部６２の各辺はインナーリード４の先端
と実質的に平行に配置されている。
【００２９】これら第１のダイパッドサポート部分６
１、枠部６２、第２のダイパッドサポート部分は、ダイ
パッド２、インナーリード４が形成される際に、同時に
形成される。形成方法としては、例えば、４２アロイや
銅などの薄板をプレス加工することにより形成される。
【００３０】ダイパッドサポート６０は、プレス加工さ
れた後に、インナーリード４に挟まれた領域１０でダウ
ンセット加工される。
【００３１】ダウンセット加工されたリードフレーム１
におけるダイパッド２に半導体素子１１を固着した後
に、図７に示すように、半導体素子１１の表面に形成さ
れている図示しない電極パッドとインナーリードの先端
部分４とがワイヤ１３により接続される。
【００３２】ワイヤ１３をボンディングする際には、リ
ードフレームはヒートステージ７０上にウインドクラン
パ７１で固定される。
【００３３】ヒートステージ７０には、ダイパッド２お
よびダイパッドサポート６０のダウンセットされた部分
に対応する領域に溝７２が設けられている。溝の深さ
は、領域１０によるダウンセットされた厚さと銀ペース
ト１２の厚さを加えた厚さよりも深くする。
【００３４】また、枠部６２と第２のダイパッドサポー
ト部分６３とにより囲まれた領域には、吸着部７３が設
けられている。吸着部７３にはバキューム穴７４が設け
られている。半導体素子１１はバキューム穴７４からの
吸引により吸着部７３に固定される。
【００３５】リードフレーム１がウインドクランパ７１
によりヒートステージに固定され、半導体素子１１が吸
着部７３に真空吸着された状態で、半導体素子１１上の
図示しない電極パッドとインナーリード４の先端部分と
がワイヤ１３により接続される。
【００３６】その後、ダムバー５により囲まれた領域が
図示しない封止樹脂により封止される。半導体素子１１
の表面から封止樹脂の表面までの間隔とダイパッド２か
ら封止樹脂の表面までの間隔とは、実質的に等しくなる
ように封止される。
【００３７】第２の実施形態では、枠部６２をインナー
リード４の先端とダイパッド２との間に配置している。
このため、第１のダイパッドサポート部分６１がワイヤ
ボンディング時の熱膨張により伸びた場合でも、枠部６
２および第２のダイパッドサポート部分６３とに応力が
分散され、ダイパッド２に対して直接応力が加わらな
い。このため、ワイヤボンディング時にヒートステージ
上に搭載した時でも、ダイパッド２の上下の変位を抑制
することができる。
【００３８】また、第１のダイパッドサポート部分６１
が枠部６２の角部を支持し、枠部６２の辺部分によりダ
イパッド２を支持する構成としたため、枠部６２および
第２のダイパッドサポート部分６３とで囲まれた、ほぼ
正方形の領域にバキューム穴７４を配置することができ
る。このため、バキューム穴７４の径を大きくとること
が可能となる。また、半導体素子１１がダイパッド２よ
りもわずかに大きいだけであっても、半導体素子１１の
対角線上にバキューム穴７４が配置されているため、半
導体素子１１を確実にバキューム穴７４上に搭載するこ
とが可能となる。
【００３９】また、ダイパッド２の外形寸法が半導体素
子１１の外形寸法よりも小さく形成されているリードフ
レームを用いる場合、インナーリード４の先端を長めに
形成しておき、搭載される半導体素子１１の大きさに応
じてインナーリード４の先端を切断して用いることがで
きる。すなわち、比較的高コストのインナーリードを打
ち抜くためのプレス型は１種類で済み、比較的低コスト
のインナーリードの先端を打ち抜くためのプレス型を複
数種類用意することで異なる外形寸法の複数種類の半導
体素子に対応することが可能となる。この場合、枠部６
２は、切断前のインナーリードの先端よりも内側に配置
されるように形成される必要がある。また、半導体素子
は、ワイヤの長さを必要以上に長くしないように、イン
ナーリードの先端から数ミリの間隔で配置する必要があ
る。このため、枠部６２は、半導体素子の下側に配置さ
れるように設けられることが望ましい。
【００４０】
【発明の効果】本発明に係る半導体装置では、ダイパッ
ドサポートに応力緩和部を設けている。このため、ワイ
ヤボンディングを施す際にリードフレームをヒートステ
ージ上に搭載することによるダイパッドサポートの熱膨
張による伸びによって引き起こるダイパッドの上下方向
の変位を抑制することができる。
【００４１】また、ダイパッドサポートの形状として、
枠部を用いることで第１のダイパッドサポート部分と第
２のダイパッドサポート部分とが一直線に配置されない
ようにしているため、ダイパッドサポートの熱膨張によ
る伸びを吸収できるとともに、ワイヤボンディングする
際に半導体素子を吸引するバキューム穴を十分に大きく
とることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるリードフレー
ムの平面図である。
【図２】本発明の第１の実施形態における半導体素子の
断面図である。
【図３】本発明の第１の実施形態におけるリードフレー
ムの変形例の平面図である。
【図４】本発明の第１の実施形態におけるリードフレー
ムの変形例の平面図である。
【図５】本発明の第１の実施形態におけるリードフレー
ムの変形例の平面図である。
【図６】本発明の第２の実施形態におけるリードフレー
ムの平面図である。
【図７】本発明の第２の実施形態におけるワイヤボンデ
ィング工程を示す平面図および断面図である。
【符号の説明】
１ リードフレーム ２ ダイパッド ３ ダイパッドサポート ４ インナーリード ５ ダムバー ６ めっき部 ７ 応力緩和部 ８ 凸部 ９ 切り欠き部 １０ 折り曲げ部 １１ 半導体素子

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドと、 前記ダイパッドを支持するダイパッドサポートと、 前記ダイパッドの周囲に先端が配置される複数のインナ
    ーリードと、 前記ダイパッドに搭載された、前記ダイパッドの外形寸
    法よりも大きい外形寸法を有する半導体素子と、を備
    え、 前記ダイパッドサポートは、前記ダイパッドと前記イン
    ナーリードの先端との間に位置する領域に応力緩和部を
    有し、前記半導体素子は、前記応力緩和部上に配置され
    ることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記応力緩和部が、前記ダイパッドサポートの延在方向
    とは異なる方向に屈曲する屈曲部から構成されることを
    特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 前記応力緩和部が、前記ダイパッドサポートに設けられ
    た開口部からなることを特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置において、 前記半導体素子は、前記ダイパッドに接着剤により固定
    されていることを特徴とする半導体装置。
  5. 【請求項５】 ダイパッドと、 前記ダイパッドを支持するダイパッドサポートと、 前記ダイパッドの周囲に先端が配置される複数のインナ
    ーリードと、 前記ダイパッドに搭載された、前記ダイパッドの外形寸
    法よりも大きい外形寸法を有する半導体素子と、を備
    え、 前記ダイパッドサポートは、１対の前記インナーリード
    間に位置し、隣り合う前記インナーリードと略平行な第
    １の部分と、前記第１の部分の一端にその一端が接続さ
    れ、前記第１の部分とは互いに異なる方向に延在する１
    対の第２の部分と、前記第２の部分の他端にそれぞれ一
    端が接続され、他端が前記ダイパッドに接続される１対
    の第３の部分とを有することを特徴とする半導体装置。
  6. 【請求項６】 ダイパッドと、 前記ダイパッドを支持するダイパッドサポートと、 前記ダイパッドの周囲に先端が配置される複数のインナ
    ーリードと、 前記ダイパッドに搭載された、前記ダイパッドの外形寸
    法よりも大きい外形寸法を有する半導体素子と、を備
    え、 前記ダイパッドサポートは、前記インナーリードの先端
    と前記ダイパッドとの間に配置され、前記ダイパッドを
    取り囲む略矩形形状の枠体と、前記枠体の辺部分と前記
    ダイパッドを接続する第１の部分と、前記枠体の頂点部
    分を支持する第２の部分を含むことを特徴とする半導体
    装置。
  7. 【請求項７】 請求項６記載の半導体装置において、 前記第２の部分は、前記インナーリード間に、前記イン
    ナーリードと略平行に配置されることを特徴とする半導
    体装置。
  8. 【請求項８】 請求項７記載の半導体装置において、 前記ダイパッドサポートの前記第２の部分は４方向から
    前記枠体を支持することを特徴とする半導体装置。
  9. 【請求項９】 請求項６記載の半導体装置において、前
    記枠体は前記半導体素子の下面に配置されることを特徴
    とする半導体装置。
  10. 【請求項１０】 ダイパッドと、 前記ダイパッドの周囲に先端が配置される複数のインナ
    ーリードと、 前記ダイパッドに搭載された、前記ダイパッドの外形寸
    法よりも大きい外形寸法を有する半導体素子と、 前記ダイパッドを実質的に取り囲み、前記ダイパッドと
    前記インナーリードの先端との間に配置される枠体と、 前記枠体を４方向から支持する第１のダイパッドサポー
    トと、 前記枠体と前記ダイパッドとを接続する第２のダイパッ
    ドサポートとを含み、 前記第２のダイパッドサポートは、前記第１のダイパッ
    ドサポートとは異なる方向に延在することを特徴とする
    半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、前記半導体素子は、前記枠体上に配置されることを
    特徴とする半導体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置におい
    て、前記第１のダイパッドサポートと前記第２のダイパ
    ッドサポートとは、前記枠体の異なる位置に接続される
    ことを特徴とする半導体装置。
  13. 【請求項１３】 請求項１０記載の半導体装置におい
    て、 前記枠体は略矩形形状を有し、前記第１のダイパッドサ
    ポートは前記枠体の実質的に角部を支持し、前記第２の
    ダイパッドサポートは、前記枠体の辺部分に接続されて
    いることを特徴とする半導体装置。
  14. 【請求項１４】 ダイパッドと、前記ダイパッドの周囲
    に先端が配置される複数のインナーリードと、前記ダイ
    パッドを実質的に取り囲み、前記ダイパッドと前記イン
    ナーリードの先端との間に配置される枠体と、前記枠体
    を支持する第１のダイパッドサポートと、前記第１のダ
    イパッドサポートとは異なる方向に延在して前記枠体と
    前記ダイパッドとを接続する第２のダイパッドサポート
    とを含むリードフレームの、前記ダイパッド上に、前記
    ダイパッドの外形寸法よりも大きい外形寸法を有する半
    導体素子を搭載する工程と、 前記半導体素子の搭載されたリードフレームをヒートス
    テージ上に搭載する工程と、 前記ヒートステージに設けられた吸着部により、前記枠
    体と前記ダイパッドと前記第２のダイパッドサポートと
    で囲まれた領域で前記半導体素子を吸着する工程と、 前記吸着部により吸着された状態で前記半導体素子上の
    電極と前記インナーリードとをボンディングワイヤで接
    続する工程と、 を含むことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１４記載の半導体装置の製造方
    法において、前記枠体は略矩形形状であり、前記第１の
    ダイパッドサポートは、前記枠体の実質的な角部を４方
    向から支持し、前記第２のダイパッドサポートは前記枠
    体の辺部分の略中央部分に接続されて前記ダイパッドを
    支持することを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 ダイパッドと、前記ダイパッドの周囲
    に先端が配置される複数のインナーリードと、前記ダイ
    パッドを支持するダイパッドサポートであって、一端が
    それぞれ前記ダイパッドに接続され、他端が互いに異な
    る方向に延在する１対の第１のダイパッドサポート部分
    と、前記インナーリード間に前記インナーリードと略平
    行に配置され、一端が前記ダイパッドと前記インナーリ
    ードの先端との間に配置される第２のダイパッドサポー
    ト部分と、一端が前記第１のダイパッドサポート部分の
    他端にそれぞれ接続され、他端が前記第２のダイパッド
    サポート部分の一端に接続される１対の第３のダイパッ
    ドサポート部分とを含むリードフレームの、前記ダイパ
    ッド上に、前記ダイパッドの外形寸法よりも大きい外形
    寸法を有する半導体素子を搭載する工程と、 前記半導体素子の搭載されたリードフレームをヒートス
    テージ上に搭載する工程と、 前記ヒートステージに設けられた吸着部により、前記１
    対の第１のダイパッドサポート部分と前記１対の第３の
    ダイパッドサポート部分とで囲まれた領域で前記半導体
    素子を吸着する工程と、 前記吸着部により吸着された状態で前記半導体素子上の
    電極と前記インナーリードとをボンディングワイヤで接
    続する工程と、 を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１６記載の半導体装置の製造方
    法において、前記１対の第１のダイパッドサポート部分
    は、互いに略直角の角度を持って形成されることを特徴
    とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体装置の製造方
    法において、前記第３のダイパッドサポート部分はそれ
    ぞれ前記インナーリードの先端と略平行に配置されてい
    ることを特徴とする半導体装置の製造方法。
JP2000161929A 2000-05-31 2000-05-31 半導体装置および半導体装置の製造方法 Expired - Lifetime JP3403699B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000161929A JP3403699B2 (ja) 2000-05-31 2000-05-31 半導体装置および半導体装置の製造方法
US09/866,920 US6828659B2 (en) 2000-05-31 2001-05-30 Semiconductor device having a die pad supported by a die pad supporter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000161929A JP3403699B2 (ja) 2000-05-31 2000-05-31 半導体装置および半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2002363567A Division JP3793752B2 (ja) 2002-12-16 2002-12-16 半導体装置
JP2002363568A Division JP2003179195A (ja) 2002-12-16 2002-12-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001345412A true JP2001345412A (ja) 2001-12-14
JP3403699B2 JP3403699B2 (ja) 2003-05-06

Family

ID=18665875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000161929A Expired - Lifetime JP3403699B2 (ja) 2000-05-31 2000-05-31 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6828659B2 (ja)
JP (1) JP3403699B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
US7671463B2 (en) * 2006-03-30 2010-03-02 Stats Chippac Ltd. Integrated circuit package system with ground ring
US7556987B2 (en) * 2006-06-30 2009-07-07 Stats Chippac Ltd. Method of fabricating an integrated circuit with etched ring and die paddle
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
US8643157B2 (en) * 2007-06-21 2014-02-04 Stats Chippac Ltd. Integrated circuit package system having perimeter paddle
JP5851906B2 (ja) * 2012-03-23 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9070721B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
US11879790B2 (en) * 2021-10-28 2024-01-23 Texas Instruments Incorporated Isolated temperature sensor package with embedded spacer in dielectric opening

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2299724A1 (fr) * 1975-01-29 1976-08-27 Honeywell Bull Soc Ind Perfectionnements aux supports de conditionnement de micro-plaquettes de circuits integres
US4331740A (en) * 1980-04-14 1982-05-25 National Semiconductor Corporation Gang bonding interconnect tape process and structure for semiconductor device automatic assembly
US4413404A (en) * 1980-04-14 1983-11-08 National Semiconductor Corporation Process for manufacturing a tear strip planarization ring for gang bonded semiconductor device interconnect tape
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP2908255B2 (ja) * 1994-10-07 1999-06-21 日本電気株式会社 半導体装置
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
US5949132A (en) * 1995-05-02 1999-09-07 Texas Instruments Incorporated Dambarless leadframe for molded component encapsulation
JPH0964266A (ja) 1995-08-18 1997-03-07 Sony Corp リードフレーム
US5952711A (en) * 1996-09-12 1999-09-14 Wohlin; Leslie Theodore Lead finger immobilization apparatus
EP1014443A4 (en) * 1996-09-20 2001-02-07 Tdk Corp PASSIVE ELECTRONIC COMPONENTS, INTEGRATED CIRCUIT ELEMENTS, AND DISC
DE69635518T2 (de) * 1996-09-30 2006-08-17 Stmicroelectronics S.R.L., Agrate Brianza Kunststoffpackung für elektronische Anordnungen
US6400569B1 (en) * 1997-07-18 2002-06-04 Composidie, Inc. Heat dissipation in lead frames
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US6072230A (en) * 1997-09-09 2000-06-06 Texas Instruments Incorporated Exposed leadframe for semiconductor packages and bend forming method of fabrication
JP3892139B2 (ja) 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
US6211565B1 (en) * 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188583B2 (en) 2009-03-31 2012-05-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US8492882B2 (en) 2009-03-31 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
US6828659B2 (en) 2004-12-07
JP3403699B2 (ja) 2003-05-06
US20020027270A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
JP5379189B2 (ja) 半導体装置
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2003037219A (ja) 樹脂封止型半導体装置およびその製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP4547086B2 (ja) 半導体装置
JP2008211231A (ja) リードフレームおよび樹脂封止型半導体装置
JPS61183936A (ja) 半導体装置
JP3793752B2 (ja) 半導体装置
JP3034517B1 (ja) 半導体装置およびその製造方法
JP4231861B2 (ja) 半導体装置
JP4345894B2 (ja) 半導体装置
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP2003179195A (ja) 半導体装置および半導体装置の製造方法
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JP3644555B2 (ja) リードフレームおよび半導体装置
JPH04267545A (ja) 樹脂封止型半導体装置
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置
JPH05190750A (ja) 半導体装置
JPH01179348A (ja) 半導体装置
JP2005243902A (ja) 半導体装置および半導体装置の製造方法
JPH09213866A (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレームおよび半導体チップ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

R150 Certificate of patent or registration of utility model

Ref document number: 3403699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term