JPH077023A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH077023A
JPH077023A JP5146624A JP14662493A JPH077023A JP H077023 A JPH077023 A JP H077023A JP 5146624 A JP5146624 A JP 5146624A JP 14662493 A JP14662493 A JP 14662493A JP H077023 A JPH077023 A JP H077023A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
groove
lead
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5146624A
Other languages
English (en)
Inventor
Manabu Yoshihara
学 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5146624A priority Critical patent/JPH077023A/ja
Publication of JPH077023A publication Critical patent/JPH077023A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームに形成するアイランドを省略
して薄型外囲器を形成する点。 【構成】 本発明の樹脂封止型半導体装置はリードフレ
ームを利用する組立方式を採用し、半導体素子をマウン
トするリードフレームのアイランドの代りに半導体素子
を造込む半導体基板の１面に溝を設置して、従来のリー
ドフレームの吊りピンの代用とする。即ち例えばＦｅま
たはＦｅ−Ｎｉ合金から成るリードフレームに形成する
リードを溝に絶縁性接着剤を介して固着後樹脂封止工程
を行って封止樹脂層の厚さを低減する方式を採用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はいわゆるリードフレーム
に半導体素子をマウントする樹脂封止型半導体装置の改
良に関する。
【０００２】
【従来の技術】最近のように高集積化が進んだ半導体素
子の組立方法は、いわゆるタブ方式の外に、従来からリ
ードフレーム方式も利用されている。リードフレームは
いわゆる多ピン化に備えて従来のプレス工程に代えてエ
ッチング工程により形成して厚さが従来より薄くかつリ
ード数も増やしているが、弱点である機械的強度用対策
も採られている。
【０００３】このリードフレーム方式の組立方法にあっ
て不可欠な樹脂封止工程により、半導体素子を外界の雰
囲気から保護するが、最近の半導体素子に要求されるコ
ンパクト(Compact) 化により封止樹脂から成る外囲器の
厚さも低減する傾向にある。従来の樹脂封止型半導体装
置の概略を図５により説明する。リードフレームの型は
半導体素子の機種例えばピン数により選定されるが、本
発明にリードフレームの型は特に関係ないので説明を割
愛する。
【０００４】図５に明らかなように、リードフレームに
設置するアイランド１に半導体素子２を例えば導電性接
着剤３を介してマウント後、半導体素子２に形成するバ
ッド部（図示せず）とインナーリード４間に金属細線５
をワイヤーボンディング法により固着して電気的な接続
を行う。
【０００５】これらの工程を終えてから樹脂封止工程に
より半導体素子２などを埋設してリード４を封止樹脂層
６外に導出していわゆるアウターリード４として機能さ
せる。
【０００６】またリードフレームとしてはいわゆるデプ
レス(Depress) 型も知られており、その構造は半導体素
子２をマウントするアイランド１を、インナーリード４
や枠（図示せず）より例えばプレス工程によって下方に
位置させる型であり、目的は半導体素子に形成するパッ
ドとインナーリード４間をいわゆるワイヤーボンディン
グにより電気的に接続する金属細線のダレやタッチを防
止するものである。
【０００７】
【発明が解決しようとする課題】現在メモリ用の樹脂封
止型半導体素子は厚さが１ｍｍ程度の薄型外囲器（フラ
ット型）が主流になっているが、厚さを小さくするのが
限界となっている。即ちリードフレームのインナーリー
ドの厚さが１５０μｍ、半導体素子を造込んだ半導体基
板の厚さが３５０μｍ更にインナーリードと半導体素子
に形成するパッドをワイヤーボンディングにより接続す
る金属細線のループ高さなどの制約による。
【０００８】本発明はこのような事情により成されたも
ので、特に樹脂封止型半導体素子用薄型外囲器の厚さを
小さくする。
【０００９】
【課題を解決するための手段】半導体基板の１面から内
部に向て形成しこの１面を横切って形成する溝と，この
溝に設置する配線部と，前記半導体基板の他面に形成す
る能動素子または受動素子と，この素子に形成するパッ
ド部と，前記半導体基板の側面に対応して配置する板状
の導電性金属と，この板状の導電性金属と前記パッド部
を電気的に接続する金属細線と，前記各部品を覆って設
置する封止樹脂層とに本発明に係わる樹脂封止型半導体
装置の特徴がある。
【００１０】
【作用】本発明の樹脂封止型半導体装置ではリードフレ
ームを利用する組立方式を採用し、半導体素子をマウン
トするリードフレームのアイランドの代りに半導体素子
を造込む半導体基板の１面に溝を設置して、従来のリー
ドフレームの吊りピンの代用とする。即ち例えばＦｅま
たはＦｅ−Ｎｉ合金から成るリードフレームに形成する
リードを溝に絶縁性接着剤を介して固着後樹脂封止工程
を行って封止樹脂層の厚さを低減する方式を採用する。
【００１１】
【実施例】本発明に係わる実施例を図１乃至図４を参照
して説明する。図１に明らかなように例えばシリコンか
ら成る厚さ３５０μｍの半導体基板１０の１面Ａには、
図示しない能動素子または受動素子を造込み、他面Ｂか
ら内部に向て溝１１をマスクを利用する例えばＲＩＥ法
により形成する。その形成順序はいずれが先でも差支え
ない。この溝１１には導電性金属例えばＦｅまたはＦｅ
−Ｎｉ合金から成るリード１２を絶縁性接着剤１３によ
り固着する（図２参照）。リード１２は、リードフレー
ムの一部を利用することができる。
【００１２】即ち例えばＦｅまたはＦｅ−Ｎｉ合金から
成るフラット型外囲器用のリードフレームを準備し図２
に示すようにその一部を構成するリード１２を半導体基
板１０のＢ面に形成する溝１１に塗布する絶縁性接着剤
１３により固着すると同時に、リードフレームの一部を
構成するインナーリード１４を半導体基板１０の側面Ｃ
に対面して配置する。溝１１は図１にあるように半導体
基板１０の他面Ｂを完全に横切ることが必要である。
【００１３】このインナーリード１４は、図２ならびに
図３に明かなように半導体基基板１の周端にパッド部を
設けて、能動素子または受動素子間に配線層（図示せ
ず）を介して電気的に接続し、このパッドとインナーリ
ード１４間に金属細線１５を例えばワイヤーボンディン
グにより架橋して電気的に接続する。ワイヤーボンディ
ングはいわゆる熱圧着法の外に超音波ボンディング法も
適用可能である。図３にはこの工程後の断面形状を示し
た。
【００１４】このような工程を経てから図４に示すよう
に能動素子または受動素子を備えた半導体基基板１０、
インナーリード１４及び金属細線１５を樹脂封止工程に
より封止樹脂層１６内に埋設して樹脂封止型半導体素子
１７を得る。
【００１５】溝１１は図１と図２に示すように一本ばか
りでなく複数本を設ける外に直交する方向にも形成し
て、リード１２を絶縁性接着剤１３により固着できる。
【００１６】更にリード１２をバイパスリードとしても
利用できる。これは半導体素子における空きのピンに対
応するものを利用して接地可能とするためである。
【００１７】更にまた半導体基板１０のＢ面に形成する
溝１１は同一方向だけでなく直交する方向に形成してバ
イパスリード及び機械的強度を増す役割を果すことがで
きる。
【００１８】
【発明の効果】このように本発明に係わる樹脂封止型半
導体装置は、半導体基板内にいわゆるアイランドが収納
されるので、封止樹脂から成る外囲器の厚さを薄くでき
る。即ち約１ｍｍの外囲器の厚さに対してほぼ１５０μ
ｍのアイランドが省略されるので、１割程度と極めて大
きい値で厚さが削減できる。これは例えばメモリ素子に
寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明における半導体素子の裏面に形成する溝
の斜視図である。
【図２】本発明の半導体素子をリードフレームにマウン
トする状態を示す斜視図である。
【図３】本発明の半導体素子をリードフレームにマウン
トする状態を示す断面図である。
【図４】本発明の樹脂封止型半導体装置の断面図であ
る。
【図５】従来の樹脂封止型半導体装置の断面図である。
【符号の説明】
１：リードフレームのアイランド、 ２、１０：半導体素子、 １２：リード、 ３、１３：導電性接着剤、 ４、１４：インナーリード、 ５、１５：金属細線、 ６、１６：封止樹脂層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の１面から内部に向て形成し
    この１面を横切って形成する溝と，この溝に設置する配
    線部と，前記半導体基板の他面に形成する能動素子また
    は受動素子と，この素子に形成するパッド部と，前記半
    導体基板の側面に対応して配置する板状の導電性金属
    と，この板状の導電性金属と前記パッド部を電気的に接
    続する金属細線と，前記各部品を覆って設置する封止樹
    脂層とを具備することを特徴とする樹脂封止型半導体装
    置。
JP5146624A 1993-06-18 1993-06-18 樹脂封止型半導体装置 Pending JPH077023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5146624A JPH077023A (ja) 1993-06-18 1993-06-18 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5146624A JPH077023A (ja) 1993-06-18 1993-06-18 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH077023A true JPH077023A (ja) 1995-01-10

Family

ID=15411949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146624A Pending JPH077023A (ja) 1993-06-18 1993-06-18 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH077023A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920052B1 (ko) * 2008-01-02 2009-10-07 주식회사 하이닉스반도체 반도체 패키지용 리드 프레임
CN112106228A (zh) * 2018-12-07 2020-12-18 株式会社Lg化学 具有提高的安全性的电池模块、包括电池模块的电池组和包括电池组的车辆

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920052B1 (ko) * 2008-01-02 2009-10-07 주식회사 하이닉스반도체 반도체 패키지용 리드 프레임
CN112106228A (zh) * 2018-12-07 2020-12-18 株式会社Lg化学 具有提高的安全性的电池模块、包括电池模块的电池组和包括电池组的车辆
CN112106228B (zh) * 2018-12-07 2022-11-25 株式会社Lg新能源 具有提高的安全性的电池模块、包括电池模块的电池组和包括电池组的车辆
US11658364B2 (en) 2018-12-07 2023-05-23 Lg Energy Solution, Ltd. Battery module with improved safety, battery pack including the battery module and vehicle including the battery pack

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
KR100199262B1 (ko) 반도체장치 및 그 제조방법
EP0378209B1 (en) Hybrid resin-sealed semiconductor device
US5309016A (en) Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPH077023A (ja) 樹脂封止型半導体装置
JP2629853B2 (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JP3090115B2 (ja) 半導体装置およびその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP3495566B2 (ja) 半導体装置
JP3182374B2 (ja) 半導体装置
JP3965767B2 (ja) 半導体チップの基板実装構造
KR20030083561A (ko) 수지밀봉형 반도체장치
JPH07335818A (ja) 半導体装置
KR100481927B1 (ko) 반도체패키지및그제조방법
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH11219969A (ja) 半導体装置
JP2513044Y2 (ja) 半導体装置
JP2562773Y2 (ja) 半導体集積回路素子
JPS635253Y2 (ja)
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JP3439890B2 (ja) 半導体装置及びその製造方法
JPH09232365A (ja) 半導体装置およびその製造方法
JPS5828359Y2 (ja) 半導体集積回路装置