JPH088388A - リードフレームおよびそれを用いて構成された半導体装置 - Google Patents

リードフレームおよびそれを用いて構成された半導体装置

Info

Publication number
JPH088388A
JPH088388A JP6140015A JP14001594A JPH088388A JP H088388 A JPH088388 A JP H088388A JP 6140015 A JP6140015 A JP 6140015A JP 14001594 A JP14001594 A JP 14001594A JP H088388 A JPH088388 A JP H088388A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
resin
slit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6140015A
Other languages
English (en)
Inventor
Yukinori Tashiro
幸典 田代
Hiromichi Suzuki
博通 鈴木
Sueo Kawai
末男 河合
Kazunari Suzuki
一成 鈴木
Takafumi Nishida
隆文 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP6140015A priority Critical patent/JPH088388A/ja
Publication of JPH088388A publication Critical patent/JPH088388A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半田リフロー時の熱応力によるパッケージク
ラックを確実に防止する。 【構成】 リードフレーム２の中央部に位置するダイパ
ッド４に、リードフレーム２の厚さ方向に貫通するよう
に十字状のスリット８が形成され、スリット８が位置す
る箇所以外におけるダイパッド４の裏面には、複数の穴
からなるディンプル９が設けらている。スリット８によ
り、半導体チップ３と樹脂１０とが直接接着することに
なり、複数のディンプル９によってダイパッド４と樹脂
１０との接着面積を大きくでき、さらに接着力を高める
ことによって半田リフロー時のパッケージクラックを防
止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いて構成された半導体装置に関し、特に、樹脂
モールド形半導体装置におけるパッケージのクラック防
止に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、樹
脂モールド形半導体装置に用いられるリードフレームに
おいて、リードフレーム中央部に位置する半導体チップ
を搭載するためのダイパッドは、所定の位置に十字状な
どの、いわゆる、タブスリットを形成することにより、
半導体チップそれ自体とモールド樹脂との接着力を高め
ることによって半田リフロー時の樹脂モールドパッケー
ジのクラックを防止していた。
【０００３】なお、リードフレームにタブスリットを設
けることについて詳しく開示されている例としては、特
願昭６２−１２８３３３号明細書（出願日昭和６２年５
月２７日）がある。
【０００４】また、ダイパッドの裏面に穴状のディンプ
ルを形成し、ダイパッドとモールド樹脂との接着力を高
めることにより半田リフロー時の樹脂モールドパッケー
ジのクラックを防止する技術もある。
【０００５】なお、リードフレームにおけるダイパッド
裏面にディンプルを設けることについて詳しく述べてあ
る例としては、特開昭５６−１０４４５９号公報があ
る。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
なリードフレームにおけるパッケージクラックの防止技
術では、次のような問題点があることが本発明者により
見い出された。
【０００７】すなわち、ダイパッドにタブスリットまた
はディンプルを設けたリードフレームでは、まだ充分な
接着力が確保されないためにダイパッドと樹脂との間に
界面剥離が生じてしまい、半田リフロー時に、その界面
における水分が蒸発し、内圧が上昇することによる熱応
力によってパッケージにクラックが生じてしまう恐れが
ある。
【０００８】本発明の目的は、半田リフロー時の熱応力
によるパッケージクラックを確実に防止するリードフレ
ームおよびそれを用いて構成された半導体装置を提供す
ることにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明のリードフレームは、半
導体チップを搭載するダイパッドに、リードフレームの
厚さ方向に貫通した複数の孔と、ダイパッドの裏面にリ
ードフレームの厚さ方向における複数の接着用穴とを設
けたものである。
【００１２】また、本発明のリードフレームは、前記孔
が、十字状または多重十字状のスリットよりなるもので
ある。
【００１３】さらに、本発明のリードフレームは、ダイ
パッドのそれぞれの辺部と、それらの辺部に近い孔の端
部との距離が１ｍｍ以下となるものである。
【００１４】また、本発明の半導体装置は、前記リード
フレームを用いて、たとえば樹脂モールドにより構成さ
れたものである。
【００１５】
【作用】上記した本発明のリードフレームおよび半導体
装置によれば、ダイパッドに設けたリードフレームの厚
さ方向に貫通した複数の孔により、半導体チップとモー
ルド用の樹脂とを直接接着することができ、ダイパッド
の裏面に設けたリードフレームの厚さ方向における複数
の接着用穴によって、ダイパッドと樹脂との接着面積を
大きくし、接着力を高めることができる。
【００１６】また、上記した本発明のリードフレームお
よび半導体装置によれば、ダイパッドに設けた孔を、十
字状または多重十字状のスリットとすることによって半
導体チップとモールド用の樹脂とを直接接着する面積を
より大きくし、より接着力を高めることができる。
【００１７】さらに、上記した本発明のリードフレーム
および半導体装置によれば、ダイパッドのそれぞれの辺
部と、それら辺部に近い孔の端部との距離を１ｍｍ以下
とすることにより半導体チップと樹脂との接着力をより
一層高めることができる。
【００１８】それにより、ダイパッドと樹脂間および半
導体チップと樹脂間との接着力をより高め、熱膨張の差
により生じる界面剥離を防ぎ、半導体装置の半田リフロ
ー時におけるパッケージクラックを確実に防止すること
ができる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２０】（実施例１）図１は、本発明の実施例１に
よるリードフレームを用いて構成された半導体装置の要
部断面図、図２は、本発明の実施例１によるリードフレ
ームにおけるダイパッドの拡大底面図である。
【００２１】本実施例１において、半導体装置１は、リ
ードフレーム２の中央部に半導体チップ３を搭載するた
めの平坦部であるダイパッド４が位置しており、そのダ
イパッド４上に半導体チップ３がシリコーンゴムなどの
所定の接着材５により接着されている。
【００２２】また、半導体チップ３の電極部（図示せ
ず）は、リードフレーム２の外部接続用のリード６とボ
ンディングワイヤ７により電気的に接続されている。
【００２３】さらに、ダイパッド４は、リードフレーム
２の厚さ方向に貫通するように設けられた十字状のスリ
ット（孔）８が形成されており、スリット８が位置する
箇所以外におけるダイパッド４の裏面には、複数の穴か
らなるディンプル（接着用穴）９が設けらている。
【００２４】また、半導体装置１の半導体チップ３が位
置するキャビティ部には、樹脂１０によりモールドされ
たパッケージが形成されている。
【００２５】また、ダイパッド４のスリット８は、リー
ドフレーム２を形成する原画であるマスクを基にエッチ
ングを行い、不要な金属部分を腐食させることによって
形成する。
【００２６】さらに、ダイパッド４の裏面におけるディ
ンプル９も同様に、マスクを基にハーフエッチングによ
り、不要な金属部分を、たとえば、ダイパッド４の肉厚
の半分程度を腐食させることによって形成する。
【００２７】また、スリット８およびディンプル９は、
エッチングにより形成する以外に、プレス加工によって
形成するようにしてもよい。
【００２８】次に、本実施例の作用について説明する。
【００２９】ダイパッド４上に半導体チップ３が接着材
５によって接着され、ボンディングワイヤ７によって半
導体チップ３の電極部とリード６とが電気的に接続され
ると、次工程の樹脂モールド工程において、パッケージ
が樹脂モールドされ、半導体チップ３がパッケージ封止
される。
【００３０】そして、樹脂１０によりモールドされた半
導体装置１において、ダイパッド４の裏面には、複数の
ディンプル９が設けられているので、それらディンプル
９内に樹脂１０が入り込むことによって接着面積が大き
くなり、接着力が強くなる。
【００３１】また、ダイパッド４に設けられたスリット
８の位置には、半導体チップ３と樹脂１０とが直接接着
することになり、さらに接着力が増すことになる。
【００３２】それにより、本実施例１によれば、ダイパ
ッド４に設けられたスリット８により、半導体チップ３
と樹脂１０とを直接接着することができ、ダイパッド４
の裏面に設けられたディンプル９によって、ダイパッド
４と樹脂１０との接着面積を増やすことができるので、
より強い接着強度を得ることができる。
【００３３】また、本実施例１では、スリット８が１個
の十字状であったが、図３に示すように、平面方向に複
数個の十字形を構成する多重十字状のスリット（孔）８
ａであっても、非常に良好な接着強度が得られる。
【００３４】（実施例２）図４は、本発明の実施例２に
よるリードフレームにおけるダイパッドの拡大底面図で
ある。
【００３５】本実施例２においては、ダイパッド４にダ
イパッド４の厚さ方向に貫通するように設けられた十字
状のスリット（孔）８ｂが形成されており、これら全て
のスリット８ｂにおけるダイパッド４の周辺部に近い側
の端部と、ダイパッド４の周辺部とのそれぞれの距離Ｌ
は、１ｍｍ以下となっている。
【００３６】また、スリット８ｂが位置する箇所以外に
おけるダイパッド４の裏面には、複数の穴からなるディ
ンプル９が設けらている。
【００３７】さらに、本実施例においても、ダイパッド
４のスリット８ｂおよびディンプル９は、エッチングま
たはプレス加工によって形成する。
【００３８】そして、図示しない樹脂によりモールドさ
れる樹脂モールド工程において、ダイパッド４の裏面に
設けられている複数のディンプル９内に樹脂が入り込む
ことによって接着面積が大きくなる。
【００３９】また、ここで、ダイパッド４に設けられた
スリット８ｂは、ダイパッド４の周辺部に近い側の端部
と、ダイパッド４の周辺部とのそれぞれの距離Ｌが１ｍ
ｍ以下となっているので、半導体チップ（図示せず）と
樹脂とが直接接着する面積が一層広くなる。
【００４０】それにより、本実施例２によれば、ダイパ
ッド４に設けられたスリット８ｂによって、より接着力
が増すことになり、より強い接着強度を得ることができ
る。
【００４１】また、本実施例２では、スリット８ｂが１
個の十字状であったが、図５に示すように、複数個の十
字形を構成する多重十字状のスリット（孔）８ｃであっ
ても、非常に良好な効果が得られる。
【００４２】（実施例３）図６は、本発明の実施例３に
よるリードフレームにおけるダイパッドの拡大底面図で
ある。
【００４３】本実施例３においては、十字状に設けられ
ているそれぞれのスリット（孔）８ｄの一方の端部が、
ダイパッド４のそれぞれの周辺部まで貫通した状態で形
成されている。
【００４４】また、スリット８ｄが位置する箇所以外に
おけるダイパッド４の裏面には、複数の穴からなるディ
ンプル９が設けらている。さらに、ダイパッド４のスリ
ット８ｄおよびディンプル９も、前記実施例１，２と同
様に、エッチングまたはプレス加工によって形成する。
【００４５】そして、図示しない樹脂によりモールドさ
れる樹脂モールド工程において、ダイパッド４の裏面に
設けられた複数のディンプル９内に樹脂が入り込むこと
によって接着面積が大きくなり、接着力が強くなる。
【００４６】また、ダイパッド４に設けられたスリット
８ｄの位置には、半導体チップ（図示せず）と樹脂とが
直接接着することになる。
【００４７】それにより、本実施例３によれば、ダイパ
ッド４に設けられたスリット８ｄにより、半導体チップ
と樹脂とを直接接着する面積をより一層増やすことがで
き、一層強い充分な接着強度を得ることができる。
【００４８】また、本実施例３では、スリット８ｄが１
個の十字状であったが、図７に示すように、複数個の十
字形を構成する多重十字状のスリット（孔）８ｅであっ
ても、非常に良好な効果が得られる。
【００４９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００５０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５１】（１）本発明によれば、リードフレームの
ダイパッドに設けた、リードフレームの厚さ方向に貫通
した複数の孔により、半導体チップとモールド用の樹脂
とを直接接着することができ、ダイパッドの裏面に設け
たリードフレームの厚さ方向における複数の接着用穴に
よって、半導体チップおよびダイパッドと樹脂との接着
面積を大きくし、接着力を高めることができる。
【００５２】（２）また、本発明では、ダイパッドに設
けた孔を十字状または多重十字状のスリットとすること
によって半導体チップとモールド用の樹脂とを直接接着
する面積をより大きくし、より接着力を高めることがで
きる。
【００５３】（３）さらに、本発明においては、ダイパ
ッドのそれぞれの周辺部と、周辺部に近い前記スリット
の端部との距離を１ｍｍ以下とすることにより半導体チ
ップと樹脂との接着力をより一層高めることができる。
【００５４】（４）また、本発明によれば、上記（１）
〜（３）により、半導体装置の半田リフロー時における
パッケージクラックを確実に防止することができ、半導
体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例１によるリードフレームを用い
て構成された半導体装置の要部断面図である。
【図２】本発明の実施例１によるリードフレームにおけ
るダイパッドの拡大底面図である。
【図３】本発明の他の実施例によるリードフレームにお
けるダイパッドの拡大底面図である。
【図４】本発明の実施例２によるリードフレームにおけ
るダイパッドの拡大底面図である。
【図５】本発明のその他の実施例によるリードフレーム
におけるダイパッドの拡大底面図である。
【図６】本発明の実施例３によるリードフレームにおけ
るダイパッドの拡大底面図である。
【図７】本発明のさらに他の実施例によるリードフレー
ムにおけるダイパッドの拡大底面図である。
【符号の説明】
１ 半導体装置 ２ リードフレーム ３ 半導体チップ ４ ダイパッド ５ 接着材 ６ リード ７ ボンディングワイヤ ８〜８ｅ スリット（孔） ９ ディンプル（接着用穴） １０ 樹脂
フロントページの続き (72)発明者 河合 末男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するダイパッドに、
    リードフレームの厚さ方向に貫通した複数の孔と、前記
    ダイパッドの裏面に前記リードフレームの厚さ方向にお
    ける複数の接着用穴とを設けたことを特徴とするリード
    フレーム。
  2. 【請求項２】 前記孔が、十字状または多重十字状のス
    リットよりなることを特徴とする請求項１記載のリード
    フレーム。
  3. 【請求項３】 前記ダイパッドのそれぞれの辺部と前記
    辺部に近い前記孔の端部との距離が１ｍｍ以下であるこ
    とを特徴とする請求項１または２記載のリードフレー
    ム。
  4. 【請求項４】 請求項１，２または３記載のリードフレ
    ームを用いて構成されたことを特徴とする半導体装置。
  5. 【請求項５】 樹脂モールドパッケージにより封止され
    た樹脂モールド形半導体装置であることを特徴とする請
    求項４記載の半導体装置。
JP6140015A 1994-06-22 1994-06-22 リードフレームおよびそれを用いて構成された半導体装置 Withdrawn JPH088388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6140015A JPH088388A (ja) 1994-06-22 1994-06-22 リードフレームおよびそれを用いて構成された半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6140015A JPH088388A (ja) 1994-06-22 1994-06-22 リードフレームおよびそれを用いて構成された半導体装置

Publications (1)

Publication Number Publication Date
JPH088388A true JPH088388A (ja) 1996-01-12

Family

ID=15258957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6140015A Withdrawn JPH088388A (ja) 1994-06-22 1994-06-22 リードフレームおよびそれを用いて構成された半導体装置

Country Status (1)

Country Link
JP (1) JPH088388A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
US7923827B2 (en) 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
US20110221048A1 (en) * 2010-03-10 2011-09-15 Ken Beng Lim Package Having Spaced Apart Heat Sink
WO2014011167A1 (en) * 2012-07-11 2014-01-16 Hewlett-Packard Development Company, L.P. Semiconductor secured to substrate via hole in substrate
JP2015053379A (ja) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
US9686864B2 (en) 2012-07-31 2017-06-20 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
US6576491B1 (en) 1999-02-26 2003-06-10 Cypress Semiconductor Corporation Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
US7923827B2 (en) 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly
US20110221048A1 (en) * 2010-03-10 2011-09-15 Ken Beng Lim Package Having Spaced Apart Heat Sink
US9054077B2 (en) * 2010-03-10 2015-06-09 Altera Corporation Package having spaced apart heat sink
WO2014011167A1 (en) * 2012-07-11 2014-01-16 Hewlett-Packard Development Company, L.P. Semiconductor secured to substrate via hole in substrate
US9686864B2 (en) 2012-07-31 2017-06-20 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate
JP2015053379A (ja) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US6388311B1 (en) Semiconductor device
EP1187202A3 (en) Semiconductor package
JP2569939B2 (ja) 樹脂封止型半導体装置
JP3839178B2 (ja) 半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH088388A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH1174439A (ja) 樹脂モールドパッケージ
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3614738B2 (ja) 樹脂封止型半導体装置
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP2001035985A (ja) 樹脂封止半導体装置
JPH053280A (ja) 半導体装置
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS611042A (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH08125104A (ja) リードフレームおよびそれを用いて構成された半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JP3891772B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904