JPH0823068A - リードフレームおよびそれを用いて構成された半導体装置 - Google Patents
リードフレームおよびそれを用いて構成された半導体装置Info
- Publication number
- JPH0823068A JPH0823068A JP15558194A JP15558194A JPH0823068A JP H0823068 A JPH0823068 A JP H0823068A JP 15558194 A JP15558194 A JP 15558194A JP 15558194 A JP15558194 A JP 15558194A JP H0823068 A JPH0823068 A JP H0823068A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- semiconductor device
- slit
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半田リフロー時の熱応力によるパッケージク
ラックを確実に防止する。 【構成】 ダイパッド４に、ダイパッド４の厚さ方向に
貫通するように設けられたスリット８により１個の十字
形がリードフレームの平面方向に形成され、ダイパッド
４の周辺部とダイパッド４の周辺部に最も近いスリット
８の各々の端部との間隔Ｌを１ｍｍ以下の距離とし、ダ
イパッド４に発生する応力を分散させ、半導体チップと
樹脂との接着強度を大きくする。
ラックを確実に防止する。 【構成】 ダイパッド４に、ダイパッド４の厚さ方向に
貫通するように設けられたスリット８により１個の十字
形がリードフレームの平面方向に形成され、ダイパッド
４の周辺部とダイパッド４の周辺部に最も近いスリット
８の各々の端部との間隔Ｌを１ｍｍ以下の距離とし、ダ
イパッド４に発生する応力を分散させ、半導体チップと
樹脂との接着強度を大きくする。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いて構成された半導体装置に関し、特に、樹脂
モールド形半導体装置におけるパッケージのクラック防
止に適用して有効な技術に関するものである。
それを用いて構成された半導体装置に関し、特に、樹脂
モールド形半導体装置におけるパッケージのクラック防
止に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、樹
脂モールド形半導体装置に用いられるリードフレームに
おいて、リードフレーム中央部に位置する半導体チップ
を搭載するためのダイパッドは、所定の位置に十字状な
どの、いわゆる、スリットを形成することにより、半導
体チップそれ自体とモールド樹脂との接着力を高めるこ
とによって半田リフロー時の樹脂モールドパッケージの
クラックを防止していた。
脂モールド形半導体装置に用いられるリードフレームに
おいて、リードフレーム中央部に位置する半導体チップ
を搭載するためのダイパッドは、所定の位置に十字状な
どの、いわゆる、スリットを形成することにより、半導
体チップそれ自体とモールド樹脂との接着力を高めるこ
とによって半田リフロー時の樹脂モールドパッケージの
クラックを防止していた。
【０００３】なお、リードフレームにスリットを設ける
ことについて詳しく開示されている例としては、特開昭
６３−２９３９６４号公報がある。
ことについて詳しく開示されている例としては、特開昭
６３−２９３９６４号公報がある。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
なリードフレームにおけるパッケージクラックの防止技
術では、次のような問題点があることが本発明者により
見い出された。
なリードフレームにおけるパッケージクラックの防止技
術では、次のような問題点があることが本発明者により
見い出された。
【０００５】すなわち、ダイパッドにスリットを設けた
リードフレームでは、ダイパッドに設けたそれぞれのス
リット間の間隔の変化に伴う半導体チップと樹脂間およ
びダイパッドと樹脂間における接着強度の変化を認識し
ていない。
リードフレームでは、ダイパッドに設けたそれぞれのス
リット間の間隔の変化に伴う半導体チップと樹脂間およ
びダイパッドと樹脂間における接着強度の変化を認識し
ていない。
【０００６】それにより、充分な接着力が確保されない
ためにダイパッドと樹脂との間に界面剥離が生じてしま
い、半田リフロー時に、その界面における水分が蒸発
し、内圧が上昇することによる応力が発生し、ダイパッ
ドにその応力が集中してしまうことによってパッケージ
にクラックが生じてしまう恐れがある。
ためにダイパッドと樹脂との間に界面剥離が生じてしま
い、半田リフロー時に、その界面における水分が蒸発
し、内圧が上昇することによる応力が発生し、ダイパッ
ドにその応力が集中してしまうことによってパッケージ
にクラックが生じてしまう恐れがある。
【０００７】本発明の目的は、半田リフロー時の応力に
よるパッケージクラックを確実に防止するリードフレー
ムおよびそれを用いて構成された半導体装置を提供する
ことにある。
よるパッケージクラックを確実に防止するリードフレー
ムおよびそれを用いて構成された半導体装置を提供する
ことにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明のリードフレームは、半
導体チップを搭載するダイパッドに、リードフレームの
厚さ方向に貫通した複数の孔を設け、ダイパッドのそれ
ぞれの周辺部とダイパッドのそれぞれの周辺部に最も近
い孔の端部間の距離が１ｍｍ以下であるものである。
導体チップを搭載するダイパッドに、リードフレームの
厚さ方向に貫通した複数の孔を設け、ダイパッドのそれ
ぞれの周辺部とダイパッドのそれぞれの周辺部に最も近
い孔の端部間の距離が１ｍｍ以下であるものである。
【００１１】また、本発明のリードフレームは、前記孔
がリードフレームの平面方向に１個の十字形により構成
される十字状またはリードフレームの平面方向に複数の
十字形によって構成される多重十字状のスリットよりな
るものである。
がリードフレームの平面方向に１個の十字形により構成
される十字状またはリードフレームの平面方向に複数の
十字形によって構成される多重十字状のスリットよりな
るものである。
【００１２】さらに、本発明のリードフレームは、前記
スリットがダイパッドの周辺部から貫通した構造よりな
るものである。
スリットがダイパッドの周辺部から貫通した構造よりな
るものである。
【００１３】また、本発明の半導体装置は、前記リード
フレームを用いて、たとえば樹脂モールドパッケージに
より構成されたものである。
フレームを用いて、たとえば樹脂モールドパッケージに
より構成されたものである。
【００１４】
【作用】上記した本発明のリードフレームおよび半導体
装置によれば、リードフレームの厚さ方向に貫通した複
数の孔を、ダイパッドのそれぞれの周辺部とダイパッド
のそれぞれの周辺部に最も近い孔の端部間の距離が１ｍ
ｍ以下とすることによりダイパッドを分割化でき、ダイ
パッドに発生する応力を分散させることができる。
装置によれば、リードフレームの厚さ方向に貫通した複
数の孔を、ダイパッドのそれぞれの周辺部とダイパッド
のそれぞれの周辺部に最も近い孔の端部間の距離が１ｍ
ｍ以下とすることによりダイパッドを分割化でき、ダイ
パッドに発生する応力を分散させることができる。
【００１５】また、上記した本発明のリードフレームお
よび半導体装置によれば、ダイパッドに設けた孔を、十
字状または多重十字状のスリットとすることによって半
導体チップとモールド用の樹脂とを直接接着する面積を
より大きくし、より接着力を大きくすることができる。
よび半導体装置によれば、ダイパッドに設けた孔を、十
字状または多重十字状のスリットとすることによって半
導体チップとモールド用の樹脂とを直接接着する面積を
より大きくし、より接着力を大きくすることができる。
【００１６】さらに、上記した本発明のリードフレーム
および半導体装置によれば、前記スリットをダイパッド
の周辺部から貫通した構造とすることによってダイパッ
ドに発生する応力を一層分散することができ、さらに接
着力を大きくすることができる。
および半導体装置によれば、前記スリットをダイパッド
の周辺部から貫通した構造とすることによってダイパッ
ドに発生する応力を一層分散することができ、さらに接
着力を大きくすることができる。
【００１７】それにより、ダイパッドに発生する応力を
分散させ且つ半導体チップと樹脂との接着を大きくでき
るので、半導体装置の半田リフロー時におけるパッケー
ジクラックを確実に防止することができる。
分散させ且つ半導体チップと樹脂との接着を大きくでき
るので、半導体装置の半田リフロー時におけるパッケー
ジクラックを確実に防止することができる。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１９】（実施例１）図１は、本発明の実施例１に
よるリードフレームを用いて構成された半導体装置の要
部断面図、図２は、本発明の実施例１によるリードフレ
ームにおけるダイパッドの拡大平面図である。
よるリードフレームを用いて構成された半導体装置の要
部断面図、図２は、本発明の実施例１によるリードフレ
ームにおけるダイパッドの拡大平面図である。
【００２０】本実施例１において、半導体装置１は、リ
ードフレーム２の中央部に半導体チップ３を搭載するた
めの平坦部であるダイパッド４が位置しており、そのダ
イパッド４上に半導体チップ３がシリコーンゴムなどの
所定の接着材５により接着されている。
ードフレーム２の中央部に半導体チップ３を搭載するた
めの平坦部であるダイパッド４が位置しており、そのダ
イパッド４上に半導体チップ３がシリコーンゴムなどの
所定の接着材５により接着されている。
【００２１】また、半導体チップ３の電極部（図示せ
ず）は、リードフレーム２の外部接続用のリード６とボ
ンディングワイヤ７により電気的に接続されている。
ず）は、リードフレーム２の外部接続用のリード６とボ
ンディングワイヤ７により電気的に接続されている。
【００２２】さらに、ダイパッド４には、図２に示すよ
うにダイパッド４の厚さ方向に貫通するように設けられ
たスリット（孔）８により１個の十字形がダイパッド４
の平面方向に構成されている。
うにダイパッド４の厚さ方向に貫通するように設けられ
たスリット（孔）８により１個の十字形がダイパッド４
の平面方向に構成されている。
【００２３】そして、ダイパッド４のそれぞれの周辺部
とダイパッド４の周辺部に最も近いスリット８の各々の
端部との間隔Ｌは、１ｍｍ以下の距離となっている。ま
た、半導体装置１の半導体チップ３が位置するキャビテ
ィ部には、樹脂９によりモールドされたパッケージが形
成されている。
とダイパッド４の周辺部に最も近いスリット８の各々の
端部との間隔Ｌは、１ｍｍ以下の距離となっている。ま
た、半導体装置１の半導体チップ３が位置するキャビテ
ィ部には、樹脂９によりモールドされたパッケージが形
成されている。
【００２４】さらに、ダイパッド４のスリット８は、リ
ードフレーム２を形成する原画であるマスクを基にエッ
チングを行い、不要な金属部分を腐食させることによっ
て形成する。また、スリット８は、エッチングにより形
成する以外に、プレス加工によって形成するようにして
もよい。
ードフレーム２を形成する原画であるマスクを基にエッ
チングを行い、不要な金属部分を腐食させることによっ
て形成する。また、スリット８は、エッチングにより形
成する以外に、プレス加工によって形成するようにして
もよい。
【００２５】次に、本実施例の作用について説明する。
【００２６】ダイパッド４上に半導体チップ３が接着材
５によって接着され、ボンディングワイヤ７によって半
導体チップ３の電極部とリード６とが電気的に接続さ
れ、次工程の樹脂モールド工程において、パッケージが
樹脂モールドされ、半導体チップ３がパッケージ封止さ
れる。
５によって接着され、ボンディングワイヤ７によって半
導体チップ３の電極部とリード６とが電気的に接続さ
れ、次工程の樹脂モールド工程において、パッケージが
樹脂モールドされ、半導体チップ３がパッケージ封止さ
れる。
【００２７】そして、ダイパッド４のそれぞれの周辺部
とダイパッド４の周辺部に最も近いスリット８の各々の
端部との間隔Ｌを１ｍｍ以下とすることによってダイパ
ッド４が分割化され、ダイパッド４に発生する応力を分
散でき且つダイパッド４と半導体チップ３との接着面積
も大きくなるので、それによってパッケージクラックを
防止することができる。
とダイパッド４の周辺部に最も近いスリット８の各々の
端部との間隔Ｌを１ｍｍ以下とすることによってダイパ
ッド４が分割化され、ダイパッド４に発生する応力を分
散でき且つダイパッド４と半導体チップ３との接着面積
も大きくなるので、それによってパッケージクラックを
防止することができる。
【００２８】それにより、本実施例１によれば、ダイパ
ッド４のそれぞれの周辺部とダイパッド４の周辺部に最
も近いスリット８の各々の端部との間隔Ｌを１ｍｍ以下
とすることにより、ダイパッド４に発生する応力を分散
することができ且つ半導体チップ３と樹脂９との接着強
度を大きくすることによって半田リフロー時に応力が発
生しても樹脂９のクラックを防止することができる。
ッド４のそれぞれの周辺部とダイパッド４の周辺部に最
も近いスリット８の各々の端部との間隔Ｌを１ｍｍ以下
とすることにより、ダイパッド４に発生する応力を分散
することができ且つ半導体チップ３と樹脂９との接着強
度を大きくすることによって半田リフロー時に応力が発
生しても樹脂９のクラックを防止することができる。
【００２９】また、本実施例１では、複数のスリット８
により１個の十字形を構成したダイパッド４であった
が、図３（ａ),（ｂ）に示すように、ダイパッド４の平
面方向に複数の十字形を構成する多重十字状の複数のス
リット（孔）８ａまたは８ｂを、ダイパッド４のそれぞ
れの周辺部とダイパッド４の周辺部に最も近いスリット
８ａまたは８ｂの各々の端部との間隔Ｌが１ｍｍ以下と
なるように構成されたダイパッド４であっても、ダイパ
ッド４に発生する応力を分散でき、非常に良好な接着強
度を得られるので、半田リフロー時における樹脂９（図
示せず）のクラックを防止することができる。
により１個の十字形を構成したダイパッド４であった
が、図３（ａ),（ｂ）に示すように、ダイパッド４の平
面方向に複数の十字形を構成する多重十字状の複数のス
リット（孔）８ａまたは８ｂを、ダイパッド４のそれぞ
れの周辺部とダイパッド４の周辺部に最も近いスリット
８ａまたは８ｂの各々の端部との間隔Ｌが１ｍｍ以下と
なるように構成されたダイパッド４であっても、ダイパ
ッド４に発生する応力を分散でき、非常に良好な接着強
度を得られるので、半田リフロー時における樹脂９（図
示せず）のクラックを防止することができる。
【００３０】（実施例２）図４は、本発明の実施例２に
よるリードフレームにおけるダイパッドの拡大底面図で
ある。
よるリードフレームにおけるダイパッドの拡大底面図で
ある。
【００３１】本実施例２においては、１個の十字形がダ
イパッド４の平面方向に複数のスリット８ｃによって形
成されており、そのスリット８ｃにおける一方の端部
は、ダイパッド４のそれぞれの周辺部まで貫通した状態
となっている。
イパッド４の平面方向に複数のスリット８ｃによって形
成されており、そのスリット８ｃにおける一方の端部
は、ダイパッド４のそれぞれの周辺部まで貫通した状態
となっている。
【００３２】また、このダイパッド４のスリット８ｃ
も、前記実施例１と同様に、エッチングまたはプレス加
工によって形成する。
も、前記実施例１と同様に、エッチングまたはプレス加
工によって形成する。
【００３３】そして、ダイパッド４に設けられたスリッ
ト８ｃの位置には、半導体チップ３と樹脂９とが直接接
着することになる。
ト８ｃの位置には、半導体チップ３と樹脂９とが直接接
着することになる。
【００３４】それにより、本実施例２によれば、ダイパ
ッド４に設けられた一方の端部がダイパッド４のそれぞ
れの周辺部まで貫通したスリット８ｃにより、ダイパッ
ド４がより分割化され、ダイパッド４に発生する応力を
より分散でき且つ半導体チップ３と樹脂９との接着面積
も大きくでき、充分な接着強度が得られることになり、
それによってパッケージクラックを防止することができ
る。
ッド４に設けられた一方の端部がダイパッド４のそれぞ
れの周辺部まで貫通したスリット８ｃにより、ダイパッ
ド４がより分割化され、ダイパッド４に発生する応力を
より分散でき且つ半導体チップ３と樹脂９との接着面積
も大きくでき、充分な接着強度が得られることになり、
それによってパッケージクラックを防止することができ
る。
【００３５】また、本実施例２でも、複数のスリット８
ｃにより１個の十字形を構成したダイパッド４であった
が、図５（ａ),（ｂ）に示すように、複数のスリット８
ｄまたは８ｅによりダイパッド４の平面方向に複数の十
字形を構成する多重十字状とし、ダイパッド４のそれぞ
れの周辺部まで貫通したスリット８ｄまたは８ｅにより
構成されたダイパッド４であっても、ダイパッド４に発
生する応力を効果的に分散でき且つ非常に良好な接着強
度を得ることができるので、半田リフロー時における樹
脂９（図示せず）のクラックを防止することができる。
ｃにより１個の十字形を構成したダイパッド４であった
が、図５（ａ),（ｂ）に示すように、複数のスリット８
ｄまたは８ｅによりダイパッド４の平面方向に複数の十
字形を構成する多重十字状とし、ダイパッド４のそれぞ
れの周辺部まで貫通したスリット８ｄまたは８ｅにより
構成されたダイパッド４であっても、ダイパッド４に発
生する応力を効果的に分散でき且つ非常に良好な接着強
度を得ることができるので、半田リフロー時における樹
脂９（図示せず）のクラックを防止することができる。
【００３６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３７】たとえば、前記実施例１，２においては、
スリット８〜８ｅによって、ダイパッド４における平面
方向に１個または複数個の十字形を構成していたが、図
６に示すように、三角形状の孔１０や六角形状の孔１０
ａにより十字形を構成せずにダイパッド４に設け、それ
ぞれの孔１０，１０ａの端部とダイパッド４の周辺部と
の間隔を１ｍｍ以下にしても、ダイパッド４に発生する
応力を効果的に分散でき且つ非常に良好な接着強度を得
ることができるので、半田リフロー時における樹脂９
（図示せず）のクラックを防止することができる。
スリット８〜８ｅによって、ダイパッド４における平面
方向に１個または複数個の十字形を構成していたが、図
６に示すように、三角形状の孔１０や六角形状の孔１０
ａにより十字形を構成せずにダイパッド４に設け、それ
ぞれの孔１０，１０ａの端部とダイパッド４の周辺部と
の間隔を１ｍｍ以下にしても、ダイパッド４に発生する
応力を効果的に分散でき且つ非常に良好な接着強度を得
ることができるので、半田リフロー時における樹脂９
（図示せず）のクラックを防止することができる。
【００３８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３９】（１）本発明によれば、ダイパッドのそれ
ぞれの周辺部とダイパッドの周辺部に最も近い孔の各々
の端部との間隔Ｌを１ｍｍ以下の距離とすることによ
り、ダイパッド４に発生する応力を分散でき且つ半導体
チップと樹脂との接着強度を大きくできる。
ぞれの周辺部とダイパッドの周辺部に最も近い孔の各々
の端部との間隔Ｌを１ｍｍ以下の距離とすることによ
り、ダイパッド４に発生する応力を分散でき且つ半導体
チップと樹脂との接着強度を大きくできる。
【００４０】（２）また、本発明では、ダイパッドに設
けた孔を十字状または多重十字状のスリットとすること
によって半導体チップとモールド用の樹脂とを直接接着
する面積をより大きくし、より接着力を高めることがで
きる。
けた孔を十字状または多重十字状のスリットとすること
によって半導体チップとモールド用の樹脂とを直接接着
する面積をより大きくし、より接着力を高めることがで
きる。
【００４１】（３）さらに、本発明においては、スリッ
トをダイパッドの周辺部から貫通した構造とすることに
よってダイパッドに発生する応力を一層分散するでき、
さらに接着力を大きくすることができる。
トをダイパッドの周辺部から貫通した構造とすることに
よってダイパッドに発生する応力を一層分散するでき、
さらに接着力を大きくすることができる。
【００４２】（４）また、本発明によれば、上記（１）
〜（３）により、半導体装置の半田リフロー時における
パッケージクラックを確実に防止することができ、半導
体装置の信頼性を向上させることができる。
〜（３）により、半導体装置の半田リフロー時における
パッケージクラックを確実に防止することができ、半導
体装置の信頼性を向上させることができる。
【図１】本発明の実施例１によるリードフレームを用い
て構成された半導体装置の要部断面図である。
て構成された半導体装置の要部断面図である。
【図２】本発明の実施例１によるリードフレームにおけ
るダイパッドの拡大平面図である。
るダイパッドの拡大平面図である。
【図３】（ａ),（ｂ）は、それぞれ本発明の他の実施例
によるリードフレームにおけるダイパッドの拡大平面図
である。
によるリードフレームにおけるダイパッドの拡大平面図
である。
【図４】本発明の実施例２によるリードフレームにおけ
るダイパッドの拡大平面図である。
るダイパッドの拡大平面図である。
【図５】（ａ),（ｂ）は、本発明のさらに他の実施例に
よるリードフレームにおけるダイパッドの拡大平面図で
ある。
よるリードフレームにおけるダイパッドの拡大平面図で
ある。
【図６】本発明のさらに他の実施例によるリードフレー
ムにおけるダイパッドの拡大平面図である。
ムにおけるダイパッドの拡大平面図である。
１ 半導体装置 ２ リードフレーム ３ 半導体チップ ４ ダイパッド ５ 接着材 ６ リード ７ ボンディングワイヤ ８，８ａ〜８ｅ スリット（孔） ９ 樹脂 １０ 孔 １０ａ 孔 Ｌ 間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 末男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内
Claims (4)
- 【請求項１】 半導体チップを搭載するダイパッドに、
リードフレームの厚さ方向に貫通した複数の孔を設け、
前記ダイパッドのそれぞれの周辺部と前記ダイパッドの
それぞれの周辺部に最も近い前記孔の端部間の距離が１
ｍｍ以下であることを特徴とするリードフレーム。 - 【請求項２】 前記孔が、前記リードフレームの平面方
向に１個の十字形が構成される十字状または前記リード
フレームの平面方向に複数の十字形が構成される多重十
字状のスリットよりなることを特徴とする請求項１記載
のリードフレーム。 - 【請求項３】 前記スリットが、前記ダイパッドの周辺
部から貫通した構造よりなることを特徴とする請求項２
記載のリードフレーム。 - 【請求項４】 請求項１〜３のいずれか１項に記載のリ
ードフレームを用いて構成された半導体装置であって、
樹脂モールドパッケージにより封止された樹脂モールド
形半導体装置であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15558194A JPH0823068A (ja) | 1994-07-07 | 1994-07-07 | リードフレームおよびそれを用いて構成された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15558194A JPH0823068A (ja) | 1994-07-07 | 1994-07-07 | リードフレームおよびそれを用いて構成された半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823068A true JPH0823068A (ja) | 1996-01-23 |
Family
ID=15609177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15558194A Withdrawn JPH0823068A (ja) | 1994-07-07 | 1994-07-07 | リードフレームおよびそれを用いて構成された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823068A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724294A3 (en) * | 1995-01-25 | 1998-09-02 | Nec Corporation | Semiconductor device mounted on tub having central slit pattern and peripheral slit pattern for absorbing thermal stress |
| CN110531101A (zh) * | 2019-09-02 | 2019-12-03 | 东南大学 | 一种改善差分硅振梁加速度计温度特性的陶瓷转接板 |
| CN116153898A (zh) * | 2023-04-23 | 2023-05-23 | 宁波中车时代传感技术有限公司 | 一种用于封装的引线框架结构及传感器封装结构 |
| EP4156247A3 (en) * | 2021-09-07 | 2023-06-14 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device with a semiconductor chip bonded between a first, plate-shaped electrode with a groove and a second electrode |
-
1994
- 1994-07-07 JP JP15558194A patent/JPH0823068A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724294A3 (en) * | 1995-01-25 | 1998-09-02 | Nec Corporation | Semiconductor device mounted on tub having central slit pattern and peripheral slit pattern for absorbing thermal stress |
| CN110531101A (zh) * | 2019-09-02 | 2019-12-03 | 东南大学 | 一种改善差分硅振梁加速度计温度特性的陶瓷转接板 |
| EP4156247A3 (en) * | 2021-09-07 | 2023-06-14 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device with a semiconductor chip bonded between a first, plate-shaped electrode with a groove and a second electrode |
| CN116153898A (zh) * | 2023-04-23 | 2023-05-23 | 宁波中车时代传感技术有限公司 | 一种用于封装的引线框架结构及传感器封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0823068A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JPH088388A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JP2908350B2 (ja) | 半導体装置 | |
| JPH08125104A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JPH06302722A (ja) | 放熱部材及びこの放熱部材を用いた半導体パッケージ | |
| JPS611042A (ja) | 半導体装置 | |
| JPH0621303A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JPH053280A (ja) | 半導体装置 | |
| JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02144946A (ja) | 半導体装置 | |
| JPH05211250A (ja) | 樹脂封止型半導体装置 | |
| JP2593912B2 (ja) | リードフレーム | |
| JPH0992757A (ja) | 半導体装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPH10335355A (ja) | 半導体製造装置 | |
| JPH02275655A (ja) | 混成集積回路 | |
| JP2604810Y2 (ja) | 回路基板を有する半導体装置 | |
| JP3093789U (ja) | 超薄型半導体素子のパッケージ構造 | |
| JPH09181223A (ja) | 半導体装置 | |
| JPH05291345A (ja) | 半導体装置 | |
| JPH0453241A (ja) | パッケージ | |
| JPH07169891A (ja) | 樹脂封止型半導体装置 | |
| JPS63288029A (ja) | 樹脂封止型半導体装置 | |
| JPH0595074A (ja) | 半導体装置 | |
| JPH04168726A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |