JPH10335355A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH10335355A
JPH10335355A JP9140671A JP14067197A JPH10335355A JP H10335355 A JPH10335355 A JP H10335355A JP 9140671 A JP9140671 A JP 9140671A JP 14067197 A JP14067197 A JP 14067197A JP H10335355 A JPH10335355 A JP H10335355A
Authority
JP
Japan
Prior art keywords
chip
epoxy adhesive
half hole
die pad
epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9140671A
Other languages
English (en)
Inventor
Makoto Yoshida
真 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9140671A priority Critical patent/JPH10335355A/ja
Publication of JPH10335355A publication Critical patent/JPH10335355A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】プラスチックパッケージにおいて、大気中の水
分がパッケージ内に拡散することによりエポキシ接着剤
へも同様に水分が拡散し、基板実装加熱時の水蒸気圧で
応力が集中しクラックが生じること。 【解決手段】ＩＣチップ２をエポイキシ系接着剤３でリ
ードフレームに固定し、金属細線で結線したものを覆う
ように樹脂モールドして組立てる半導体装置において、
リードフレームのダイパッド中心部にＩＣチップより大
きいハーフホール１０、またはＩＣチップより小さいハ
ーフホール、または数個のハーフホールを設ける。この
ハーフホール内にエポキシ接着剤を塗布した後に、ＩＣ
チップをダイパッドに固定する。また、エポキシ接着剤
量は、ダイパッド上面に現れないように吐出調整する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体製造装置の構
造に関する。
【０００２】
【従来の技術】チップをプラスチックパッケージに組立
てる場合の一般的構造は、図４のようにダイパッド１上
にＩＣチップ２をエポキシ系接着剤３などで固定しパッ
ド電極４とリード電極５を金属細線６で接続し、しかる
後にこれらを覆うように樹脂モールド７を施すものであ
った。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術の図４に示す構造では、エポキシ系接着剤に水分が吸
収され基板実装する際、熱ストレスによる応力が集中し
エポキシ系接着剤３の端部分からクラック８が発生した
り、エポキシ系接着剤と樹脂モールド剤間で剥離９が発
生するという問題を有する。
【０００４】本発明は、このような問題を解決するもの
で、その目的とするところは、エポキシ剤の端部分から
クラックの生じさせないこと及びエポキシ接着剤と樹脂
モールド間の剥離を生じさせない半導体装置を提供する
ところにある。
【０００５】
【課題を解決するための手段】本発明の半導体装は、ダ
イパッド中央部にハーフホールを形成したこと、ハーフ
ホールの形状をＩＣチップより大きくしたこと、ハーフ
ホールの形状をＩＣチップより小さくしたこと、及びホ
ーフホールを数個にしたことを特徴とする。
【０００６】
【作用】請求項１または２または３または４記載の半導
体装置によれば、基板実装する際にエポキシ系接着剤の
端部分からクラックを生じさせない、また、エポキシ接
着剤と樹脂モールド間で剥離を生じさせない。
【０００７】
【発明の実施の形態】図１は本発明の第１の実施例の模
式図である。すなわち、ダイパッド中央部にハーフホー
ルを設けたものである。なお前述の従来例と同一部分に
は同じ符号を付けてある。前述のように、プラスチック
パッケージでは、大気中の水分がパッケージ内に拡散す
る。エポキシ接着剤へも同様に水分が拡散し、基板実装
加熱時の水蒸気圧で応力が集中しクラック８が生じた
り、エポキシ接着剤と樹脂モールド間で剥離９を生じ
る。前記の問題は、ダイパッドとＩＣチップ間における
エポキシ接着剤の接触面積に関与して発生しているもの
と考えられる。しかし、図１に示すようにダイパッド中
央部にハーフホール１０を設け、このハーフホール内に
エポキシ接着剤を塗布した後にＩＣチップをダイパッド
に固定することにより、エポキシ接着剤と樹脂モールド
との接触面積が少なくなるのでエポキシ接着剤と樹脂モ
ールド間の剥離が減少する。また、エポキシ接着剤量は
ダイパッド上面に現れないように吐出調整することでエ
ポキシ接着剤の端部分からのクラック発生が抑制される
のである。さらにハーフホールの大きさ、形状、深さも
重要である。ハーフホールはＩＣチップ面積より一回り
大きく設けることが好ましい。また、ハーフホールの形
状はＩＣチップの形状から四角形に設けることが好まし
い。また、ハーフホールの深さはエポキシ接着剤の吐出
量を考慮して１０μｍから６０μｍに設けることが好ま
しい。
【０００８】図２は本発明の第２の実施例における模式
図を示すものである。すなわち、ダイパッド中央部にＩ
Ｃチップよりも小さいハーフホールを設けたものであ
る。前述のように、プラスチックパッケージでは、大気
中の水分がパッケージ内に拡散する。エポキシ接着剤内
へも同様に水分が拡散し、基板実装加熱時の水蒸気圧で
応力が集中しクラック８が生じたり、エポキシ接着剤と
樹脂モールド間で剥離９を生じる。前記の問題は、ダイ
パッドとＩＣチップ間におけるエポキシ接着剤の接触面
積に関与して発生しているものと考えられる。しかし、
図２に示すようにダイパッド中央部にＩＣチップよりも
小さいハーフホール１１を設け、このハーフホール内に
エポキシ接着剤を塗布した後にＩＣチップをダイパッド
に固定することにより、エポキシ接着剤と樹脂モールド
との接触面積が少なくなるのでエポキシ接着剤と樹脂モ
ールド間の剥離が減少する。また、エポキシ接着剤量は
ダイパッド上面に現れないように吐出調整することでエ
ポキシ接着剤の端部分からのクラック発生が抑制される
のである。さらにハーフホールの大きさ、形状、深さも
重要である。ハーフホールの大きさはＩＣチップとダイ
パッドの接着強度や金属細線の加工性を考慮してＩＣチ
ップ面積の８０％程に設けることが好ましい。また、形
状は金属細線の加工性を考慮して四角形に設けることが
好ましい。また、深さはエポキシ接着剤の吐出量を考慮
して１０μｍから６０μｍに設けることが好ましい。
【０００９】図３は本発明の第３の実施例における模式
図を示すものである。すなわち、ダイパッド中央部に数
個の小さいハーフホールを設けたものである。前述のよ
うに、プラスチックパッケージでは、大気中の水分がパ
ッケージ内に拡散する。エポキシ接着剤内へも同様に水
分が拡散し、基板実装加熱時の水蒸気圧で応力が集中し
クラック８が生じたり、エポキシ接着剤と樹脂モールド
間で剥離９を生じる。前記の問題は、ダイパッドとＩＣ
チップ間におけるエポキシ接着剤の接触面積に関与して
発生しているものと考えられる。しかし、図３に示すよ
うにダイパッド中央部に数個の小さいハーフホール１２
を設け、このハーフホール内にエポキシ接着剤を塗布し
た後にＩＣチップをダイパッドに固定することにより、
エポキシ接着剤と樹脂モールドとの接触面積が少なくな
るのでエポキシ接着剤と樹脂モールド間の剥離が減少す
る。また、エポキシ接着剤量はダイパッド上面に現れな
いように吐出調整することでエポキシ接着剤の端部分か
らのクラック発生が抑制されるのである。さらにハーフ
ホールの位置、大きさ、形状、深さも重要である。ハー
フホールの位置はＩＣチップとダイパッドの接着面積が
均一となるように設けることが好ましい。また、ＩＣチ
ップとダイパッドの接着強度や金属細線の加工性を考慮
してハーフホールの合計面積がＩＣチップ面積の８０％
程に設けることが好ましい。また、形状はダイパッドの
加工性を考慮して円形に設けることが好ましい。また、
深さはエポキシ接着剤の吐出量を考慮して１０μｍから
６０μｍに設けることが好ましい。
【００１０】
【発明の効果】以上述べたように本発明によれば、ダイ
パッド中央部にハーフホールを形成したこと、ハーフホ
ールの大きさをＩＣチップより大きくしたこと、ハーフ
ホールの大きさをＩＣチップより小さくしたこと、ハー
フホールを数個にしたことにより、基板実装する際にエ
ポキシ系接着剤の端部分からクラックを生じさせない、
また、エポキシ接着剤と樹脂モールド間の剥離を防ぐこ
とができる効果を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施例を示す模式
図である。
【図２】本発明の半導体装置の第２の実施例を示す模式
図である。
【図３】本発明の半導体装置の第３の実施例を示す模式
図である。
【図４】従来の半導体装置の模式図である。
【符号の説明】
１．ダイパッド ２．ＩＣチップ ３．エポキシ系接着剤 ４．パッド電極 ５．リード電極 ６．金属細線 ７．樹脂モールド ８．クラック ９．剥離 １０．ＩＣチップより大きいハーフホール １１．ＩＣチップより小さいハーフホール １２．数個のハーフホール

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】ＩＣチップをエポイキシ系接着剤でリード
    フレームに固定し、金属細線で結線したものを覆うよう
    に樹脂モールドして組立てる半導体装置において、前記
    リードフレームのダイパッド中心部にハーフホールを形
    成したことを特徴とする半導体製造装置。
  2. 【請求項２】前記ハーフホールの形状がＩＣチッププよ
    り大きいことを特徴とする請求項１記載の半導体製造装
    置。
  3. 【請求項３】前記ハーフホールの形状がＩＣチップより
    小さいことを特徴とする請求項１記載の半導体製造装
    置。
  4. 【請求項４】前記ハーフホールの形状が数個あることを
    特徴とする請求項１記載の半導体製造装置。
JP9140671A 1997-05-29 1997-05-29 半導体製造装置 Withdrawn JPH10335355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9140671A JPH10335355A (ja) 1997-05-29 1997-05-29 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9140671A JPH10335355A (ja) 1997-05-29 1997-05-29 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH10335355A true JPH10335355A (ja) 1998-12-18

Family

ID=15274060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9140671A Withdrawn JPH10335355A (ja) 1997-05-29 1997-05-29 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH10335355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640677A (zh) * 2020-03-02 2020-09-08 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640677A (zh) * 2020-03-02 2020-09-08 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法
CN111640677B (zh) * 2020-03-02 2022-04-26 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法

Similar Documents

Publication Publication Date Title
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH10335355A (ja) 半導体製造装置
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JPH088388A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH0621303A (ja) 半導体装置用リードフレーム及びその製造方法
JP3303825B2 (ja) 半導体装置の製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
KR100333386B1 (ko) 칩 스캐일 패키지
JP3013611B2 (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH02144946A (ja) 半導体装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000150763A (ja) リードフレームおよびリードフレームを用いた半導体装置
JPH09223767A (ja) リードフレーム
JPH05251619A (ja) 樹脂封止半導体装置およびその製造方法
JPH02170454A (ja) リードフレーム
KR100207903B1 (ko) 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH0720924Y2 (ja) 半導体装置
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2771475B2 (ja) 半導体装置
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
JPH0595074A (ja) 半導体装置
JPH07169891A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040803