KR100207903B1 - 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 - Google Patents

단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR100207903B1
KR100207903B1 KR1019960044168A KR19960044168A KR100207903B1 KR 100207903 B1 KR100207903 B1 KR 100207903B1 KR 1019960044168 A KR1019960044168 A KR 1019960044168A KR 19960044168 A KR19960044168 A KR 19960044168A KR 100207903 B1 KR100207903 B1 KR 100207903B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
die pad
hole
lead frame
stepped
Prior art date
Application number
KR1019960044168A
Other languages
English (en)
Other versions
KR19980025876A (ko
Inventor
송영희
정현조
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960044168A priority Critical patent/KR100207903B1/ko
Publication of KR19980025876A publication Critical patent/KR19980025876A/ko
Application granted granted Critical
Publication of KR100207903B1 publication Critical patent/KR100207903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지에 관한 것으로, 다이 패드의 중간 부분에 단차진 구멍이 형성되어 있으며, 그 단차진 구멍의 단차부 상에 반도체 칩이 안착된 구조를 가짐으로써, 다이 패드 상에 반도체 칩의 탑재를 위해서 별도의 접착제를 사용하지 않기 때문에 종래에 다이 패드 상에 반도체 칩을 부착시키기 위해 사용된 접착제의 흡습성에 따른 문제점을 극복 할 수 있는 장점이 있다.

Description

단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지{Semiconductor chip package using lead frame having die pad with hole}
본 발명은 리드 프레임을 이용한 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩이 안착될 수 있도록 다이 패드에 단차진 구멍이 형성된 리드 프레임을 이용한 반도체 칩 패키지에 관한 것이다.
일반적으로 리드 프레임은 트랜지스터, 집적회로 등의 반도체를 탑재하여 성형수지를 이용하여 패키지화 하는데 사용되는 자재이다.
리드 프레임의 구조는 일반적으로 반도체 칩을 탑재하기 위한 다이 패드와 트랜지스터, 집적회로와 전기적으로 연결되는 리드 및 성형시 성형수지가 패키지의 외부로 유출되는 것을 방지하기 위한 댐바가 형성되어 있다.
또한 반도체가 패키지화된 후, 성형수지와 리드 프레임과의 열팽창 계수의 차이로 각기 분리가 되는 박리현상을 방지하기 위해 리드 프레임의 다이 패드 뒷면에 복수개의 딤플(dimple)을 형성하여 성형수지와 리드 프레임 사이의 접착력을 개선하는 리드 프레임의 구조도 있으며, 딤플을 갖는 리드 프레임은 초박형 반도체인 티-에스-오-피(thin small outline package, 이하 TSOP라 한다)와 에스-오-제이(small outline J bending, 이하 SOJ라 한다) 패키지에 있어서 패키지의 신뢰성의 중요한 역할을 한다.
일반적으로 SOJ나 TSOP는 두께가 매우 얇기 때문에, 외부의 기계적인 충격에 의해 쉽게 깨어지며 외부의 습기가 패키지 내부로 침투될 경우, 그 패키지 내부 증기압에 의해 상기 리드 프레임과 성형수지 사이의 박리를 유발하는 단점이 있다.
도 1은 종래 기술의 실시 예에 따른 하부면에 딤플(dimple)이 형성된 다이 패드를 갖는 리드 프레임에 반도체 칩이 접착되는 상태를 나타내는 결합 사시도이다.
도 2는 도 1의 딤플이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 1을 참조하면, 종래 기술에 따른 리드 프레임(90)은 칩(10)이 접착될 수 있는 다이 패드(60)를 가지며, 그 다이 패드(60)의 주위에 형성된 복수 개의 리드들(35)이 형성되어 있다.
리드들(35)과 일체로 형성되어 있으며, 리드들(35)을 가로지르는 방향으로 형성된 댐바(85)는 성형 공정시 성형수지가 흘러 넘치는 것을 방지하는 댐의 역할을 하게 된다.
그리고, 다이 패드(60)의 양측에 형성되어 그 다이 패드(60)를 지지하는 타이바(80)가 다이 패드(60)와 연결된 구조를 갖는다.
여기서, 다이 패드(60)의 하부면에는 딤플(62)이 복수개가 형성되어 있으며, 그 다이 패드(60)의 상부면에 반도체 칩(10)이 은-에폭시(Ag-epoxy) 접착제(70)에 의해 부착된다.
그리고, 다이 패드(60)의 하부면에 딤플(62)과 같은 홈을 형성한 이유는 후술하겠다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 다이 패드(60)를 갖는 리드 프레임(90)을 이용한 칩 패키지(100)는 반도체 칩(10)의 하부면과 다이 패드(60)의 상부면이 은-에폭시 접착제(70)에 의해 접착되어 있으며, 그 칩(10)의 상부면에 형성되어 있는 본딩 패드들(12)이 본딩 와이어(20)에 의해 내부 리드들(30)과 전기적 연결되어 있다.
그리고, 반도체 칩(10)과 다이 패드(60) 및 내부리드들(30)이 성형수지(50)로 봉지된다.
또한, 성형 수지(50)에 대하여 외부로 돌출된 외부 리드들(40)은 도 1에서 도시된 것처럼 내부 리드들(30)과 일체로 형성되어 있다.
여기서, 다이 패드(60)에 대하여 좀더 상세히 설명하면, 그 다이 패드(60)의 하부면에는 식각법에 의해 라운딩(rounding) 형태의 딤플(dimple)(62)이 복수개 형성되어 있어 그 딤플들(62)의 내부로 성형수지(50)가 충전되어 다이 패드(60)와 성형수지(50) 사이의 박리를 방지할 수 있는 구조로 되어 있다.
이와 같은 구조를 갖는 다이 패드는 일반적으로 패키지의 신뢰성이 특히 요구되는 초박형 칩 패키지인 TSOP나 SOJ에 적용될 수 있는 장점을 가지나, 식각법에 사용되는 리드프레임의 원소재는 일정한 크기의 쉬트(sheet)로 식각되기 때문에 생산성이 낮으며 제조단가가 높은 단점 또한 가지게 된다.
그리고, 다이 패드에 반도체 칩을 부착시키기 위해서 접착제를 사용하기 때문에 다이 패드 상부면에 액상의 은-에폭시 접착제를 도포하는 공정과, 그 도포된 접착제 상에 반도체 칩을 부착시키는 공정 및 액상의 접착제를 경화시키는 공정을 거치게 된다.
또한, 상기한 접착제의 흡습성으로 인한 반도체 칩, 접착제 및 다이 패드의 경계면이 벌어지는 박리 현상이 발생되는 문제점을 안고 있다.
도 3은 종래 기술의 다른 실시 예에 따른 구멍이 형성된 다이 패드를 갖는 리드 프레임에 반도체 칩이 접착되는 상태를 나타내는 결합 사시도이다.
도 4는 도 3의 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 종래 기술의 다른 실시 예에 따른 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 칩 패키지(200)는 다이 패드(160)가 관통 구멍(164)을 갖는 것 이외의 구조는 제 1도의 칩 패키지(100)와 동일한 구조를 갖는다.
좀 더 상세히 언급하면, 상기 다이 패드(160)의 관통 구멍(164)은 그 다이 패드(160)의 중심부분에 배치·형성되어 있으며, 그 관통 구멍(164)의 주위에 단차면(162)이 형성된 구조를 가지고 있어, 그 관통 구멍(164)과 단차면(162)의 내부로 성형수지(150)에 충전되어 다이 패드(160)와 성형수지(150) 사이의 박리를 방지할 수 있는 구조로 되어 있다.
이와 같은 구멍이 형성된 다이 패드를 갖는 리드 프레임은 통상적으로 스탬핑법에 의해 제작되어 생산성이 매우 양호하며 제조 단가 또한 저렴한 장점을 가지고 있다.
그러나, 종래 기술에 따른 리드 프레임의 다이 패드에 반도체 칩을 부착시키기 위해서 은-에폭시 접착제를 사용하기 때문에 그 접착제의 흡습성으로 인한 다이 패드와 접착제 및 반도체 칩의 경계면에서 박리 현상이 발생되는 문제점을 안고 있다.
즉, 다이 패드를 갖는 리드 프레임에 반도체 칩을 접착시키는 모든 패키지는 접착제의 흡습성으로 인한 반도체 칩, 접착제 및 다이 패드의 경계면에서 박리와 같은 신뢰성에 문제점을 안고 있다.
따라서, 본 발명의 목적은 접착제를 사용하지 않고 반도체 칩을 다이 패드에 안착할 수 있는 구조의 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 제공하는데 있다.
도 1은 종래 기술의 실시 예에 따른 하부면에 딤플이 형성된 다이 패드를 갖는 리드 프레임에 반도체 칩이 접착되는 상태를 나타내는 결합 사시도.
도 2는 도 1의 딤플이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
도 3은 종래 기술의 다른 실시 예에 따른 구멍이 형성된 다이 패드를 갖는 리드 프레임에 반도체 칩이 접착되는 상태를 나타내는 결합 사시도.
도 4는 도 3의 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
도 5는 본 발명의 실시 예에 따른 구멍이 형성된 다이 패드에 반도체 칩이 안착될 수 있는 단차부를 갖는 리드 프레임에 반도체 칩이 삽입·안착되는 상태를 나타내는 결합 사시도.
도 6은 본 발명의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도.
※ 도면의 주요 부분에 대한 설명 ※
10, 110, 210 : 반도체 칩 20, 120, 220 : 본딩 와이어
30, 130, 230 : 내부 리드 40, 140, 240 : 외부 리드
50, 150, 250 : 성형수지 60, 160, 260 : 다이 패드
62 : 딤플(dimple) 70, 170 : 접착제
80, 180, 280 : 타이바 90, 190, 290 : 리드 프레임
164, 264 : 구멍 262 : 단차부
상기 목적을 달성하기 위하여, 본 발명은 복수개의 본딩 패드를 갖는 반도체 칩과; 상기 반도체 칩의 외측면이 밀착되어 삽입·안착될 수 있는 단차진 구멍이 형성된 다이 패드와; 상기 반도체 칩의 본딩 패드와 각기 전기적으로 연결된 내부 리드들과; 상기 반도체 칩과 내부 리드들을 포함하는 전기적 연결부분을 보호하기 위하여 봉지하는 성형수지; 및 상기 내부 리드와 각기 일체로 형성되어 있으며, 상기 성형수지에 대하여 외부로 돌출된 외부 리드들;을 포함하며, 상기 다이 패드의 단차진 구멍은, 상기 반도체 칩의 크기보다는 작게 형성된 관통 구멍과, 상기 관통 구멍의 주위에 소정의 깊이로 단차져 상기 반도체 칩의 외측면이 밀착되어 삽입·안착될 수 있는 단차부로 구성된 것을 특징으로 하는 다이 패드에 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 5는 본 발명의 실시 예에 따른 구멍이 형성된 다이 패드에 반도체 칩이 안착될 수 있는 단차부를 갖는 리드 프레임에 반도체 칩이 삽입·안착되는 상태를 나타내는 결합 사시도이다.
도 5를 참조하면, 본 발명에 따른 리드 프레임(290)은 반도체 칩(210)의 하부가 안착될 다이 패드(260)의 하부면이 하향 단차진 구멍이 형성되어 있으며, 나머지 구조는 종래 기술에 따른 리드 프레임의 구조와 동일하다.(도 3 참조)
반도체 칩(210)이 안착될 다이 패드(260)의 단차진 구멍은 다이 패드(260)의 중심 부분에 형성된 관통 구멍(264)과, 그 관통 구멍(264)의 주위에 형성된 단차부(262)로 구성되는데, 관통 구멍(264)은 다이 패드(260)의 중간 부분을 스탬핑 가공하여 형성하게 되며, 반도체 칩(210)의 크기보다는 작게 형성된다.
그리고, 단차부(262)는 관통 구멍(264) 안쪽의 네 변의 부분을 디프레스(depress) 공정에 의해 다이 패드(260)의 상부면에 대하여 하향 단차지게 형성한다.
여기서, 다이 패드(260)에 형성된 관통 구멍(264)의 모서리 부분의 안쪽은 스탬핑 공정에 의해 제거된다.
다이 패드(260)의 모서리 부분에 스탬핑 공정을 실시하는 이유는 디프레스 공정에서 응력이 모서리 부분에 집중되기 때문에 응력에 의한 다이 패드(260)의 변형을 방지하기 위하여 다이 패드(260)의 모서리 부분을 제거하게 된다.
반도체 칩(210)은 단차부(262)의 내측면에 밀착·삽입되어 단차부(262)의 단차면 상에 안착된 구조를 갖는다.
본 발명에서는 접착제를 사용하지 않고 반도체 칩(210)이 안착된다.
디프레스 공정에 의해 형성된 하향 단차부(262)의 내측면에 반도체 칩(210)의 외측면이 밀착·삽입되어 반도체 칩(210)의 네 변의 변위를 구속하게 된다.
반도체 칩(210)의 두께에 따라 디프레스하는 깊이 즉, 하향 단차지는 깊이를 조절하여 반도체 칩(210)의 수직 방향의 변위를 구속하게 된다.
따라서, 반도체 칩(210)의 두께에 따라서 다이 패드(260)의 하향 단차부(262)의 깊이를 조절하게 되며, 반도체 칩(210)의 크기에 비례하게 관통 구멍(260)을 형성하는 것이 바람직하다.
도 6은 도 5의 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 단면도이다.
도 6을 참조하면, 본 발명에 따른 리드 프레임을 이용한 반도체 칩 패키지(300)는 리드 프레임의 다이 패드의 단차진 구멍에 형성된 단차부(262)에 반도체 칩(210)이 안착되어 있다.
그리고, 반도체 칩(210)의 상부면에 형성된 복수개의 본딩 패드들(212)이 그들(212)에 각기 대응되는 내부 리드들(230)과 본딩 와이어(220)에 의해 전기적으로 연결된다.
여기서, 반도체 칩(210)은 다이 패드의 단차부(262)에 안착된 상태이기 때문에 와이어 본딩 공정을 위해 와이어 본딩 장치로 이동할 경우에 반도체 칩(210)이 이탈할 우려가 있다.
따라서, 반도체 칩(210)의 안착 공정과 와이어 본딩 공정이 한 장치에서 수행되는 것이 바람직하다.
그리고, 반도체 칩(210), 내부 리드들(230) 및 본딩 와이어(220)를 외부의 환경으로부터 보호하기 위하여 성형수지(250)로 봉지한다.
그리고, 내부 리드들(230)과 일체로 형성되어 있으며, 성형수지(250)에 대하여 외부로 돌출된 외부 리드들(240)을 갖는다.
여기서, 다이 패드(260) 부분을 중심으로 좀더 상세히 언급하면, 다이 패드(260)에 반도체 칩(210)이 접착제를 사용하지 않고 안착되며, 그 반도체 칩(210)의 하부면이 다이 패드(260)에 형성된 구멍(264)에 노출되기 때문에 성형 공정때 성형수지(250)가 상기 구멍(264)에 충전되어 다이 패드(260)와 성형수지(250) 사이의 결합력이 증가된다.
그리고, 반도체 칩(210)의 하부면과 성형수지(250)가 다이 패드의 구멍(264)을 통해서 직접 접촉되기 때문에 반도체 칩(210)과 성형수지(250) 사이의 결합력 또한 증가된다.
따라서, 본 발명의 의한 구조를 따르면, 다이 패드의 중간 부분에 관통 구멍이 형성되어 있으며, 그 관통 구멍의 내측에 형성된 단차부 상에 반도체 칩이 안착된 구조를 갖기 때문에, 다이 패드 상에 반도체 칩의 탑재를 위해서 별도의 접착제를 사용하지 않으므로 종래에 다이 패드 상에 반도체 칩을 부착시키기 위해 사용된 접착제에 의한 불량을 극복할 수 있는 이점(利點)이 있다.

Claims (6)

  1. 복수개의 본딩 패드를 갖는 반도체 칩과;
    상기 반도체 칩의 외측면이 밀착되어 삽입·안착될 수 있는 단차진 구멍이 형성된 다이 패드와;
    상기 반도체 칩의 본딩 패드와 각기 전기적으로 연결된 내부 리드들과;
    상기 반도체 칩과 내부 리드들을 포함하는 전기적 연결부분을 보호하기 위하여 봉지하는 성형수지; 및
    상기 내부 리드와 각기 일체로 형성되어 있으며, 상기 성형수지에 대하여 외부로 돌출된 외부 리드들;을 포함하며,
    상기 다이 패드의 단차진 구멍은, 상기 반도체 칩의 크기보다는 작게 형성된 관통 구멍과, 상기 관통 구멍의 주위에 소정의 깊이로 단차져 상기 반도체 칩의 외측면이 밀착되어 삽입·안착될 수 있는 단차부로 구성된 것을 특징으로 하는 다이 패드에 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 단차진 구멍은 상기 다이 패드의 중심에 형성된 것을 특징으로 하는 다이 패드에 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  3. 제 2항에 있어서, 상기 관통 구멍이 상기 단차부의 모서리 부분의 안쪽까지 형성된 것을 특징으로 하는 다이 패드에 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  4. 제 1항에 있어서, 상기 단차부의 크기가 반도체 칩의 크기와 동일하게 형성된 것을 특징으로 하는 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  5. 제 1항에 있어서, 상기 단차진 구멍은 스탬핑 방법에 의해 형성된 것을 특징으로 하는 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
  6. 제 1항 또는 제 5항에 있어서, 상기 단차부는 디프레스 공정에 의해 형성된 것을 특징으로 하는 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임을 이용한 반도체 칩 패키지.
KR1019960044168A 1996-10-05 1996-10-05 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 KR100207903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044168A KR100207903B1 (ko) 1996-10-05 1996-10-05 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044168A KR100207903B1 (ko) 1996-10-05 1996-10-05 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980025876A KR19980025876A (ko) 1998-07-15
KR100207903B1 true KR100207903B1 (ko) 1999-07-15

Family

ID=19476365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044168A KR100207903B1 (ko) 1996-10-05 1996-10-05 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100207903B1 (ko)

Also Published As

Publication number Publication date
KR19980025876A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5789803A (en) Semiconductor package
US9147627B2 (en) Flip chip MLP with conductive ink
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
US6376916B1 (en) Tape carrier for BGA and semiconductor device using the same
KR100207903B1 (ko) 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
US6564447B1 (en) Non lead frame clamping for matrix leadless leadframe package molding
US9490146B2 (en) Semiconductor device with encapsulated lead frame contact area and related methods
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH05109976A (ja) 半導体装置
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
KR100321149B1 (ko) 칩사이즈 패키지
US8211748B2 (en) Systems and methods for low profile die package
KR101363463B1 (ko) 도전성 잉크를 가진 플립 칩 ｍｌｐ
KR0156335B1 (ko) 타이 바를 이용한 반도체 칩 패키지
KR100567045B1 (ko) 반도체 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JP2000304638A (ja) センサチップの接合構造
JP4207671B2 (ja) 半導体パッケージの製造方法
KR100229223B1 (ko) 리드 온 칩형 반도체 패키지
JPH09283549A (ja) 半導体装置およびその製造方法
KR19990025703A (ko) 칩 스케일 패키지 및 그 제조방법
KR19980058485A (ko) 칩 스케일 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee