KR100586699B1 - 반도체 칩 패키지와 그 제조 방법 - Google Patents

반도체 칩 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR100586699B1
KR100586699B1 KR1020040030089A KR20040030089A KR100586699B1 KR 100586699 B1 KR100586699 B1 KR 100586699B1 KR 1020040030089 A KR1020040030089 A KR 1020040030089A KR 20040030089 A KR20040030089 A KR 20040030089A KR 100586699 B1 KR100586699 B1 KR 100586699B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
die
die pad
bonding material
film
Prior art date
Application number
KR1020040030089A
Other languages
English (en)
Other versions
KR20050104707A (ko
Inventor
윤철중
이상협
이상엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040030089A priority Critical patent/KR100586699B1/ko
Priority to US11/001,173 priority patent/US20050242417A1/en
Publication of KR20050104707A publication Critical patent/KR20050104707A/ko
Application granted granted Critical
Publication of KR100586699B1 publication Critical patent/KR100586699B1/ko
Priority to US11/516,558 priority patent/US20070007634A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명에 따른 반도체 칩 패키지는 필름형 다이본딩재의 칩 접촉면으로부터 다이패드의 제 2면까지 관통하는 기둥 형태의 관통구멍이 형성되어 있고, 수지 성형부가 관통구멍에 들어차 관통구멍에 의해 다이패드로부터 노출되는 상기 반도체 칩 부분과 직접 접촉되어 있는 것을 특징으로 한다. 그리고, 본 발명에 따른 반도체 칩 패키지 제조 방법은 반도체 칩이 실장되는 제 1면과 그 반대쪽의 제 2면을 갖는 다이패드와 그 다이패드의 주변에 소정 거리 이격되어 형성된 리드들을 포함하는 리드프레임을 준비하는 단계와, 다이패드의 제 1면에 필름형 다이본딩재를 부착하는 단계 및 필름형 다이본딩재의 칩 접촉면으로부터 다이패드의 제 2면까지 수직으로 관통하는 기둥 형태의 관통구멍을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 흡습에 의한 패키지 손상의 발생이 방지되는 등 신뢰성이 향상된 반도체 칩 패키지를 얻을 수 있다. 또한, 스탬핑 방법에 의해 필름형 다이본딩재와 다이패드를 관통하는 관통구멍을 용이하게 형성할 수 있어 제조 비용이 감소될 수 있다.
반도체 칩 패키지, 필름형 접착 수단, 접착 테이프, 스탬핑, 관통구멍

Description

반도체 칩 패키지와 그 제조 방법{Semiconductor chip package and manufacturing method therof}
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도이다.
도 2a는 종래 기술에 따른 반도체 칩 패키지의 다른 예를 나타낸 단면도이다.
도 2b는 도 2a의 반도체 칩 패키지의 제조 과정 중에서 칩 실장 전 상태를 나타낸 평면도이다.
도 3은 종래 기술에 따른 반도체 칩 패키지의 또 다른 예를 나타낸 단면도이다.
도 4는 본 발명에 따른 반도체 칩 패키지의 일 실시예를 나타낸 단면도이다.
도 5는 본 발명에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이다.
도 6a 내지 도 6d는 본 발명에 따른 반도체 칩 패키지의 제조 과정을 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 패키지 11; 반도체 칩
12; 본딩패드 20; 리드프레임
21; 다이패드 23; 내부리드(inner lead)
25; 외부리드(outer lead) 27; 필름형 다이본딩재
29; 관통구멍 31; 도전성 금속선
34; 수지 봉지재 35; 수지 봉지부
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 다이패드와 필름형 다이본딩재에 관통구멍이 형성된 반도체 칩 패키지와 그 제조 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화 되고 있으며 전자기기에 사용되는 반도체 칩 패키지 또한 소형화, 박형화 및 경량화 되고 있다. 이와 같은 추세에 따라 반도체 칩과 그를 봉지하는 수지 봉지재와의 결합력 향상이 제품의 신뢰성 향상을 위하여 중요한 문제로 대두되었다. 작은 결합력의 차이에도 크랙(crack)이나 휨(warpage) 등이 발생되어 패키지 신뢰성이 큰 영향을 받기 때문이다. 이에 반도체 칩 패키지 분야에서는 전술한 문제점을 해결하기 위한 여러 방안들이 강구되어 왔으나 다른 문제점도 발생되었다. 몇 가지 예들을 소개하기로 한다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도이다.
도 1에 도시된 종래 기술에 따른 반도체 칩 패키지(110)는 다이패드(121) 상에 다이본딩재(127)로 반도체 칩(111)이 부착되어 있고, 다이패드(121)의 주변에 형성된 내부리드(123)와 반도체 칩(111)이 금선과 같은 도전성 금속선(131)으로 와이어본딩(wire bonding)이 되어 있으며, 내부리드(123)와 반도체 칩(111) 및 도전성 금속선(131)을 둘러싸는 수지 봉지부(135)가 형성되어 있고, 그 수지 봉지부(135)의 외부로 내부리드(123)와 일체형으로 형성된 외부리드(125)가 실장에 적합한 형태로 성형(forming)되어 있는 구조이다. 다이패드(121)의 칩 실장면 반대쪽 면에는 다수의 딤플(dimple; 129)이 형성되어 있고 수지 성형부(135)가 그 딤플(129)에까지 들어차 있는 형태이다.
전술한 바와 같은 도 1의 반도체 칩 패키지(110)의 경우 다이패드(121)의 하면에 딤플을 형성함으로써 에폭시 수지로 형성되는 수지 봉지부(135)와 다이패드(121)와의 접합면적을 넓혀 다이패드(121)와 수지 봉지부(135)간의 결합력을 향상시킬 수 있었으며, 그에 따라 크랙이나 휨의 발생이 감소될 수 있었다.
그러나, 전술한 바와 같은 반도체 칩 패키지는 딤플에 의한 결합력 향상에 한계에 있고, 딤플을 형성하기 위하여 스탬핑 방법보다 많은 비용이 요구되는 에칭(etching) 방법이 사용되고 있어 제조 비용의 상승을 초래하는 문제점이 있었다.
도 2a는 종래 기술에 따른 반도체 칩 패키지의 다른 예를 나타낸 단면도이고, 도 2b는 도 2a의 반도체 칩 패키지의 제조 과정 중에서 칩 실장 전 상태를 나타낸 평면도이다.
도 2a와 도 2b에서 도시되고 있는 반도체 칩 패키지(210)는 일본 공개특허공보 평2000-77600호에서 소개된 것으로서, 다이패드(221)에 반도체 칩(211)이 실장 되고 내부리드(223)와 반도체 칩(211)이 도전성 금속선(231)으로 와이어본딩을 이루고 있는 기본적인 구조에 있어서 앞에서 설명한 도 1의 반도체 칩 패키지와 유사한 형태이다. 그러나, 도 1의 반도체 칩 패키지와는 달리 다이패드(221)에 관통구멍(229)이 형성되어 있고 관통구멍이 형성되어 있지 않는 영역에 필름형 다이본딩재(film type die attaching material; 227)들이 교대로 배치되어 있으며, 그 필름형 다이본딩재(227) 상에 반도체 칩(211)이 부착되어 있는 구조이다. 참조번호 225는 외부리드이다.
이 반도체 칩 패키지(210)는 수지 봉지부(235)를 형성하는 과정에서 다이패드(221)의 관통구멍(229)으로 에폭시 수지가 충전(充塡)됨으로써 수지 봉지부(235)와 다이패드(221)간의 접합면적이 다이패드에 딤플을 형성하는 것보다 더 증가되고 더불어 앵커(anchor) 효과를 얻을 수 있어 다이패드(221)와 수지 봉지부(235)의 결합력이 향상될 수 있다.
그러나, 이 반도체 칩 패키지의 경우 관통구멍들 사이사이에 필름형 다이본딩재를 부착하는 작업이 용이하지 않아 비효율적이며, 최근 반도체 칩 패키지의 박형화 추세에 따른 반도체 칩의 두께 감소에 따라 다이패드에 부착된 반도체 칩이 수지 봉지부를 형성하기 위한 몰딩(molding) 및 경화(cure) 과정에서 파손되는 문제점이 발생되고 있다.
도 3은 종래 기술에 따른 반도체 칩 패키지의 또 다른 예를 나타낸 단면도이다.
도 3에 도시된 반도체 칩 패키지(310)는 다이패드(321)에 반도체 칩(311)이 실장되고 내부리드(321)와 반도체 칩(311)이 도전성 금속선(331)으로 와이어본딩을 이루고 있는 기본적인 구조에 있어서 앞에서 설명한 도 1과 도 2의 반도체 칩 패키지들과 유사한 구조이다. 그러나, 앞의 예들과 달리 다이패드(321)에는 관통구멍(329)이 형성되어 있고 그 위에 필름형 다이본딩재(327)가 부착되어 있으며 수지 성형부(335)가 관통구멍(329)에까지 들어차 있는 구조이다.
이 반도체 칩 패키지(310)는 관통구멍(329)을 형성함으로써 딤플을 형성하는 것보다 다이패드(321)와 수지 성형부(335)간의 접합면적이 증가되도록 함과 동시에 반도체 칩(311)과 필름형 다이본딩재(327)의 접합면적이 일면 전체가 되도록 하여 반도체 칩의 두께 감소에 따라 반도체 칩(311)이 몰딩 및 경화 과정에서 파손되는 문제점을 방지할 수 있다.
그러나, 이 반도체 칩 패키지는 다이패드의 관통구멍에 필름형 다이본딩재가 노출되어 수지 봉지부와 직접 접촉이 이루어지고 필름형 다이본딩재와 수지 봉지부의 재질인 에폭시 수지와의 접합력이 매우 약하기 때문에 흡습에 의한 패키지 손상이 발생되는 등 신뢰성 및 공정 품질에 문제를 일으킬 수 있다.
본 발명의 목적은 필름 형 접착수단을 이용하여 반도체 칩이 실장될 때 성형 수지와의 접합면적을 증가시키면서 동시에 수지 성형부와 필름형 다이본딩재의 접합면적을 최소화시켜 흡습으로 인한 패키지 손상의 발생을 방지할 수 있는 반도체 칩 패키지와 그 제조 방법을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지는, 복수의 본딩패드들을 갖는 반도체 칩과, 그 반도체 칩이 필름형 다이본딩재로 실장되는 제 1면과 그 반대쪽의 제 2면을 갖는 다이패드와, 반도체 칩과 전기적 연결 수단으로 연결된 리드들과, 반도체 칩과 전기적 연결 수단을 봉지하는 수지 성형부를 포함하는 반도체 칩 패키지에 있어서, 필름형 다이본딩재의 칩 접촉면으로부터 다이패드의 제 2면까지 관통하는 기둥 형태의 관통구멍이 형성되어 있고, 수지 성형부가 관통구멍에 들어차 관통구멍에 의해 다이패드로부터 노출되는 반도체 칩 부분과 직접 접촉되어 있는 것을 특징으로 한다.
관통구멍은 필름형 다이본딩재와 다이패드에 대하여 수직하는 것이 바람직하고, 스탬핑에 의해 형성된 관통구멍인 것이 바람직하다. 필름형 다이본딩재는 단일 접착층으로 이루어진 것이 바람직하며, 베이스 필름의 양면에 접착층이 형성된 양면 접착 테이프의 적용이 가능하다. 관통구멍들은 타원기둥과 다각기둥 중에서 선택된 적어도 어느 한 형태를 가질 수 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지 제조 방법은, ⒜반도체 칩이 실장되는 제 1면과 그 반대쪽의 제 2면을 갖는 다이패드와 그 다이패드의 주변에 소정 거리 이격되어 형성된 리드들을 포함하는 리드프레임을 준비하는 단계; ⒝다이패드의 제 1면에 필름형 다이본딩재를 부착하는 단계; ⒞필름형 다이본딩재의 칩 접촉면으로부터 다이패드의 제 2면까지 수직으로 관통하는 기둥 형태의 관통구멍을 형성하는 단계; ⒟다이패드에 부착된 필름형 다이본딩재에 반도체 칩을 부착시키는 단계; ⒠반도체 칩과 리드를 도전성 금속선으로 와이어 본딩하는 단계; ⒡수지 성형부가 관통구멍에 들어차 다이패드로부터 관통구멍에 의해 노출되는 반도체 칩 부분과 직접 접촉되도록 하여 반도체 칩과 다이패드와 도전성 금속선 및 리드의 소정 부분을 성형 수지로 봉지하여 수지 봉지부를 형성하는 단계;를 포함하는 것을 특징으로 한다.
⒞관통구멍을 형성하는 단계는 필름형 다이본딩재와 다이패드에 대한 스탬핑에 의해 이루어지는 것이 바람직하고, 다이패드와 필름형 다이본딩재에 대하여 수직하는 관통구멍들을 형성하는 단계인 것이 바람직하다. ⒝다이본딩재를 부착시키는 단계는 단일 접착층으로 이루어진 필름형 다이본딩재를 부착시키는 단계인 것이 바람직하나, 베이스 필름의 양면에 접착층이 형성된 양면 접착 테이프를 부착시키는 단계일 수 있다. ⒞관통구멍을 형성하는 단계는 타원기둥과 다각기둥 중에서 선택된 적어도 어느 한 형태로 관통구멍을 형성하는 단계일 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 4는 본 발명에 따른 반도체 칩 패키지의 일 실시예를 나타낸 단면도이다.
도 4를 참조하면, 본 발명에 따른 반도체 칩 패키지(10)는 칩 실장 영역을 갖는 다이패드(21)의 제 1면에 칩 가장자리에 본딩패드(12)가 배치된 에지패드형(edge pad type)의 반도체 칩(11)이 실장되어 있고, 그 주변에 소정 간격으로 배치된 복수의 내부리드(23)가 형성되어 있으며, 도전성 금속선(31)에 의해 본딩패드(12)와 내부리드(23)가 와이어 본딩되어 있고, 반도체 칩(11)과 다이패드(21)와 도전성 금속선(31) 및 내부리드(23)들이 수지 봉지부(35)로 둘러싸 여져 보호되고 있는 구조이다. 내부리드(23)와 일체형으로 형성되며 수지 봉지부(35)로부터 돌출된 외부리드(25)는 실장에 적합한 형태로 리드 성형된다. 내부리드(23)와 외부리드(25)를 통상 리드라고 한다.
다이패드(21)에는 복수의 관통구멍(29)이 형성되어 있고 그 관통구멍(29)은 필름형 다이본딩재(27)까지 연장 형성되어 있다. 즉, 필름형 다이본딩재(27)의 칩 접촉면으로부터 다이패드(21)의 제 1면에 반대되는 제 2면까지 수직으로 관통하도록 하여 기둥형태의 관통구멍(29)이 형성되어 있다. 관통구멍들(29)은 다이패드(21)와 다이본딩재(27)에 대하여 소정 각도로 기울어져 형성되도록 하는 것도 가능하다. 그리고, 관통구멍들(29)은 타원기둥과 다각기둥 중에서 선택된 적어도 어느 한 형태를 가질 수 있다. 또한 관통구멍(29)들의 일부는 타원기둥 형태의 관통구멍이고, 나머지는 다각기둥 형태의 관통구멍으로 형성하는 것도 가능하다.
반도체 칩(11)은 다이패드(21)의 제 1면에 필름형 다이본딩재(27), 예컨대 단일 접착층으로 이루어진 필름형 다이본딩재에 의해 부착되어 있다. 관통구멍(29)들을 제외한 나머지 일면 전체에 걸쳐 반도체 칩(11)과의 결합이 이루어진다. 에폭시 성형 수지(epoxy molding compound)와 같은 수지 봉지재에 의해 형성되는 수지 봉지부(35)가 관통구멍(29)들에 들어차 반도체 칩(11)과 직접 접촉된다. 필름형 다이본딩재(27)로는 베이스 필름의 양면에 접착층이 형성된 양면 접착 테이프의 사용도 가능하다.
이와 같은 본 발명의 반도체 칩 패키지는 다음과 같은 제조 방법에 의하여 제조될 수 있다.
도 5는 본 발명에 따른 반도체 칩 패키지 제조 방법을 나타낸 블록도이고, 도 6a 내지 도 6d는 본 발명에 따른 반도체 칩 패키지의 제조 과정을 나타낸 단면도이다.
본 발명에 따른 반도체 칩 패키지 제조 방법은 도 5에서와 같이 다이패드를 갖는 리드프레임을 준비하는 단계(S1)와, 필름형 다이본딩재를 부착시키는 단계(S2)와, 관통구멍을 형성하는 단계(S3)와, 칩 부착 단계(S4)와, 와이어본딩 단계(S5), 및 수지 봉지부 형성 단계(S6)를 포함하여 구성된다.
도 6a를 참조하면, 먼저 반도체 칩이 실장되는 제 1면과 그 반대되는 제 2면을 갖는 다이패드(21)와 그 주변에 소정 간격으로 복수의 내부리드(23)가 배치되고 그와 일체형으로 외부리드(25)가 형성된 리드프레임(20)을 준비하는 단계가 진행된다.
도 6b를 참조하면, 다음으로 다이패드(21)의 제 1면에 필름형 다이본딩재(27)를 부착시키는 단계가 진행된다. 필름형 다이본딩재(27)로는 단일 접착층으로 이루어진 필름형 다이본딩재가 사용될 수 있으나 이에 제한되지 않고 베이스 필름을 중심으로 양쪽 면에 접착층이 형성된 양면 접착 테이프나 자외선 접착 테이프 등이 사용될 수 있다.
도 6c와 도 6d를 참조하면, 다음으로 필름형 다이본딩재(27)와 다이패드(21)를 관통하는 복수의 관통구멍(29)을 형성한다. 관통구멍(29)은 필름형 다이본딩재(27)의 상면인 칩 접촉면으로부터 다이패드의 제 2면까지 수직으로 관통 하는 기둥형태로 형성한다. 관통구멍(29)의 형성에는 에칭 방법이나 스탬핑 방법 등등 여러 가지 방법이 적용될 수 있으나 스탬핑 방법에 의한 것이 비용이나 생산성 측면에서 유리하여 바람직하다. 여기서, 관통구멍(29)은 필름형 다이본딩재(27)와 다이패드(21)에 대하여 수직으로 관통하도록 형성하였으나 소정 각도로 경사지도록 형성할 수도 있다. 또한, 관통구멍(29)은 타원기둥과 다각기둥 중에서 선택된 적어도 어느 한 형태를 가질 수 있으며, 필요에 따라 그 형태가 다양하게 변형될 수 있다. 예를 들어, 원기둥이나 사각기둥으로 형성할 수 있다.
도 6e를 참조하면, 다음으로 다이패드(21)에 부착된 필름형 다이본딩재(27)에 반도체 칩(11)을 실장한다. 일면에 집적회로가 형성된 칩 활성면의 가장자리에 본딩패드(12)가 형성된 에지패드형(edge pad type) 반도체 칩(11)을 부착한다. 여기서, 반도체 칩(11)으로는 에지패드형뿐만 아니라 센터패드형(center pad type)의 적용도 가능하다.
도 6f를 참조하면, 다음으로 반도체 칩(11)의 본딩패드(12)와 그에 대응되는 내부리드(23)를 도전성 금속선(31)으로 연결하는 와이어본딩을 진행한다.
도 6g와 도 4를 참조하면, 다음으로 수지 봉지를 진행하여 수지 봉지부(35)를 형성한다. 외부환경으로부터 물리적 및 화학적으로 보호될 수 있도록 캐버티(cavity; 51)가 형성된 성형 금형(50)을 이용하여 수지 성형하여 반도체 칩(11)과 다이패드(21)와 도전성 금속선(31) 및 내부리드(23)를 둘러싸는 수지 봉지부(35)를 형성한다.
후속 공정으로 내부리드(23)와 일체형으로 형성되며 수지 봉지부(35)로부터 돌출되는 외부리드(25)들에 대한 리드 성형(forming)을 실시한다.
이상과 같은 본 발명에 따른 반도체 칩 패키지와 그 제조 방법에 의하면, 다이패드를 관통하는 관통구멍을 필름형 다이본딩재에까지 연장 형성되도록 하여 에폭시 성형 수지와 필름형 다이본딩재가 직접 접촉되는 면적이 종래에 비하여 크게 줄어들도록 하며 패키지 몸체를 형성하는 수지 성형 공정에서 관통구멍에 성형 수지가 들어차도록 함으로써 앵커 효과에 의한 결합력 향상을 얻을 수 있다. 이에 따라 흡습에 의한 패키지 손상의 발생이 방지되는 등 신뢰성이 향상된 반도체 칩 패키지를 얻을 수 있다. 또한, 스탬핑 방법에 의해 필름형 다이본딩재와 다이패드를 관통하는 기둥 형태의 관통구멍을 용이하게 형성할 수 있어 제조 비용이 감소될 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 복수의 본딩패드들을 갖는 반도체 칩과, 상기 반도체 칩이 필름형 다이본딩재로 실장되는 제 1면과 그 반대쪽의 제 2면을 갖는 다이패드와, 상기 반도체 칩과 전기적 연결 수단으로 연결된 리드들과, 상기 반도체 칩과 상기 전기적 연결 수단을 봉지하는 수지 성형부를 포함하는 반도체 칩 패키지에 있어서, 상기 필름형 다이본딩재의 칩 접촉면으로부터 상기 다이패드의 제 2면까지 관통하는 기둥 형태의 관통구멍이 상기 필름형 다이본딩재와 상기 다이패드에 대하여 소정 각도로 기울어져 형성되어 있고, 상기 수지 성형부가 상기 관통구멍에 들어차 상기 관통구멍에 의해 상기 다이패드로부터 노출되는 상기 반도체 칩 부분과 직접 접촉되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제 3항에 있어서, 상기 관통구멍이 스탬핑에 의해 형성된 관통구멍인 것을 특징으로 하는 반도체 칩 패키지.
  5. 제 3항에 있어서, 상기 필름형 다이본딩재는 단일 접착층으로 이루어진 것을 특징으로 하는 반도체 칩 패키지.
  6. 제 3항에 있어서, 상기 필름형 다이본딩재는 베이스 필름의 양면에 접착층이 형성된 양면 접착 테이프인 것을 특징으로 하는 반도체 칩 패키지.
  7. 제 3항에 있어서, 상기 관통구멍들은 타원기둥과 다각기둥 중에서 선택된 적어도 어느 한 형태인 것을 특징으로 하는 반도체 칩 패키지.
  8. ⒜반도체 칩이 실장되는 제 1면과 그 반대쪽의 제 2면을 갖는 다이패드와 그 다이패드의 주변에 소정 거리 이격되어 형성된 리드들을 포함하는 리드프레임을 준비하는 단계;
    ⒝다이패드의 제 1면에 필름형 다이본딩재를 부착하는 단계;
    ⒞필름형 다이본딩재의 칩 접촉면으로부터 다이패드의 제 2면까지 관통하는 기둥 형태의 관통구멍을 형성하는 단계;
    ⒟다이패드에 부착된 필름형 다이본딩재에 반도체 칩을 부착시키는 단계; ⒠반도체 칩과 리드를 도전성 금속선으로 와이어 본딩하는 단계; 및
    ⒡수지 성형부가 관통구멍에 들어차 다이패드로부터 관통구멍에 의해 노출되는 반도체 칩 부분과 직접 접촉되도록 하여 반도체 칩과 다이패드와 도전성 금속선 및 리드의 소정 부분을 성형 수지로 봉지하여 수지 봉지부를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  9. 제 8항에 있어서, 상기 ⒞관통구멍을 형성하는 단계는 필름형 다이본딩재와 다이패드에 대한 스탬핑에 의해 이루어지는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  10. 제 8항에 있어서, 상기 ⒞관통구멍을 형성하는 단계는 다이패드와 필름형 다이본딩재에 대하여 수직하는 관통구멍들을 형성하는 단계인 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  11. 제 8항에 있어서, 상기 ⒝다이본딩재를 부착시키는 단계는 단일 접착층으로 이루어진 필름형 다이본딩재를 부착시키는 단계인 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  12. 제 8항에 있어서, 상기 ⒝다이본딩재를 부착시키는 단계는 베이스 필름의 양면에 접착층이 형성된 양면 접착 테이프를 부착시키는 단계인 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  13. 제 8항에 있어서, 상기 ⒞관통구멍을 형성하는 단계는 타원기둥과 다각기둥 중에서 선택된 적어도 어느 한 형태로 관통구멍을 형성하는 단계인 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
KR1020040030089A 2004-04-29 2004-04-29 반도체 칩 패키지와 그 제조 방법 KR100586699B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040030089A KR100586699B1 (ko) 2004-04-29 2004-04-29 반도체 칩 패키지와 그 제조 방법
US11/001,173 US20050242417A1 (en) 2004-04-29 2004-12-02 Semiconductor chip package and method for manufacturing the same
US11/516,558 US20070007634A1 (en) 2004-04-29 2006-09-07 Method for manufacturing semiconductor chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030089A KR100586699B1 (ko) 2004-04-29 2004-04-29 반도체 칩 패키지와 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050104707A KR20050104707A (ko) 2005-11-03
KR100586699B1 true KR100586699B1 (ko) 2006-06-08

Family

ID=35186213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030089A KR100586699B1 (ko) 2004-04-29 2004-04-29 반도체 칩 패키지와 그 제조 방법

Country Status (2)

Country Link
US (2) US20050242417A1 (ko)
KR (1) KR100586699B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7977773B1 (en) * 2006-07-17 2011-07-12 Marvell International Ltd. Leadframe including die paddle apertures for reducing delamination
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US7582957B2 (en) * 2006-11-09 2009-09-01 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
TWI524482B (zh) * 2013-12-11 2016-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
US20160071787A1 (en) * 2014-09-08 2016-03-10 Sheila F. Chopin Semiconductor device attached to an exposed pad
DE102014014473C5 (de) * 2014-09-27 2022-10-27 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
CN104319270B (zh) * 2014-10-31 2017-03-15 广东风华芯电科技股份有限公司 胎压感应器封装引线框架
JP2019145625A (ja) * 2018-02-19 2019-08-29 ルネサスエレクトロニクス株式会社 半導体装置
US20200411416A1 (en) * 2019-06-27 2020-12-31 Texas Instruments Incorporated Method of making a semiconductor package having projections

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053280A (ja) * 1991-06-26 1993-01-08 Hitachi Ltd 半導体装置
KR970013255A (ko) * 1995-08-21 1997-03-29 김광호 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지
KR970013275A (ko) * 1995-08-30 1997-03-29 김광호 관통홀이 형성된 리드프레임을 갖는 반도체 칩 패키지
KR20000052339A (ko) * 1999-01-28 2000-08-25 아끼구사 나오유끼 반도체 장치 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
JP2538717B2 (ja) * 1990-04-27 1996-10-02 株式会社東芝 樹脂封止型半導体装置
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
TW276357B (ko) * 1993-03-22 1996-05-21 Motorola Inc
JPH10197374A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 半導体センサ
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US6353268B1 (en) * 1997-08-22 2002-03-05 Micron Technology, Inc. Semiconductor die attachment method and apparatus
US6501170B1 (en) * 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6512286B1 (en) * 2001-10-09 2003-01-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with no void in encapsulant and method for fabricating the same
US6809408B2 (en) * 2002-01-31 2004-10-26 Siliconware Precision Industries Co., Ltd. Semiconductor package with die pad having recessed portion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053280A (ja) * 1991-06-26 1993-01-08 Hitachi Ltd 半導体装置
KR970013255A (ko) * 1995-08-21 1997-03-29 김광호 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지
KR970013275A (ko) * 1995-08-30 1997-03-29 김광호 관통홀이 형성된 리드프레임을 갖는 반도체 칩 패키지
KR20000052339A (ko) * 1999-01-28 2000-08-25 아끼구사 나오유끼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20050242417A1 (en) 2005-11-03
US20070007634A1 (en) 2007-01-11
KR20050104707A (ko) 2005-11-03

Similar Documents

Publication Publication Date Title
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US6452255B1 (en) Low inductance leadless package
US20070087480A1 (en) Chip package method
KR20080027920A (ko) 반도체 디바이스
US7642638B2 (en) Inverted lead frame in substrate
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
US6696750B1 (en) Semiconductor package with heat dissipating structure
KR20010025874A (ko) 멀티 칩 반도체 패키지
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법
JP2000304638A (ja) センサチップの接合構造
JPH02202042A (ja) 樹脂封止型半導体装置
KR100207903B1 (ko) 단차진 구멍이 형성된 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee