JPH053280A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH053280A JPH053280A JP15437391A JP15437391A JPH053280A JP H053280 A JPH053280 A JP H053280A JP 15437391 A JP15437391 A JP 15437391A JP 15437391 A JP15437391 A JP 15437391A JP H053280 A JPH053280 A JP H053280A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- holes
- package
- small
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 薄形の樹脂封止タイプの表面実装用半導体パ
ッケージにおいて、リフロー時のパッケージクラックの
発生を防止するために、ダイパッドとチップ、樹脂との
密着性を良くする。 【構成】 ダイパッド部材に多数の貫通小孔をあけるこ
とによりパッドにかかる応力を分散し、パッドのチップ
取付け面に小孔をふさぐための被膜を設ける。
ッケージにおいて、リフロー時のパッケージクラックの
発生を防止するために、ダイパッドとチップ、樹脂との
密着性を良くする。 【構成】 ダイパッド部材に多数の貫通小孔をあけるこ
とによりパッドにかかる応力を分散し、パッドのチップ
取付け面に小孔をふさぐための被膜を設ける。
Description
【０００１】
【産業上の利用分野】本発明は表面実装形の樹脂封止半
導体装置における薄形パッケージ構造、特に半導体チッ
プを固定するためのパッド部材の構造に関する。
導体装置における薄形パッケージ構造、特に半導体チッ
プを固定するためのパッド部材の構造に関する。
【０００２】
【従来の技術】面実装型パッケージは、半導体チップを
固定したパッド部材およびリードを樹脂モールド体で封
止した状態でプリント配線を有する実装基板上に配置さ
れ、半田リフロー炉を通過させて実装を行なうものであ
るが、その際にパッケージ中の水分が蒸気になって樹脂
に亀裂をつくる〃パッケージ・クラック〃が生じやす
い。チップ寸法が大きいほど、またダイパッド下の樹脂
が薄いほどクラックが発生しやすい。このような半田リ
フローによるクラックの対策としてのパッケージ内部構
造に関しては、日経マイクロデバイス１９９０年６月号
の４１頁から４５頁にかけて詳細に記載してある。すな
わち、パッケージ・クラック対策として従来ＬＳＩ各社
が採用するダイパッド構造の主なものは、（１）貫通孔
をつける、（２）ディンプル（凹凸）を付ける、（３）
ポリイミドを塗布するの三つに分かれる。
固定したパッド部材およびリードを樹脂モールド体で封
止した状態でプリント配線を有する実装基板上に配置さ
れ、半田リフロー炉を通過させて実装を行なうものであ
るが、その際にパッケージ中の水分が蒸気になって樹脂
に亀裂をつくる〃パッケージ・クラック〃が生じやす
い。チップ寸法が大きいほど、またダイパッド下の樹脂
が薄いほどクラックが発生しやすい。このような半田リ
フローによるクラックの対策としてのパッケージ内部構
造に関しては、日経マイクロデバイス１９９０年６月号
の４１頁から４５頁にかけて詳細に記載してある。すな
わち、パッケージ・クラック対策として従来ＬＳＩ各社
が採用するダイパッド構造の主なものは、（１）貫通孔
をつける、（２）ディンプル（凹凸）を付ける、（３）
ポリイミドを塗布するの三つに分かれる。
【０００３】従来のクラック対策として貫通孔は、ダイ
パッドにプレス加工により、たとえば十字状の比較的大
きな窓孔をあけることで、水蒸気圧による剥離が生じて
も、応力が十字形で４分割され、その結果剥離が少なく
なるが、この構造では接着材を付ける領域も４つに分か
れて接着剤が付けにくいことが問題になる。このダイパ
ッドの一主面に半導体チップを銀ペースト等を用いて固
定する場合、貫通孔から銀ペーストがはみ出してチップ
付着に支障を来たすことがある。パッケージにディンプ
ルを付ける場合は、片面だけにプレス加工しにくく、反
対面にも凹凸を生じ、そのためチップとの接着性がよく
ない。また、ポリイミド塗布の方法はそれ自体に効果は
あるが、塗布する工程が余分に増えてコストアップにな
る。なお、薄型パッケージでは塗布するポリイミドの厚
さがワイヤボンディングにも影響し無視できない。
パッドにプレス加工により、たとえば十字状の比較的大
きな窓孔をあけることで、水蒸気圧による剥離が生じて
も、応力が十字形で４分割され、その結果剥離が少なく
なるが、この構造では接着材を付ける領域も４つに分か
れて接着剤が付けにくいことが問題になる。このダイパ
ッドの一主面に半導体チップを銀ペースト等を用いて固
定する場合、貫通孔から銀ペーストがはみ出してチップ
付着に支障を来たすことがある。パッケージにディンプ
ルを付ける場合は、片面だけにプレス加工しにくく、反
対面にも凹凸を生じ、そのためチップとの接着性がよく
ない。また、ポリイミド塗布の方法はそれ自体に効果は
あるが、塗布する工程が余分に増えてコストアップにな
る。なお、薄型パッケージでは塗布するポリイミドの厚
さがワイヤボンディングにも影響し無視できない。
【０００４】
【発明が解決しようとする課題】解決しようとする問題
は、薄型の樹脂封止タイプ表面実装用パッケージ構造に
おいて、半田リフロー時のパッケージクラック対策とし
て、ダイパッドの加工性、パッド表面のチップとの密着
性、パッド裏面と樹脂との密着性を考慮し、半導体装置
の信頼性を向上する。
は、薄型の樹脂封止タイプ表面実装用パッケージ構造に
おいて、半田リフロー時のパッケージクラック対策とし
て、ダイパッドの加工性、パッド表面のチップとの密着
性、パッド裏面と樹脂との密着性を考慮し、半導体装置
の信頼性を向上する。
【０００５】
【課題を解決するための手段】本発明は半導体パッケー
ジにおいて、パッド部材（ダイパッド）には多数の貫通
小孔をあけることを特徴とし、これによりパッド部材に
かかる応力を分散し、クラックを防止する。パッド部材
として金属を用いる場合はチップをとりつける面に小孔
をふさぐ被膜を設ける。パッド部材に絶縁材を使用する
ときは接着剤の被膜を片面に設けてその上にチップを接
着する。
ジにおいて、パッド部材（ダイパッド）には多数の貫通
小孔をあけることを特徴とし、これによりパッド部材に
かかる応力を分散し、クラックを防止する。パッド部材
として金属を用いる場合はチップをとりつける面に小孔
をふさぐ被膜を設ける。パッド部材に絶縁材を使用する
ときは接着剤の被膜を片面に設けてその上にチップを接
着する。
【０００６】
【実施例】図１は、本発明による薄形表面実装パッケー
ジの一実施例であって、代表的なパターン形状を示す底
面図である。図２は図１の正面（側面）断面図である。
図中の１はダイパッド（タブ）、２は半田付け用端子
（リード）、３はタブリード（タブ吊りリード）であ
る。タブ１、リード２、タブリード３は同じ導電材質か
ら成り、たとえば、４２アロイあるいは銅系合金の薄板
をエッチングまたはプレス打抜きにより形成され、ボン
ディングワイヤ４を接続する部分に銀めっき等が施され
る。ダイパッドには多数の貫通小孔５があけられる。ダ
イパッドの上面（表面）には貫通小孔をふさぐ被膜、た
とえばポリイミド系樹脂からなるテープ６が貼着され、
その上に半導体チップ７が銀ペースト等を介してダイボ
ンディングされる。半導体チップの各電極は金線（ワイ
ヤ）４により各リード２に熱圧着接続（ワイヤボンディ
ング）される。ワイヤボンディングした半導体チップ、
ダイおよびリードの一部は樹脂モールド体８により封止
され、リード間の不要部分を切断・形成して半導体装置
が完成する。
ジの一実施例であって、代表的なパターン形状を示す底
面図である。図２は図１の正面（側面）断面図である。
図中の１はダイパッド（タブ）、２は半田付け用端子
（リード）、３はタブリード（タブ吊りリード）であ
る。タブ１、リード２、タブリード３は同じ導電材質か
ら成り、たとえば、４２アロイあるいは銅系合金の薄板
をエッチングまたはプレス打抜きにより形成され、ボン
ディングワイヤ４を接続する部分に銀めっき等が施され
る。ダイパッドには多数の貫通小孔５があけられる。ダ
イパッドの上面（表面）には貫通小孔をふさぐ被膜、た
とえばポリイミド系樹脂からなるテープ６が貼着され、
その上に半導体チップ７が銀ペースト等を介してダイボ
ンディングされる。半導体チップの各電極は金線（ワイ
ヤ）４により各リード２に熱圧着接続（ワイヤボンディ
ング）される。ワイヤボンディングした半導体チップ、
ダイおよびリードの一部は樹脂モールド体８により封止
され、リード間の不要部分を切断・形成して半導体装置
が完成する。
【０００７】ダイパッドに多数の貫通小孔をあけること
により、モールドした樹脂の一部がこの孔に入り込み食
い付く。このためにリフロー時の熱ストレスがパッケー
ジ部材に加わっても、この界面の接着が剥がれることな
く、パッケージクラックが防止できる。貫通小孔を多数
個設けた上に樹脂等のデープを貼り付けることにより、
半導体チップをとりつけるための銀ペーストが貫通小孔
に入り込むことなく、半田付けに支障を生じることがな
い。貫通小孔はディンプル等とちがってプレス加工によ
り板材に容易にかつ全面にわたって均一に加工すること
ができる。
により、モールドした樹脂の一部がこの孔に入り込み食
い付く。このためにリフロー時の熱ストレスがパッケー
ジ部材に加わっても、この界面の接着が剥がれることな
く、パッケージクラックが防止できる。貫通小孔を多数
個設けた上に樹脂等のデープを貼り付けることにより、
半導体チップをとりつけるための銀ペーストが貫通小孔
に入り込むことなく、半田付けに支障を生じることがな
い。貫通小孔はディンプル等とちがってプレス加工によ
り板材に容易にかつ全面にわたって均一に加工すること
ができる。
【０００８】図３は本発明による表面実装パッケージの
他の一実施例であって、ダイパットに絶縁材を使用した
場合の要部正面（側面）断面図である。１０はポリイミ
ド樹脂のテープからなるダイパットで、このダイパッド
に多数の貫通小孔１１を加工し両面にわたって接着剤膜
１４、１５を塗布（または貼布）してある。半導体チッ
プ１２には上記接着剤膜によりダイパッド１０の表面に
固定される。１３はタブリードでダイパッドの裏面に接
着剤膜１５を介し固体される。このようなダイパッド構
造においても、全面に貫通小孔１１をあけることでモー
ルドした樹脂８の食いつきがよく、パッケージクラック
の発生を防止でき、チップとの密着性、加工性の問題も
解決できる。
他の一実施例であって、ダイパットに絶縁材を使用した
場合の要部正面（側面）断面図である。１０はポリイミ
ド樹脂のテープからなるダイパットで、このダイパッド
に多数の貫通小孔１１を加工し両面にわたって接着剤膜
１４、１５を塗布（または貼布）してある。半導体チッ
プ１２には上記接着剤膜によりダイパッド１０の表面に
固定される。１３はタブリードでダイパッドの裏面に接
着剤膜１５を介し固体される。このようなダイパッド構
造においても、全面に貫通小孔１１をあけることでモー
ルドした樹脂８の食いつきがよく、パッケージクラック
の発生を防止でき、チップとの密着性、加工性の問題も
解決できる。
【０００９】
【発明の効果】以上実施例で説明したように、本発明の
半導体パッケージは（１）ダイパッド裏面とモールド樹
脂との接着密度が大きく、表面実装時の半田リフローの
熱にさらされてもパッケージクラックの発生がなく、
（２）クラックがないために、半導体装置の耐湿性が有
効に保たれ、信頼度の高い状態を実装後にも保持でき
る。
半導体パッケージは（１）ダイパッド裏面とモールド樹
脂との接着密度が大きく、表面実装時の半田リフローの
熱にさらされてもパッケージクラックの発生がなく、
（２）クラックがないために、半導体装置の耐湿性が有
効に保たれ、信頼度の高い状態を実装後にも保持でき
る。
【図１】表面実装パッケージの全体底面図（断面図）で
ある。
ある。
【図２】図１のパッケージの正面（側面）断面図であ
る。
る。
【図３】表面実装パッケージのダイパッドに絶縁物を使
った場合の要部正面（側面）断面図である。
った場合の要部正面（側面）断面図である。
１ ダイパッド（タブ、銅）
２ リード（銅）
３ タブリード（銅）
４ ボンディング用ワイヤ（金）
５ 貫通小孔
６ 被膜（ポリイミドテープ）
７ 半導体チップ
８ 樹脂モールド体
１０ ダイパッド（ポリイミド・テープ）
１１ 貫通小孔
１２ 半導体チップ
１３ タブリード
１４ 接着剤膜
１５ 接着剤膜
Claims (3)
- 【請求項１】 半導体チップと、チップを固定するパッ
ド部材と、複数のリード部材及びこれらを封止する樹脂
成形体とから成り、上記パッド部材には多数の貫通小孔
があけてあることを特徴とする半導体装置。 - 【請求項２】 請求項１の半導体装置であって、上記パ
ッド部材は金属から成り、上記パッド部材の一主面には
その貫通小孔をふさぐ被膜が形成され、上記被膜を介し
て半導体チップがパッド部材上に接着されている。 - 【請求項３】 請求項１の半導体装置であって、上記パ
ッド部材は接着剤つき絶縁材から成り、上記パッド部材
上に半導体チップとタブリードしとが接着されている。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15437391A JPH053280A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15437391A JPH053280A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053280A true JPH053280A (ja) | 1993-01-08 |
Family
ID=15582742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15437391A Pending JPH053280A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053280A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142308A (ja) * | 1988-11-18 | 1990-05-31 | Nissin Electric Co Ltd | ガス絶縁式電気設備 |
| US5659199A (en) * | 1995-10-30 | 1997-08-19 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| KR19990005192A (ko) * | 1997-06-30 | 1999-01-25 | 윤종용 | 절연테이프를 이용한 반도체 패키지 구조 |
| KR100216064B1 (ko) * | 1996-10-04 | 1999-08-16 | 윤종용 | 반도체 칩 패키지 |
| KR100586699B1 (ko) * | 2004-04-29 | 2006-06-08 | 삼성전자주식회사 | 반도체 칩 패키지와 그 제조 방법 |
| EP4141926A1 (en) * | 2021-08-31 | 2023-03-01 | NXP USA, Inc. | Packaged semiconductor device, leadframe and method for improved bonding |
-
1991
- 1991-06-26 JP JP15437391A patent/JPH053280A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142308A (ja) * | 1988-11-18 | 1990-05-31 | Nissin Electric Co Ltd | ガス絶縁式電気設備 |
| US5659199A (en) * | 1995-10-30 | 1997-08-19 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
| KR100229520B1 (ko) * | 1995-10-30 | 1999-11-15 | 다니구찌 이찌로오, 기타오카 다카시 | 수지봉지형 반도체장치 |
| DE19618976C2 (de) * | 1995-10-30 | 2002-06-27 | Mitsubishi Electric Corp | Mit Harz abgedichtete Halbleitervorrichtung |
| KR100216064B1 (ko) * | 1996-10-04 | 1999-08-16 | 윤종용 | 반도체 칩 패키지 |
| KR19990005192A (ko) * | 1997-06-30 | 1999-01-25 | 윤종용 | 절연테이프를 이용한 반도체 패키지 구조 |
| KR100586699B1 (ko) * | 2004-04-29 | 2006-06-08 | 삼성전자주식회사 | 반도체 칩 패키지와 그 제조 방법 |
| EP4141926A1 (en) * | 2021-08-31 | 2023-03-01 | NXP USA, Inc. | Packaged semiconductor device, leadframe and method for improved bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3483720B2 (ja) | 半導体装置 | |
| JPH0394459A (ja) | 半導体装置およびその製造方法 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JPH053280A (ja) | 半導体装置 | |
| JPH0445985B2 (ja) | ||
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH088388A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JPH03149865A (ja) | リードフレーム | |
| JPH06132442A (ja) | 半導体装置およびその製造方法 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP3003653B2 (ja) | ボールグリッドアレイ型半導体装置 | |
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| JP2927066B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP3304447B2 (ja) | 電子部品搭載用基板 | |
| JPS6193654A (ja) | 樹脂封止型半導体装置 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 |