KR20000052339A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000052339A
KR20000052339A KR1019990043367A KR19990043367A KR20000052339A KR 20000052339 A KR20000052339 A KR 20000052339A KR 1019990043367 A KR1019990043367 A KR 1019990043367A KR 19990043367 A KR19990043367 A KR 19990043367A KR 20000052339 A KR20000052339 A KR 20000052339A
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor chip
resin package
semiconductor device
force increasing
Prior art date
Application number
KR1019990043367A
Other languages
English (en)
Inventor
유리노다까히로
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20000052339A publication Critical patent/KR20000052339A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 다이 패드에 탑재되는 반도체칩을 수지 봉지하는 구조의 반도체 장치 및 그 제조 방법에 관한 것으로, 박형화를 유지하면서 다이 패드와 수지 패키지의 접합성의 향상을 도모하는 것을 과제로 한다.
반도체칩(22)과, 다이 본딩재(24)를 통해서 반도체칩(22)이 탑재되는 다이 패드(23A)와, 적어도 반도체칩(22) 및 다이 패드(23A)를 봉지하는 수지 패키지(27)를 구비하는 반도체 장치에 있어서, 다이 패드(23A)에 관통부(31A)와 단차부(32A)로 된 접합력 증대부(30A)를 형성한다. 이 접합력 증대부(30A)를 구성하는 단차부(32A)는 다이 패드(23A)의 두께 범위 내로 형성한다. 또 반도체칩(22)이 다이 패드(23A)에 탑재되는 상태에서 반도체칩(22)과 단차부(32A) 간에 갭(40)이 형성되도록 구성하고, 수지 패키지(27)의 일부가 이 갭부(41) 내에도 개장되도록 구성한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 다이 패드에 탑재되는 반도체칩을 수지 봉지하는 구조의 반도체 장치 및 그 제조 방법에 관한 것이다.
근년의 반도체 장치는 소형화, 박형화가 도모되고 있고, 이에 따라서 수지 패키지의 두께는 얇야지는 경향이 있다. 이에 따라서 패키지의 기계적 강도는 저하하여, 실장시의 리플로우 처리 등의 열인가 시에 반도체칩을 탑재하는 다이 패드와 수지 패키지와의 열팽창차나 다이 패드와 수지 패키지간의 계면에 발생하는 수증기에 의해서 다이 패드와 수지 패키지 간에서 박리가 발생하거나, 또 수지 패키지 이면에 팽창이 발생할 우려가 있다.
그래서 열스트레스에 강하고, 열인가 시에도 높은 신뢰성을 유지할 수 있는 반도체 장치가 요망되고 있다.
일반적으로 반도체 장치로서 반도체칩을 리드 프레임의 다이 패드 상에 다이 본딩하고, 반도체칩과 리드를 와이어본딩한 후, 수지 몰드함으로써 수지 패키지를 형성한 구조의 것이 알려져 있다. 이 수지 패키지를 갖는 반도체 장치는 수지가 흡습함으로써 실장시에 가열되면 수지 패키지와 다이 패드간의 계면에서 수증기가 발생하여, 수지 패키지와 다이 패드 간에 박리가 발생하거나, 또 수지 패키지의 이면에 팽창이 발생할 우려가 있다.
또 수지 패키지와 다이 패드는 열팽창률이 다르기 때문에, 가열시에 이 열팽창차에 기인하여 수지 패키지와 다이 패드 간에서 박리가 발생할 우려가 있다. 또한 다이 패드의 재질로서는 박형화 및 고기능화의 요구에 답하기 위해 리드 프레임재인 동합금이 범용되고 있다. 그러나 동합금은 수지와의 밀착성이 불량이기 때문에, 동합금으로 된 다이 패드를 이용할 경우에는 이 밀착성의 불량으로 인해 수지 패키지와 다이 패드 간에서 박리가 발생할 우려가 있다.
종래, 이 박리나 팽창의 발생을 방지하는 수단으로서는 다이 패드의 수지 패키지와 접합되는 계면의 형상을 변화시키는 것이었다. 도1~ 도6은 종래의 박리나 팽창의 발생을 방지하는 수단의 구체예를 나타내고 있다.
도1 및 도2에 나타내는 예는 다이 패드(3A)의 수지 패키지(7)와 접합하는 계면에 딤플(8)(반구상의 오목부)을 형성한 것이다. 도1은 딤플(8)이 형성된 다이 패드(3A)를 가진 반도체 장치(1A)을 나타내고 있고, 도2는 반도체 장치(1A)을 제조할 때에 이용하는 리드 프레임(10A)을 나타내고 있다.
이 구성에 의하면, 딤플(8)은 수지 패키지(7)에 파묻힌 상태가 되기 때문에, 다이 패드(3A)와 수지 패키지(7) 간의 접합력은 향상하고, 따라서 다이 패드(3A)와 수지 패키지(7) 간의 박리의 방지 및 수지 패키지(7)의 팽창의 발생 방지를 도모할 수 있다.
또 도3 및 도4에 나타내는 예는 다이 패드(3B)에 슬릿(9)을 형성하고, 이 슬릿(9) 내에도 수지 패키지(7)가 개재되도록 구성한 것이다. 도3은 슬릿(9)이 형성된 다이 패드(3B)를 가진 반도체 장치(1B)의 주요부를 확대하여 나타내고 있고, 도4는 반도체 장치(1B)를 제조할 때에 이용하는 리드 프레임(10B)을 나타내고 있다.
이 구성에 의하면, 복수 형성된 슬릿(9)은 열인가시 등에 다이 패드(3B)에 발생하는 응력을 분산시키기 때문에, 다이 패드(3B)와 수지 패키지(7)간의 계면에 직접 작용하는 응력은 저감하고, 따라서 다이 패드(3C)와 수지 패키지(7) 간의 박리의 방지 및 수지 패키지(7)의 팽창의 발생 방지를 도모할 수 있다.
또한 도5 및 도6에 나타내는 예는 다이 패드(3C)가 반도체칩(2)보다도 작아지도록 구성한 것이다. 즉 다이 패드(3C)의 길이를 L1로 하고, 반도체칩(2)의 길이를 L2으로 한 경우, L1<L2가 되도록 구성한 것이다. 도5는 패드(3C)를 반도체칩(2)보다도 작게 한 반도체 장치(1C)의 주요부를 확대하여 나타내고 있고, 도6은 반도체 장치(1C)을 제조할 때에 이용하는 리드 프레임(10C)을 나타내고 있다.
이 구성에 의하면, 상기한 도1~ 도4의 구성에 비하여 다이 패드(3C)와 수지 패키지(7)의 접합 면적은 작아지고, 따라서 다이 패드(3C)와 수지 패키지(7) 간에 발생하는 응력도 작아지기 때문에, 다이 패드(3C)와 수지 패키지(7) 간의 박리의 방지 및 수지 패키지(7)의 팽창의 발생 방지를 도모할 수 있다.
또한 도1~ 도6에 있어서, 4는 반도체칩(2)을 다이 패드(3A~ 3C)에 접합하는 다이 본딩재이고, 5는 외부 접속 단자로서 기능하는 리드이며, 6은 반도체칩(2)과 리드(5)를 전기적으로 접속하는 와이어다.
상기한 도1 및 도2를 이용하여 설명한 수단에서는 다이 패드(3A)에 복수의 딤플(8)을 형성할 필요가 있지만, 이 딤플(8)의 형성은 다이 패드(3A)를 에칭 가공함으로써 형성된다. 그러나 에칭 가공은 기계 가공에 비하여 고비용이고, 또 가공에 필요한 시간이 길어 스루풋이 나쁜 문제점이 있었다.
또 도3 및 도4를 이용하여 설명한 수단에서는 열인가시 등에 다이 패드(3B)에 발생하는 응력을 슬릿(9)에서 분산시킴으로써 박리 및 팽창을 방지하는 구성이었기 때문에, 박리 및 팽창을 방지하는 작용이 상기한 다른 수단에 비하여 약하고, 따라서 다이 패드(3B)와 수지 패키지(7) 간의 박리 및 수지 패키지(7)의 팽창 발생을 확실하게 방지할 수 없는 문제점이 있었다.
또한 도5 및 도6을 이용하여 설명한 수단에서는 반도체 장치(1C)의 방열 효율이 저하된 문제점이 있었다. 즉 다이 패드(3C)는 반도체칩(2)을 탑재하는 스테이지로서 기능함과 동시에, 반도체칩(2)에서 발생한 열을 방열하는 방열판으로서의 기능도 발휘한다. 그런데 다이 패드(3C)를 작게 하면 방열판으로서의 기능이 저하되고, 따라서 반도체 장치(1C)의 방열 효율이 저하되어 버린다.
본 발명은 상기한 점을 감안하여 된 것으로, 박형화를 유지하면서 다이 패드와 수지 패키지의 접합성의 향상을 도모한 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도1은 종래의 일례인 반도체 장치를 설명하기 위한 단면도(그 1).
도2는 도1에 나타내는 반도체 장치를 제조하는 데 이용하는 리드 프레임의 평면도.
도3은 종래의 일례인 반도체 장치를 설명하기 위한 주요부 확대 단면도(그 2).
도4는 도3에 나타내는 반도체 장치를 제조하는 데 이용하는 리드 프레임의 평면도.
도5는 종래의 일례인 반도체 장치를 설명하기 위한 주요부 확대 단면도(그 3).
도6은 도5에 나타내는 반도체 장치를 제조하는 데 이용하는 리드 프레임의 평면도.
도7은 본 발명의 제1 실시예인 반도체 장치의 단면도.
도8은 제1 실시예인 반도체 장치의 변형례를 설명하기 위한 도면.
도9는 본 발명의 1 실시예인 반도체 장치의 제조 방법중 리드 프레임 형성 공정을 설명하기 위한 도면.
도10은 리드 프레임 형성 공정으로 형성된 접합력 증대부의 제1 실시예를 확대하여 나타내는 도면.
도11은 본 발명의 1 실시예인 반도체 장치의 제조 방법중 패키지 형성 공정을 설명하기 위한 도면(그 1).
도12는 본 발명의 1 실시예인 반도체 장치의 제조 방법중 패키지 형성 공정을 설명하기 위한 도면(그 2).
도13은 본 발명의 1 실시예인 반도체 장치의 제조 방법중 패키지 형성 공정을 설명하기 위한 도면(그 3).
도14는 리드 프레임 형성 공정으로 형성된 접합력 증대부의 제2 실시예를 확대하여 나타내는 도면.
도15는 본 발명의 제2 실시예인 반도체 장치의 단면도.
도16은 리드 프레임 형성 공정으로 형성된 접합력 증대부의 제3 실시예를 확대하여 나타내는 도면.
도17은 접합력 증대부의 제4 실시예를 확대하여 나타내는 도면.
도18은 도17에서의 A-A선을 따르는 단면도.
도19는 도17에서의 접합력 증대부를 확대하여 나타내는 사시도.
도20은 접합력 증대부의 제5 실시예를 확대하여 나타내는 도면.
(부호의 설명)
20A~20C 반도체 장치
22 반도체칩
23A~23F 다이 패드
24 다이 본딩재
27 수지 패키지
30A~30E 접합력 증대부
31A~31E 관통부
32A~32D 단차부
33 개장 수지부
34 접착제
35 기재
36 리드 프레임
40 갭
41 수지
상기의 과제를 해결하기 위해서 본 발명에서는 다음에 설명하는 각 수단을 강구한 것을 특징으로 하는 것이다.
청구항1기재의 발명은
반도체칩과,
다이 본딩재를 개재해서 상기 반도체칩이 탑재되는 다이 패드와,
상기 반도체칩 및 상기 다이 패드를 봉지하는 수지 패키지를 구비하는 반도체 장치에 있어서,
상기 다이 패드에 상기 다이 패드를 관통하는 관통부와, 상기 다이 패드의 두께 범위 내로 형성됨과 동시에 상기 반도체칩과의 사이에 갭을 가지도록 형성된 단차부로 구성된 접합력 증대부를 설치하고,
상기 수지 패키지의 일부가 상기 반도체칩과 상기 단차부간의 갭부 내에도 개장되도록 구성한 것을 특징으로 하는 것이다.
또 청구항2기재의 발명은
청구항1기재의 반도체 장치에 있어서,
상기 수지 패키지의 일부는 상기 단차부를 둘러싸도록 형성되는 것을 특징으로 하는 것이다.
또 청구항3기재의 발명은
청구항1 또는 2기재의 반도체 장치에 있어서,
상기 접합력 증대부를 복수 형성함과 동시에 그 배설 위치를 상기 다이 패드의 중심 위치에 대하여 대칭이 되는 위치에 설정한 것을 특징으로 하는 것이다.
또 청구항4기재의 발명은
기재로부터 적어도 리드 및 다이 패드를 가진 리드 프레임을 형성하는 리드 프레임 형성 공정과,
상기 리드 프레임에 반도체칩을 탑재한 후, 적어도 상기 반도체칩 및 상기 다이 패드를 봉지하도록 수지를 배설하고, 수지 패키지를 형성하는 패키지 형성 공정을 갖는 반도체 장치의 제조 방법에 있어서,
상기 리드 프레임 형성 공정에서, 상기 다이 패드를 관통하는 관통부와, 상기 다이 패드의 두께 범위 내로 형성됨과 동시에 상기 다이 패드의 두께에 대하여 얇은 두께를 갖는 단차부로 된 접합력 증대부를 상기 다이 패드에 일괄적으로 형성하고,
또한 상기 패키지 형성 공정에서, 상기 수지가 상기 반도체칩과 상기 단차부 간에 형성된 갭부 내에도 도입되도록 구성한 것을 특징으로 하는 것이다.
또 청구항5 기재의 발명은
청구항4 기재의 반도체 장치의 제조 방법에 있어서,
상기 리드 프레임 형성 공정에서, 프레스 가공법을 이용하여 상기 리드, 상기 다이 패드, 상기 접합력 증대부를 형성하는 것을 특징으로 하는 것이다.
또 청구항6기재의 발명은
청구항5기재의 반도체 장치의 제조 방법에 있어서,
상기 리드 프레임 형성 공정에서 상기 접합력 증대부를 형성할 때에 먼저 상기 관통부를 펀칭 형성하고, 그 후에 상기 단차부에 해당하는 위치를 찌그러뜨림으로써 상기 단차부를 형성하는 것을 특징으로 하는 것이다.
또 청구항7기재의 발명은
반도체칩과,
다이 본딩재를 개재해서 상기 반도체칩이 탑재되는 다이 패드와,
상기 반도체칩 및 상기 다이 패드를 봉지하는 수지 패키지를 구비하는 반도체 장치에 있어서,
상기 다이 패드에 상기 다이 패드를 관통하는 슬릿 형상의 관통부와, 상기 관통부 내에 상기 다이 패드의 두께 범위 내의 두께로 형성됨과 동시에 상기 반도체칩과의 사이에 갭을 가지도록 구성된 복수의 단차부로 구성된 접합력 증대부를 설치하고,
상기 수지 패키지의 일부가 상기 반도체칩과 상기 단차부간의 갭부 내에도 개장되도록 구성한 것을 특징으로 하는 것이다.
상기한 각 수단은 다음과 같이 작용한다.
청구항1, 청구항2 및 청구항4기재의 발명에 의하면,
다이 패드를 관통하는 관통부와, 반도체칩과의 사이에 갭을 가지도록 형성된 단차부로 구성된 접합력 증대부를 다이 패드에 설치함으로써, 수지 패키지를 형성할 때에 수지는 관통부 내 및 반도체칩과 단차부 간의 갭 내에 도입된다.
이와 같이 수지 패키지의 일부가 반도체칩과 단차부간의 갭부 내에도 개장되도록 구성함으로써, 수지 패키지는 단차부를 둘러싼(포위한) 구성이 되어, 수지 패키지와 다이 패드와의 접합 강도를 향상시킬 수 있다. 따라서 실장시 등에 열인가가 행하여져도, 수지 패키지와 다이 패드간의 계면에서의 박리 및 수지 패키지의 이면에 발생하는 팽창을 방지할 수 있어 반도체 장치의 신뢰성을 향상시킬 수 있다.
또 단차부는 다이 패드의 두께 범위 내로 형성되기 때문에, 단차부를 설치하여도 다이 패드가 두껍워지는 일은 없다. 따라서 반도체 장치의 박형화를 유지하면서 높은 신뢰성을 실현할 수 있다.
또 청구항3기재의 발명에 의하면,
복수 형성된 접합력 증대부의 배설 위치를 패드의 중심 위치에 대하여 대칭이 되도록 구성함으로써, 반도체 장치에 열인가되어 각 접합력 증대부에 응력이 발생하여도, 각 접합력 증대부에 인가되는 응력은 대략 균일화된다. 즉 응력이 치우쳐 인가되는 일이 없어지기 때문에, 다이 패드와 수지 패키지간의 박리 및 수지 패키지의 팽창을 보다 유효하게 방지할 수 있다.
또 청구항5기재의 발명에 의하면,
리드 프레임 형성 공정에 있어서, 프레스 가공법을 이용하여 리드, 다이 패드, 접합력 증대부를 형성함으로써 접합력 증대부를 리드 및 다이 패드의 형성과 일괄적으로 형성할 수 있어 용이하고 또한 효율적으로 리드 프레임을 형성할 수 있다.
또 청구항6기재의 발명에 의하면,
리드 프레임 형성 공정에서 접합력 증대부를 형성할 때에 먼저 관통부를 펀칭 형성하고, 그 후에 단차부에 해당하는 위치를 찌그러뜨림으로써 단차부를 형성함으로써, 단차부를 찌그러뜨릴 때에 발생하는 단차부의 변형(신장)은 관통부에 배출된다. 따라서 다이 패드에 비틀림이나 휘어진 상태가 발생하는 것을 방지할 수 있어 다이 패드의 평탄성을 유지할 수 있다.
또 청구항7기재의 발명에 의하면,
다이 패드에 설치된 접합력 증대부를 다이 패드를 관통하는 슬릿 형상의 관통부와, 반도체칩과의 사이에 갭을 가지도록 슬릿 형상의 관통부 내에 복수개 형성된 단차부로 구성함으로써, 수지 패키지를 형성할 때에 수지는 관통부내 및 반도체칩과 단차부 간의 갭 내에 도입된다.
이와 같이 수지 패키지의 일부가 반도체칩과 단차부간의 갭부 내에도 개장되도록 구성함으로써, 수지 패키지는 단차부를 둘러싼(포위한) 구성이 되어, 수지 패키지와 다이 패드와의 접합 강도를 향상시킬 수 있다. 따라서 실장시 등에서 열인가가 행하여져도, 수지 패키지와 다이 패드간의 계면에서의 박리 및 수지 패키지의 이면에 발생하는 팽창을 방지할 수 있어 반도체 장치의 신뢰성을 향상시킬 수 있다.
이 때에 관통부는 슬릿 형상으로 되어 있기 때문에, 내부에 단차부를 갖고 있어도 수지를 통과할 수 있는 부위가 넓어 수지 패키지 형성시에 충전된 수지의 흐름 저항은 작아지며, 따라서 수지 충전의 용이화를 도모할 수 있다.
한편, 수지 패키지 형성 후에 가열 처리(예를 들면 실장을 위한 가열 처리 등)가 행하여지면, 다이 본딩재와 수지 패키지의 열팽창차에 기인하여 다이 패드에 응력이 발생되지만, 다이 패드에 형성하는 관통부를 슬릿 형상으로 함으로써, 이 관통부에 응력 완화 기능을 가지게 할 수 있다. 따라서 상기 열팽창차에 기인하여 발생하는 응력을 관통부에서 완화할 수 있다. 이에 따라 수지 패키지 형성 후에 가열 처리가 실시되어도, 다이 본딩재와 다이 패드 간에 박리가 발생하는 것을 방지할 수 있다.
즉 관통부를 슬릿 형상으로 하고 그 내부에 단차부를 형성함으로써, 상기한 각 청구항의 발명과 마찬가지로 수지 패키지와 다이 패드간의 계면에서의 박리 방지 및 수지 패키지의 이면에서의 팽창의 방지를 도모할 수 있음과 동시에 또한 다이 본딩재와 다이 패드간의 계면에서의 박리 방지를 함께 실현할 수 있다.
(실시예)
다음에 본 발명의 실시예에 대해서 도면과 함께 설명한다.
도7은 본 발명의 제1 실시예인 반도체 장치(20A)의 종단면도이다. 동도면에 나타내는 바와 같이, 반도체 장치(20A)는 대략하면 반도체칩(22), 다이 패드(23A), 리드(25), 와이어(26) 및 수지 패키지(27) 등으로 구성되어 있다.
반도체칩(22)은 다이 본딩재(24)를 이용하여 다이 패드(23A)에 접합(탑재)되어 있다. 반도체칩(22)의 외주 위치에는 복수의 리드(25)가 형성되어 있고, 반도체칩(22)과 리드(25)는 와이어(26)에 의하여 전기적으로 접속되어 있다. 후술하는 바와 같이, 다이 패드(23)와 리드(25)는 리드 프레임(36)(도9b참조)으로부터 일괄적으로 형성된 것으로, 그 재질은 예를 들면 Cu-Ni-Sn계의 동합금(Fe-Ni합금을 적용하는 것도 가능)이 이용되고 있다. 또 본 실시예에 관한 반도체 장치(20A)는 예를 들면 표면 실장타입의 QFP(Quad Flat Package)이기 때문에, 리드 프레임(36)의 아우터 리드 부분은 갈매기 날개 모양으로 형성되어 있다.
수지 패키지(27)는 예를 들면 에폭시계의 수지로 되고, 상기한 반도체칩(22), 다이 패드(23A), 리드(25)(이너 리드 부분) 및 와이어(26)를 봉지하고, 이것을 보호하는 기능을 발휘한다. 또 본 실시예에 관한 반도체 장치(20A)는 박형화가 도모되고 있고, 따라서 수지 패키지(27)의 두께는 극히 얇게 되도록 구성되어 있다.
구체적으로는 수지 패키지(27)의 두께 치수는 1.4mm이하로 되어 있다. 따라서 이와 같이 박형화된 반도체 장치(20A)에서는 종래의 두께 치수가 큰 반도체 장치에 비하여, 수지 패키지(27)의 강도 및 강성은 어느 정도 저하한다. 여기서 본 발명의 주요부가 되는 다이 패드(23A)에 주목하여, 도7에 부가해서 도9b, 도10 및 도11을 이용하여 이하 상술한다. 도9b는 반도체 장치(20A)를 제조할 때에 이용하는 리드 프레임(36)을 나타내는 도면이고, 도10은 후술하는 접합력 증대부(30A)를 확대하여 나타내는 도면이며, 또한 도11은 수지 패키지(27)를 형성하기 전의 다이 패드(23A)의 단면도이다.
본 실시예에 관한 반도체 장치(20)에 설치된 다이 패드(23A)에는 도9b에 나타내는 바와 같이 복수의 접합력 증대부(30A)가 형성되어 있다. 이 접합력 증대부(30A)는 도10에 나타낸 바와 같이, 관통부(31A)와 단차부(32A)로 구성되어 있다. 관통부(31A)는 다이 패드(23A)를 상하로 관통하도록 형성된 구멍이다.
또 도10b에 나타낸 바와 같이, 단차부(32A)는 본 실시예에서는 평면시한 상태에서 십자형상을 가지도록 구성되어 있고, 또 도11에 나타내는 바와 같이 단차부(32A)의 두께(W2)는 다이 패드(23A)의 두께(W1)의 범위 내로 형성되어 있다(즉 W1>W2). 본 실시예에 관한 단차부(32A)는 그 하측면이 다이 패드(32A)의 하측면과 일치하게 되도록 형성되어 있기 때문에, 단차부(32A)의 상부에는 치수(W3)(W3=W1-W2)로 나타내는 갭(40)이 형성된다. 즉 단차부(32A)는 다이 패드(23A)의 표면(반도체칩(22)이 탑재되는 면)에 대하여 단차를 가진 구성으로 되어 있다.
상기한 바와 같이 단차부(32A)는 다이 패드(23A)의 두께(W1)의 범위 내로 형성되어 있기 때문에, 단차부(32A)가 다이 패드(23A)로부터 돌출하는 일은 없다. 따라서 다이 패드(23A)에 단차부(32A)를 설치하여도, 다이 패드(23A)가 두껍게 되는 일이 없고, 따라서 반도체 장치(20A)의 박형화를 유지할 수 있다.
계속해서 상기 구성으로 된 접합력 증대부(30A)를 갖는 다이 패드(23A)와 수지 패키지(27)와의 접합 상태에 주목한다.
다이 패드(23A)를 관통하는 관통부(31A)와, 상부에 갭(40)을 갖는 단차부(32A)로 된 접합력 증대부(30A)를 다이 패드(23A)에 설치함으로써, 수지 패키지(27)를 형성할 때에 수지 패키지(27)는 관통부(31A)의 내부 및 단차부(32A)의 상부의 갭(40)의 내부에도 개장된다(이하 수지 패키지(27)에서 특히 갭(40)의 내부에 개장된 부분을 개장 수지부(33)라고 함).
또 본 실시예에서는 다이 패드(23A)에 반도체칩(22)을 탑재할 때에 이 갭(40)이 형성되어 있는 측에 반도체칩(22)이 탑재되도록 구성되어 있다. 따라서 도7에 나타내는 바와 같이 개장 수지부(33)는 그 상부가 반도체칩(22)과 접촉하고, 또 그 하부에서 단차부(32A)를 둘러싼(포위한) 구성이 된다. 즉 수지 패키지(27)는 단차부(32A)를 둘러싼(포위한) 구성이 되고, 따라서 수지 패키지(27)와 다이 패드(23A)의 접합 강도를 향상시킬 수 있다.
이에 따라 실장시 등에 있어서 반도체 장치(20A)에 열인가가 행하여져도, 수지 패키지(27)와 다이 패드(23A)간의 계면에서 박리가 발생하거나, 또 흡습한 수분이 수증기가 되어도 수지 패키지(27)의 이면에 팽창이 발생하는 것을 방지할 수 있어 반도체 장치(20A)의 신뢰성을 향상시킬 수 있다. 특히, 본 실시예 같이 다이 패드(23A)의 재료로서 수지 패키지(27)와의 접합성이 낮은 동합금을 이용하여도 상기와 같이 다이 패드(23A)와 수지 패키지(27)와의 접합성이 높기 때문에, 수지 패키지(27)와 다이 패드(23A) 간에서 박리가 발생하는 일은 없다.
또 수지 패키지(27)와 다이 패드(23A)와의 접합성이 높은 것에 의해서 다이 패드(23A)의 면적을 넓힐 수 있다. 따라서 다이 패드(23A)의 열저항은 낮게 되어 반도체칩(22)에서 발생하는 열을 효율 좋게 방열할 수 있다.
또한 본 실시예에서는 도9b에 나타낸 바와 같이, 다이 패드(23A)에 복수 형성된 접합력 증대부(30A)의 배설 위치가 다이 패드(23A)의 중심 위치에 대하여 대칭이 되도록 구성하고 있다. 이에 따라 실장시 등에서 반도체 장치(20A)에 열인가되고, 각 접합력 증대부(30A)에 응력이 발생하여도 각 접합력 증대부(30A)에 인가되는 응력을 대략 균일화할 수 있다. 따라서 응력이 치우쳐서 접합력 증대부(30A)에 인가되는 일이 없어지고, 다이 패드(23A)와 수지 패키지(27)간의 박리 및 수지 패키지(27)의 팽창을 보다 유효하게 방지할 수 있다.
또한 도8은 도7에 나타낸 반도체 장치(20A)의 변형례인 반도체 장치(20B)를 나타내고 있다. 이 반도체 장치(20B)는 리드(25)를 접착제(34)를 이용하여 다이 패드(23B)에 접착한 구성의 것이다. 이 구성에서는 다이 패드(23B)의 방열 특성을 보다 향상시키기 위해서, 제1 실시예에 관한 반도체 장치(20A)의 다이 패드(23A)에 비하여 그 면적을 보다 넓게 설정하고 있다. 또 본 변형례에서는 리드(25)와 다이 패드(23B)는 별개로 형성되기 때문에, 각각의 기능에 적절한 재료를 선정하는 것이 가능하다.
계속해서 도9~ 도13을 이용하여 본 발명의 1 실시예인 반도체 장치의 제조 방법에 대해서 설명한다.
또한 이하의 설명에서는 먼저 설명한 제1 실시예에 관한 반도체 장치(20A)의 제조 방법을 예로 들어 설명하는 것으로 한다. 또 도9~ 도13에 있어서, 도7에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙여서 설명하는 것으로 한다.
또한 주지하는 바와 같이 반도체 제조 공정은 다수의 공정으로 되지만, 본 발명은 리드 프레임을 형성하는 리드 프레임 형성 공정 및 수지 패키지를 형성하는 패키지 형성 공정에 특징을 갖고, 다른 공정은 종래와 바뀌는 바가 없기 때문에, 이 2개의 공정을 중심으로 설명하고, 다른 공정의 설명은 생략하기로 한다.
도9 및 도10은 리드 프레임 형성 공정을 설명하기 위한 도면이다. 반도체 장치(20A)를 제조하려면 먼저 도9a에 나타내는 기재(35)를 준비한다. 이 기재(35)는 예를 들면 MF-202, EFTEC-64 등의 동합금(Fe-Ni합금의 적용도 가능)으로 되고, 이것은 반도체 장치용의 리드 프레임용기재로서 일반적으로 이용되는 것과 동일하다.
이 기재(35)에는 프레스 가공이 실시되고, 도9b에 나타나는 리드 프레임(36)이 형성된다. 이 리드 프레임(36)은 반도체칩(22)과 와이어본딩된 복수의 리드(25)와, 반도체칩(22)이 탑재되어 다이 본딩된 다이 패드(23A)와, 이 다이 패드(23A)를 지지하는 서포트 바(38) 및 위치 결정 시에 이용하는 위치 결정공(39) 및 상기와 같이 수지 패키지(27)와 다이 패드(23A)와의 접합성을 향상시키는 접합력 증대부(30A) 등으로 구성되어 있다. 또한 이 리드 프레임(36)의 상태에서는 각 리드(25)는 다이 바(37)에 의하여 고정되어 있다.
본 실시예에서는 접합력 증대부(30A)의 형성을 리드 프레임 형성 공정에서 프레스 가공법을 이용하여 리드(25), 다이 패드(23A), 서포트 바(38) 및 위치 결정공(39)의 형성과 동시에 일괄적으로 형성한 것을 특징으로 하고 있다. 도10을 이용하여 설명한 바와 같이 접합력 증대부(30A)는 관통부(31A)와 단차부(32A)로 된 간단한 구성이기 때문에, 프레스 가공법(기계 가공)을 이용하여 형성하는 것이 가능하다.
따라서 접합력 증대부(30A)의 형성 시에 특히 별개의 공정을 설치할 필요는 없고, 접합력 증대부(30A)를 용이하고 효율적으로, 또한 저비용으로 형성할 수 있다. 또한 접합력 증대부(30A)는 에칭 등의 다른 가공 방법을 이용하여 형성할 수도 있지만, 프레스 가공법(기계 가공)의 쪽이 저비용이면서 고효율로 가공 처리를 행할 수 있다.
또 접합력 증대부(30A)를 구성하는 관통부(31A)와 단차부(32A)는 반드시 동시에 형성할 필요는 없다. 즉 리드 프레임 형성 공정에서 접합력 증대부(30A)를 형성할 때에 먼저 관통부(31A)를 펀칭 형성하고, 그 후에 다이 패드(23A)의 단차부(32A)에 해당하는 위치를 찌그러뜨림으로써 단차부(32A)를 형성하는 방법을 이용하여도 좋다.
이 형성 방법을 이용함으로써, 단차부(32A)를 찌그러뜨릴 때에 발생하는 단차부(32A)의 변형(신장)은 관통부(31A)에 배출된다. 따라서 다이 패드(23A)에 접합력 증대부(30A)를 형성하여도, 다이 패드(23A)에 비틀림이나 휘어지는 상태가 발생된 것을 방지할 수 있어 다이 패드(23A)의 평탄성을 유지할 수 있다.
상기와 같이 제조된 리드 프레임(36)에는 소정의 도금 처리가 실시된 다음, 다이 패드(23A)에 다이 본딩재(24)를 이용하여 반도체칩(22)이 탑재되는다. 이 때에 다이 본딩재(24)는 다이 패드(23A)의 접합력 증대부(30A)를 제외한 위치에 배설된다. 이와 같이 접합력 증대부(30A)를 제외하고 다이 본딩재(24)를 배설함으로써, 다이 본딩재(24)가 접합력 증대부(30A)를 구성하는 관통부(31A) 및 단차부(32A)에 부착하는 것을 방지할 수 있다.
즉 다이 본딩재(24)가 관통부(31A) 및 단차부(32A)에 부착하여 이것을 메워 버린 경우에는 상기한 다이 패드(23A)와 수지 패키지(27) 간의 접합력 향상을 충분히 발휘할 수 없다. 그런데 접합력 증대부(30A)를 제외하고다이 본딩재(24)를 배설함으로써 수지 패키지(27) 간의 접합력 증대부(30A) 간의 접합력을 확보할 수 있고, 따라서 다이 패드(23A)와 수지 패키지(27)의 접합력을 확실하게 향상시킬 수 있다.
상기와 같이 다이 패드(23A)에 반도체칩(22)이 탑재되면, 계속해서 반도체칩(22)과 리드(25) 간에 와이어(26)가 와이어본딩된다. 계속해서 반도체칩(22)이 탑재되는 리드 프레임(36)은 도시하지 않는 수지 몰딩용의 금형에 장착되고, 패키지 형성 공정이 실시된다.
도11~ 도13은 패키지 형성 공정을 설명하기 위한 도면이다. 또한 각 도면에서는 설명의 편의상 다이 패드(23A)의 근방 만을 확대하여 나타내고 있다.
도11은 수지 패키지(27)가 된 수지(41)가 충전되기 전의 상태의 다이 패드(23A)를 나타내고 있다. 먼저 설명한 바와 같이 반도체칩(22)을 탑재한 상태에서 단차부(32A)와 반도체칩(22) 간에는 치수(W3)로 나타나는 갭(40)이 형성되어 있다. 도12는 수지 패키지(27)가 되는 수지(41)가 도입(충전)되어 있는 상태를 나타내고 있다. 상기한 바와 같이, 접합력 증대부(30A)는 관통부(31A)및 단차부(32A)로 되고, 단차부(32A)의 상부의 갭(40)은 관통부(31A)에 의하여 외부에 연통시키고 있다. 따라서 수지(41)가 도입됨으로써 이 수지(41)는 갭(40)의 내부에도 개장되어 개장 수지부(33)가 형성된다.
도13은 수지 패키지(27)가 형성된 상태를 나타내고 있다. 동도면에 나타낸 바와 같이, 수지 패키지(27)의 일부인 개장 수지부(33)는 단차부(32A)를 둘러싼(포위한) 구성이 되기 때문에, 수지 패키지(27)와 다이 패드(23A)의 접합 강도는 향상한다. 따라서 상기와 같이 실장시 등에서 반도체 장치(20A)에 열인가가 행하여져도, 수지 패키지(27)와 다이 패드(23A)간의 계면에서 박리가 발생하거나, 또 흡습한 수분이 수증기가 되어도 수지 패키지(27)의 이면에 팽창이 발생하는 것을 방지할 수 있어 반도체 장치(20A)의 신뢰성을 향상시킬 수 있다.
도14~ 도20은 접합력 증대부의 다른 실시예를 나타내고 있다.
도14는 제2 실시예인 접합력 증대부(30B)를 가리키고 있다. 또 도15는 본 발명의 제2 실시예의 반도체 장치(20C)를 나타내고 있고, 접합력 증대부(30B)를 이용한 것을 특징으로 하는 것이다.
먼저 도10을 이용하여 설명한 접합력 증대부(30A)는 단차부(32A)를 십자 형상으로 했지만, 본 실시예의 접합력 증대부(30B)는 단차부(32B)를 관통부(31B) 내에 외팔보 형상으로 연출한 구성으로 한 것을 특징으로 하는 것이다. 이 접합력 증대부(30B)를 적용함으로써, 도15에 나타낸 바와 같이 관통부(31B)의 면적이 넓어져서 개장 수지부(33)는 확실하게 갭부(40) 내에 도입되어 단차부(32B)를 포위한 상태가 된다. 이에 따라 수지 패키지(27)와 다이 패드(23C)의 접합 강도를 더욱 향상시킬 수 있다.
도16은 제3 실시예인 접합력 증대부(30C)를 가리키고 있다. 본 실시예의 접합력 증대부(30C)는 단차부(32C)를 관통부(31C) 내에 외팔보 형상으로 연출한 구성으로 한 것을 특징으로 하는 것이다.
도14에 나타낸 외팔보 형상의 단차부(32B)를 가진 접합력 증대부(30B)에서는 다이 패드(23C)의 두께가 얇은 경우에는 단차부(32B)가 변형하여 버릴 우려가 있다. 이와 같이 단차부(32B)에 변형이 발생하면, 변형의 상태에 따라서는 수지 패키지(27)와 다이 패드(23C)의 접합 강도가 저하하여 버리는 일이 있다.
그런데 본 실시예와 같이 단차부(32C)를 외팔보 형상으로 함으로써, 먼저 설명한 제2 실시예의 접합력 증대부(30C)의 작용 효과를 유지하면서 단차부(32C)의 변형 방지를 도모할 수 있다. 따라서 수지 패키지(27)와 다이 패드(23D)의 접합 강도를 높게 유지할 수 있다.
도17~ 도19는 제4 실시예인 접합력 증대부(30D)를 가리키고 있다. 또한 도17은 접합력 증대부(30D)가 설치된 다이 패드(23E)의 평면도이고, 도18은 도17에서의 A-A선을 따르는 단면도이며, 도19는 접합력 증대부(30D)를 확대하여 나타내는 사시도이다.
본 실시예에 관한 접합력 증대부(30D)는 다이 패드(23E)를 관통하는 관통부(31D)를 슬릿 형상(긴 구멍 형상)으로 함과 동시에 각 관통부(31D)의 내부에 복수(본 실시예에서는 4개)의 단차부(32D)를 형성한 것을 특징으로 하는 것이다. 도17에 나타내는 예에서는 슬릿 형상의 관통부(31D)가 다이 패드(23)에 4개 형성되어 있고, 또한 각자가 십자형상을 이루도록 배치하고 있다.
또 각 슬릿 형상의 관통부(31D)의 내부에는 좌우 교대로 단차부(32D)가 관통부 내에 연출하도록 형성되어 있다. 각 단차부(32D)의 두께 치수는 다이 패드(23E)의 두께보다도 작게 설정되어 있고, 따라서 각 단차부(32D)의 형성 위치는 다이 패드(23)의 표면에 대하여 단차를 형성한 구성으로 되어 있다(도18참조).
본 실시예의 구성에서도 먼저 설명한 각 실시예와 마찬가지로, 수지 패키지(27)(도시하지 않음)를 형성할 때에 수지는 관통부(31D)내 및 반도체칩(22)(도시하지 않음)과 단차부(32D) 간의 갭 내에 도입된다. 따라서 수지 패키지(27)는 단차부(32D)를 둘러싼(포위한) 구성이 되어 수지 패키지(27)와 다이 패드(23E)와의 접합 강도를 향상시킬 수 있다. 이에 따라 실장시 등에 있어서 열인가가 행하여져도 수지 패키지(27)와 다이 패드(23E)간의 계면에서의 박리 및 수지 패키지의 이면에 발생하는 팽창을 방지할 수 있어 반도체 장치의 신뢰성을 향상시킬 수 있다.
또 수지가 관통부(31D) 내에 도입될 때에 관통부(31D)는 슬릿 형상으로 되어 있기 때문에, 내부에 단차부(32D)를 갖고 있어도 수지를 통과할 수 있는 부위가 넓고, 따라서 수지 패키지 형성시에 충전된 수지의 흐름 저항은 작아져서 수지 충전의 용이화를 도모할 수 있다.
한편 수지 패키지 형성 후에 가열 처리(예를 들면 실장을 위한 가열 처리 등)가 행하여지면, 다이 본딩재(24)(도7참조)와 수지 패키지(27)의 열팽창차에 기인하여 다이 패드(23E)에 응력이 발생된다. 그러나 본 실시예에서는 다이 패드(23E)에 형성하는 관통부(31D)를 슬릿 형상으로 했기 때문에, 이 관통부(31D)는 응력 완화 기능을 가진 구성으로 되어 있다.
즉 다이 패드(23E)에 응력 인가되었을 때에 관통부(31D)가 변형하고(이 때에 관통부(31D) 내의 수지도 가소 변형함), 이에 의하여 상기 열팽창차에 기인하여 발생하는 응력은 관통부(31D)에서 흡수되어 완화된다. 이에 따라 수지 패키지 형성 후에 가열 처리가 실시되어도 다이 본딩재(24)와 다이 패드(23E) 간에 박리가 발생하는 것을 방지할 수 있다.
이에 따라 상기한 각 실시예와 마찬가지로, 수지 패키지(27)와 다이 패드(23E)간의 계면에서의 박리 방지 및 수지 패키지의 이면에서의 팽창을 방지를 도모할 수 있음과 동시에, 또한 본 실시예에서는 다이 본딩재(24)와 다이 패드(23E)간의 계면에서의 박리 방지를 함께 실현할 수 있어 반도체 장치의 신뢰성을 더욱 향상시킬 수 있다.
도20은 제5 실시예인 접합력 증대부(30E)가 형성된 다이 패드(23F)의 평면도다. 또한 도20에 있어서 도17~ 도19에 나타낸 구성과 동일한 구성에 대해서는 동일 부호를 붙여 그 설명을 생략한다.
도17에 나타내는 제4 실시예에 관한 접합력 증대부(30D)에서는 슬릿 형상의 관통부(31D)를 4개 설치하고, 이것을 십자상으로 배치한 구성으로 했다. 이것에 대하여 본 실시예에 관한 접합력 증대부(30D)에서는 십자상으로 배치한 4개의 각 관통부(31E)의 중앙 위치(다이 패드(23F)의 중심 위치)에 가까운 단부를 서로 연통한 구성으로 한 것을 특징으로 하는 것이다.
이와 같이4개의 각 관통부(31E)의 중앙 위치를 연통함으로써, 4개의 관통부(31E) 전체로서의 응력 완화 기능을 더욱 증대시킬 수 있고, 다이 본딩재(24)와 다이 패드(23E)간의 계면에서의 박리 방지를 보다 확실하게 할 수 있다. 또한 접합력 증대부를 구성하는 관통부 및 단차부의 구성은 상기한 구성에 한정되는 것이 아니고, 수지 패키지가 단차부를 둘러싸서 배설되고, 이에 의하여 수지 패키지와 다이 패드의 접합 강도가 향상된 구성이면, 다른 구성으로 하여도 좋다.
상술한 바와 같이 본 발명에 의하면, 다음에 설명하는 여러가지 효과를 실현할 수 있다.
청구항1, 청구항2, 청구항4 및 청구항7기재의 발명에 의하면, 수지 패키지와 다이 패드와의 접합 강도를 향상시킬 수 있고, 따라서 실장시 등에 있어서 열인가가 행하여져도 수지 패키지와 다이 패드간의 계면에서의 박리 및 수지 패키지의 이면에 발생하는 팽창을 방지할 수 있어 반도체 장치의 신뢰성을 향상시킬 수 있다.
또 단차부는 다이 패드의 두께 범위 내로 형성되기 때문에, 단차부를 설치하여도 다이 패드가 두껍게 되는 일은 없다. 따라서 반도체 장치의 박형화를 유지하면서 높은 신뢰성을 실현할 수 있다.
또 청구항3기재의 발명에 의하면, 반도체 장치에 열인가되어 각 접합력 증대부에 응력이 발생하여도 각 접합력 증대부에 인가되는 응력은 대략 균일화되고, 따라서 응력이 치우치게 인가되는 일이 없어 다이 패드와 수지 패키지간의 박리 및 수지 패키지의 팽창을 보다 유효하게 방지할 수 있다.
또 청구항5기재의 발명에 의하면, 접합력 증대부를 리드 및 다이 패드의 형성과 일괄적으로 형성할 수 있어 용이하고 또한 효율적으로 리드 프레임을 형성할 수 있다.
또 청구항6기재의 발명에 의하면, 단차부를 찌그러뜨릴 때에 발생하는 단차부의 변형(신장)은 관통부에 배출되기 때문에, 다이 패드에 비틀림이나 휘어진 상태가 발생된 것을 방지할 수 있어 다이 패드의 평탄성을 유지할 수 있다.
또 청구항7기재의 발명에 의하면, 관통부는 슬릿 형상으로 되어 있기 때문에, 내부에 단차부를 갖고 있어도 수지를 통과할 수 있는 부위가 넓고, 따라서 수지 패키지 형성시에 충전된 수지의 흐름 저항은 작아지고, 따라서 수지 충전의 용이화를 도모할 수 있다.
또 패드에 형성하는 관통부를 슬릿 형상으로 함으로써 이 관통부에 응력 완화 기능을 가지게 할 수 있기 때문에, 다이 패드와 다이 본딩재와의 열팽창차에 기인하여 다이 패드에 발생하는 응력을 관통부에서 완화할 수 있게 된다. 이에 따라 상기한 각 청구항과 마찬가지로 수지 패키지와 다이 패드간의 계면에서의 박리 방지 및 수지 패키지의 이면에서의 팽창 방지를 도모할 수 있음과 동시에 또한 다이 본딩재와 다이 패드간의 계면에서의 박리 방지를 실현할 수 있어 반도체 장치의 신뢰성을 더욱 향상시킬 수 있다.

Claims (7)

  1. 반도체칩과,
    다이 본딩재를 개재해서 상기 반도체칩이 탑재되는 다이 패드와,
    상기 반도체칩 및 상기 다이 패드를 봉지하는 수지 패키지를 구비하는 반도체 장치에 있어서,
    상기 다이 패드에 상기 다이 패드를 관통하는 관통부와, 상기 다이 패드의 두께 범위 내로 형성됨과 동시에 상기 반도체칩과의 사이에 갭을 가지도록 형성된 단차부로 구성된 접합력 증대부를 설치하고,
    상기 수지 패키지의 일부가 상기 반도체칩과 상기 단차부간의 갭부 내에도 개장되도록 구성한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 수지 패키지의 일부는 상기 단차부를 둘러싸도록 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 접합력 증대부를 복수 형성함과 동시에 그 배설 위치를 상기 다이 패드의 중심 위치에 대하여 대칭이 되는 위치에 설정한 것을 특징으로 하는 반도체 장치.
  4. 기재로부터 적어도 리드 및 다이 패드를 가진 리드 프레임을 형성하는 리드 프레임 형성 공정과,
    상기 리드 프레임에 반도체칩을 탑재한 후, 적어도 상기 반도체칩 및 상기 다이 패드를 봉지하도록 수지를 배설하고, 수지 패키지를 형성하는 패키지 형성 공정을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 리드 프레임 형성 공정에서 상기 다이 패드를 관통하는 관통부와, 상기 다이 패드의 두께 범위 내로 형성됨과 동시에 상기 다이 패드의 두께에 대하여 얇은 두께를 갖는 단차부로 된 접합력 증대부를 상기 다이 패드에 일괄적으로 형성하고,
    또한 상기 패키지 형성 공정에서 상기 수지가 상기 반도체칩과 상기 단차부 간에 형성된 갭부 내에도 도입되도록 구성한 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 리드 프레임 형성 공정에서 프레스 가공법을 이용하여 상기 리드, 상기 다이 패드, 상기 접합력 증대부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 리드 프레임 형성 공정에서 상기 접합력 증대부를 형성할 때에, 먼저 상기 관통부를 펀칭 형성하고, 그 후에 상기 단차부에 해당하는 위치를 찌그러뜨림으로써 상기 단차부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체칩과,
    다이 본딩재를 개재해서 상기 반도체칩이 탑재되는 다이 패드와,
    상기 반도체칩 및 상기 다이 패드를 봉지하는 수지 패키지를 구비하는 반도체 장치에 있어서,
    상기 다이 패드에 상기 다이 패드를 관통하는 슬릿 형상의 관통부와, 상기 관통부 내에 상기 다이 패드의 두께 범위 내의 두께로 형성됨과 동시에 상기 반도체칩과의 사이에 갭을 가지도록 구성된 복수의 단차부로 구성된 접합력 증대부를 설치하고,
    상기 수지 패키지의 일부가 상기 반도체칩과 상기 단차부간의 갭부 내에도 개장되도록 구성한 것을 특징으로 하는 반도체 장치.
KR1019990043367A 1999-01-28 1999-10-08 반도체 장치 및 그 제조 방법 KR20000052339A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2045799 1999-01-28
JP99-020457 1999-01-28

Publications (1)

Publication Number Publication Date
KR20000052339A true KR20000052339A (ko) 2000-08-25

Family

ID=12027617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043367A KR20000052339A (ko) 1999-01-28 1999-10-08 반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
EP (1) EP1024532A3 (ko)
KR (1) KR20000052339A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024137A (ja) * 1999-07-09 2001-01-26 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP4283514B2 (ja) 2002-09-24 2009-06-24 株式会社日立製作所 電子回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
KR940016706A (ko) * 1992-12-31 1994-07-23 김광호 반도체 패키지
JPH07335815A (ja) * 1994-06-13 1995-12-22 Shinko Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
JPH098210A (ja) * 1995-06-21 1997-01-10 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH10125851A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법

Also Published As

Publication number Publication date
EP1024532A3 (en) 2001-04-18
EP1024532A2 (en) 2000-08-02

Similar Documents

Publication Publication Date Title
US7948068B2 (en) Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100564006B1 (ko) 터미널 랜드 프레임 및 그 제조방법과 수지봉입형 반도체장치 및 그 제조방법
US8492882B2 (en) Semiconductor device and method of manufacturing same
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US7002251B2 (en) Semiconductor device
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
US10290593B2 (en) Method of assembling QFP type semiconductor device
KR20000052339A (ko) 반도체 장치 및 그 제조 방법
KR100487135B1 (ko) 볼그리드어레이패키지
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2009010208A (ja) 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
EP1018762A2 (en) Semiconductor device and fabrication method thereof
JP2000286379A (ja) 半導体装置及びその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP3499655B2 (ja) 半導体装置
JP2010056138A (ja) 半導体装置とその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid