KR19980058485A - 칩 스케일 패키지의 제조방법 - Google Patents
칩 스케일 패키지의 제조방법 Download PDFInfo
- Publication number
- KR19980058485A KR19980058485A KR1019960077810A KR19960077810A KR19980058485A KR 19980058485 A KR19980058485 A KR 19980058485A KR 1019960077810 A KR1019960077810 A KR 1019960077810A KR 19960077810 A KR19960077810 A KR 19960077810A KR 19980058485 A KR19980058485 A KR 19980058485A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- chip scale
- manufacturing
- package
- forming
- Prior art date
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 사각의 기판을 이용하여 칩 스케일 패키지를 형성하는 방법을 개시한다. 개시된 칩 스케일 제조방법은 상부에 형성된 패드와 연결된 범프를 갖는 반도체 칩과 상기 패드간의 간격과 동일한 간격을 갖는 관통홀을 구비한 사각의 판상부재를 상기 각 범프와 상기 각 관통홀을 일대일 대응하는 상태로 부착하는 단계; 상기 패드와 전기적으로 연결되어 상기 판상부재의 표면으로 돌출되는 도전성의 신호전달부재를 형성하는 단계; 상기 반도체 칩을 몰딩하는 단계; 및 단위 패키지로 절단하여 분리하는 단계를 포함한다.
Description
본 발명은 칩 스케일 패키지의 제조방법에 관한 것으로서, 특히 사각의 기판을 사용하여 단일 칩 스케일 패키지를 형성하는 칩 스케일 패키지의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 웨이퍼에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.
도 1은 종래의 실시예에 따른 반도체 패키지의 제조과정중 몰딩 완료후의 상태를 도시한 것이다.
도 1을 참조하면, 종래의 반도체 패키지의 제조에는 최대 10개의 단위 패키지가 실장되는 띠(Strip)형태의 리드프레임 및 인쇄회로기판이 사용된다.
그러나, 종래의 와이어 본딩 방식의 반도체 패키지의 제조방법은 조립공정의 진행시 본딩, 몰딩, 트림, 포밍등의 공정이 사용되므로, 그 공정수가 많고 복잡하여 제조비용이 증가하고, 또한 금형에 의한 트림 및 포밍방식을 취하므로써, 단위 칩으로의 절단시, 대미지로 인하여 인쇄회로기판의 균열이 발생하는 문제와, 패키지의 불량이 발생할 수 있는 문제점이 존재한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 사각의 평판 기판에 칩 스케일 패키지의 구조로 몰딩과정을 완료한 후, 단위 칩으로 절단하는 방법을 사용하므로써, 불량 발생 및 제조효율을 높일 수 있는 칩 스케일 패키지의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 실시예에 따른 반도체 패키지의 제조과정중 몰딩 완료후의 상태를 도시한 도면.
도 2A는 본 발명의 칩 스케일 패키지에서 사용된 사각의 평판 기판의 사시도이고, 도 2B는 도 2A의 횡단면도.
도 3A는 범프가 패드상에 형성된 반도체 칩을 기판에 부착한 상태의 단면도이고, 도 3B는 도 3A의 B부분의 상세도.
도 4는 관통홀에 솔더볼이 형성된 상태의 단면도.
도 5A와 도 5B는 반도체 칩 사이가 인캡슐레이션 된 후의 단면도.
도 6A는 몰딩이 완료된 기판을 절단하기 전의 사시도이고, 도 6B는 단위 패키지로 절단한 후, 종방향을 따라 절단된 단면도
* 도면의 주요 부분에 대한 부호의 설명
10 : 사각 평판 기판, 11 : 관통홀, 12 : 에폭시 수지, 13 : 반도체 칩, 14 : 범프, 15 : 도전성 접착제, 16 : 신호전달용 물질, 17 : 에폭시 수지
본 발명에 따르면, 칩 스케일 패키지의 제조방법은 상부에 형성된 패드와 연결된 범프를 갖는 반도체 칩과 상기 패드간의 간격과 동일한 간격을 갖는 관통홀을 구비한 사각의 판상부재를 상기 각 범프와 상기 각 관통홀을 일대일 대응하는 상태로 부착하는 단계; 상기 패드와 전기적으로 연결되어 상기 판상부재의 표면으로 돌출되는 도전성의 신호전달부재를 형성하는 단계; 상기 반도체 칩을 몰딩하는 단계; 및 단위 패키지로 절단하여 분리하는 단계를 포함한다.
[실시예]
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2A는 본 발명의 칩 스케일 패키지에서 사용된 사각의 평판 기판(11)의 사시도이고, 도 2B는 도 2A의 횡단면도이다.
도 2A를 참조하면, A는 다이가 마운팅 될 영역으로서, 그 각각에 형성된 원은, 도 2B에 도시된 것처럼, 관통홀(12)이다. 상기 관통홀(12)은 후속공정에서 결합될 범프가 홀(12)로 삽입되지 않도록 범프에 비하여 그 직경이 작게 형성된다.
도 3A는 범프가 패드상에 형성된 반도체 칩을 기판에 부착한 상태의 단면도이고, 도 3B는 도 3A의 B부분의 상세도이다.
도 3A와 도 3B를 참조하면, 도 2A 및 도 2B와 같이 제공된 에폭시 재질의 사각 평판 기판(11)위에 범프(14)가 상부에 형성된 반도체 칩(13)의 범프(14)가 하부로 향하도록 하여 범프(14)와 관통홀(12)을 정렬한 다음, 이방성 도전필름(ACF)이나 이방성 전도 접착제(ACA,15)를 사용하여 기판(11)과 반도체 칩(13)을 다이 플립 본딩한다.
반도체 칩(13)은 관통홀(12)과 범프(14)가 일대일 대응하는 상태로 정렬되어 접착제(15)에 의하여 상호 부착된다. 접착제(15)는 관통홀(12)부분이 접착제(15)에 의하여 막히지 않도록, 반도체 칩(13)과 관통홀(12)부분을 제외한 에폭시 재질의 기판(11)사이에 개재된다.
도 4을 참조하면, 관통홀(12)에는 도전성의 신호전달용 물질(16)을 매립하여, 매립된 신호 전달용 물질(16)을 범프(14)와 전기적으로 연결하는 동시에 매립된 신호전달용 물질(16)의 단부는 제조된 칩 스케일 패키지가 장착될 기기의 보오드와의 직접적인 연결이 가능하도록 기판(11)의 표면부 위로 돌출되도록 한다. 이를 위하여 신호전달용 물질(16)의 형성은 솔더 볼을 실크 스크린(Silk Screen)법에 의하여 형성하거나, 솔더 볼을 기판(11)위에 올려 놓고, 기판(11)을 진동시키면서 관통홀(12)에 열을 가한다. 진동에 의하여 솔더 볼은 관통홀(12)내로 들어가서 쌓이게 되고, 열에 의하여 녹으면서 반도체 칩(13)의 범프(14)와 전기적으로 연결된다.
도 5A와 도5B를 참조하면, 도전성의 신호전달용 물질(16)의 형성이 완료되면, 개개의 반도체 칩(13)사이를 기판(11)의 재질과 같은 물질인 에폭시 수지(17)로 앤캡슐레이션한다.
도 6A는 몰딩이 완료된 기판을 절단하기 전의 사시도이고, 도 6B는 단위 패키지로 절단한 후, 종방향을 따라 절단된 단면도이다.
즉, 도 6A와 같이, 패키지의 제조가 완료된 상태에서 레이지나 쏘잉 머쉰(Sawing Machine)을 사용하여 개별적인 패키지로 분리(Singulation)하므로써, 도 6B와 같은, 단위 칩 스케일 패키지를 완성한다.
이상에서 설명한 바와 같이, 본 발명의 칩 스케일 패키지는 사각 평판 기판 및 플립 칩 본딩 기술을 사용하므로써, 스트립 기판을 사용한 종래의 기술에 비하여 공정을 단순화하는 효과를 제공하며, 또한, 트랜스퍼 몰딩 방법을 사용하지 않고, 기판과 동일한 에폭시 수지를 사용하여 인캡슐레이션하므로써, uph(?)상승 및 트랜스퍼 몰딩시 발생할 수 있는 불량을 방지할 수 있으며, 아울러, 단위 칩 패키지로 절단시, 금형에 의한 절단 방식 대신 레이저 및 쏘잉 장치를 이용한 절단방법을 사용하므로써, 절단에 소요되는 시간을 줄일 수 있으며, 금형의 압력에 의한 응력도 방지하는 효과를 제공한다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시 하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- 상부에 형성된 패드와 연결된 범프를 갖는 반도체 칩과 상기 패드간의 간격과 동일한 간격을 갖는 관통홀을 구비한 사각의 판상부재를 상기 각 범프와 상기 각 관통홀을 일대일 대응하는 상태로 부착하는 단계; 상기 패드와 전기적으로 연결되어 상기 판상부재의 표면으로 돌출되는 도전성의 신호전달부재를 형성하는 단계; 상기 반도체 칩을 몰딩하는 단계; 및 단위 패키지로 절단하여 분리하는 단계를 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
- 제 1 항에 있어서, 상기 신호전달부재는 솔더 볼로 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
- 제 2 항에 있어서, 상기 솔더 볼은 실크 스크린 법에 의하여 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
- 제 2 항에 있어서, 상기 솔더 볼의 형성단계는 솔더 볼을 판상부재 위에 올려 놓고, 상기 판상부재를 진동시키면서 상기 관통홀에 열을 가하는 과정을 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
- 제 1 항에 있어서, 상기 몰딩을 위하여 사용되는 물질은 플라스틱 수지인 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077810A KR19980058485A (ko) | 1996-12-30 | 1996-12-30 | 칩 스케일 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077810A KR19980058485A (ko) | 1996-12-30 | 1996-12-30 | 칩 스케일 패키지의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980058485A true KR19980058485A (ko) | 1998-10-07 |
Family
ID=66396582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077810A KR19980058485A (ko) | 1996-12-30 | 1996-12-30 | 칩 스케일 패키지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980058485A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691076B1 (ko) * | 1999-07-13 | 2007-03-09 | 다이요 유덴 가부시키가이샤 | 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 |
-
1996
- 1996-12-30 KR KR1019960077810A patent/KR19980058485A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691076B1 (ko) * | 1999-07-13 | 2007-03-09 | 다이요 유덴 가부시키가이샤 | 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 |
| KR100771754B1 (ko) * | 1999-07-13 | 2007-10-30 | 다이요 유덴 가부시키가이샤 | 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| KR100247463B1 (ko) | 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| CN100414703C (zh) | 一种制造半导体器件的方法 | |
| US5703406A (en) | Interconnection structure for attaching a semiconductor device to a substrate | |
| US6054338A (en) | Low cost ball grid array device and method of manufacture thereof | |
| US20040113246A1 (en) | Method of packaging at a wafer level | |
| EP0923120A1 (en) | Method for manufacturing semiconductor device | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| US6869824B2 (en) | Fabrication method of window-type ball grid array semiconductor package | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| US20090224403A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| US6376916B1 (en) | Tape carrier for BGA and semiconductor device using the same | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| US20040061239A1 (en) | Window-type ball grid array semiconductor package | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| KR19980058485A (ko) | 칩 스케일 패키지의 제조방법 | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| KR100247632B1 (ko) | 칩 스케일 패키지 및 그의 제조방법 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| KR100248202B1 (ko) | 칩 크기의 패키지 및 그의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |