KR100691076B1 - 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 - Google Patents

전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 Download PDF

Info

Publication number
KR100691076B1
KR100691076B1 KR1020000039249A KR20000039249A KR100691076B1 KR 100691076 B1 KR100691076 B1 KR 100691076B1 KR 1020000039249 A KR1020000039249 A KR 1020000039249A KR 20000039249 A KR20000039249 A KR 20000039249A KR 100691076 B1 KR100691076 B1 KR 100691076B1
Authority
KR
South Korea
Prior art keywords
substrate
resin
electronic device
electronic component
manufacturing
Prior art date
Application number
KR1020000039249A
Other languages
English (en)
Other versions
KR20010015261A (ko
Inventor
오시마고스께
미끼마사시
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20010015261A publication Critical patent/KR20010015261A/ko
Application granted granted Critical
Publication of KR100691076B1 publication Critical patent/KR100691076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 재료의 낭비 및 제조 공정을 절감할 수 있는 전자 장치의 제조 방법 및 전자 장치에 관한 것이다. 본 발명의 방법은 전자 장치에 대응한 복수개의 기판이 매트릭스 형상으로 연속하여 설치된 집합 기판(21)을 형성하는 단계와, 집합 기판(21)의 상면에 전자부품(12)을 실장하는 단계와, 부품이 실장된 집합 기판(21)의 상면 또는 절연성 탄성부재로 이루어지는 중간층(16)에 전자부품(12)을 피복하도록 진공인쇄법을 이용하여 고체화된 수지층(13)을 형성하는 단계와, 수지층(13)이 형성된 집합 기판(21)을 각각의 기판에 대응하여 분리하는 단계를 수행함으로써, 전자 장치(10)를 제조한다. 본 발명의 제조 방법은 집합 기판을 이용하여, 최종적으로 집합 기판을 분리시켜 전자 장치를 얻기 때문에, 기판재료의 낭비를 대폭 절감할 수 있을 뿐 아니라 동시에 제조 공정수를 줄일 수 있다.

Description

전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법{METHOD OF MANUFACTURING ELECTRONIC DEVICE AND ELECTRONIC DEVICE AND METHOD OF FILLING RESIN}
도 1은 본 발명의 제 1 실시예에 따른 전자 장치를 도시하는 외관 사시도,
도 2는 본 발명의 제 1 실시예에 따른 전자 장치의 수지층을 제거한 외관 사시도,
도 3은 본 발명의 제 1 실시예에 따른 전자 장치의 저면을 상측으로 한 외관사시도,
도 4는 본 발명의 제 1 실시예에 따른 전자 장치의 제조 방법을 설명하는 공정 설명도,
도 5는 본 발명의 제 1 실시예에 따른 수지층 형성 공정을 설명하는 도면,
도 6은 본 발명의 제 2 실시예에 따른 전자 장치를 도시하는 외관 사시도,
도 7은 도 6에서 A-A 화살표 방향의 단면도,
도 8은 본 발명의 제 2 실시예에 따른 전자 장치의 제조 방법을 설명하는 공정 설명도,
도 9는 본 발명의 제 3 실시예에 따른 전자 장치를 나타내는 외관 사시도,
도 10은 본 발명의 제 3 실시예에 따른 전자 장치의 제조 방법을 설명하는 공정 설명도,
도 11은 본 발명의 제 4 실시예에 따른 전자 장치를 나타내는 외관 사시도,
도 12는 본 발명의 제 4 실시예에 따른 전자 장치의 수지층을 제거한 외관 사시도,
도 13은 본 발명의 제 5 실시예에 따른 전자 장치를 나타내는 외관 사시도,
도 14는 본 발명의 제 5 실시예에 따른 전자 장치의 수지층을 제거한 외관 사시도,
도 15는 본 발명의 제 6 실시예에 따른 전자 장치를 나타내는 외관 사시도,
도 16은 도 15에서 수지부를 제거한 A-A 화살표 방향의 측면도,
도 17은 본 발명의 제 6 실시예에 따른 전자 장치의 단자 장착면을 도시하는 외관도,
도 18은 본 발명의 제 6 실시예에 따른 전자 장치의 제조 방법을 설명하는 공정 설명도,
도 19는 본 발명의 제 6 실시예에 따른 수지부 형성 방법을 설명하는 도면,
도 20은 본 발명의 제 6 실시예에 따른 수지부 형성 방법을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 40, 50, 60, 80 : 전자 장치 11, 11', 61, 81 : 기판
12, 83 : 전자 부품 13 : 수지층
14, 14' : 랜드 15 : 리드 단자
16 : 중간층 17 : 금속층
21, 86 : 집합 기판 22 : 패킹제
51, 54 : 단자 전극 55 : 스루홀 도체
56 : 땜납 57 : 금속판
본 발명은 재료의 낭비 및 제조 공정을 줄일 수 있는 전자 장치의 제조 방법과 전자 장치 및 전자 부품을 둘러싸는 목적 영역내에 수지를 충진하는 수지 충진 방법에 관한 것이다.
종래기술에 있어서, 기판상에 복수의 전자부품을 탑재시킨 소형의 전자 장치가 급속히 보급되어 왔다. 이러한 종류의 전자 장치는 IC 나 하이브리드 모듈 등과같이 수지에 의해 밀봉 혹은 몰드된 것 또는 금속 케이스로 부품을 덮은 것이나 금속 케이스에 수납된 것을 포함한다.
또한, 이러한 전자 장치의 제조에 있어서는 개개의 전자 장치마다 기판을 제작하고, 이 기판상에 전자부품을 실장한 후, 수지를 이용한 밀봉 또는 몰드 혹은 금속케이스를 장착하고 있다.
그러나, 전술한 종래의 전자 장치는 다음과 같은 문제점을 갖고 있었다.
첫 번째로, 수지 밀봉 혹은 수지로 몰드시킨 형태의 것은 전자 장치의 표면에 요철이 있기 때문에, 흡착형의 자동 실장기를 이용하여 모 회로 기판에 실장할 때에 흡착이 어려우며, 흡착기로부터 전자 장치가 이탈되는 일이 있었다.
두 번째로, 금속 케이스를 이용한 형태의 것은, 전자 장치를 전자계 차폐함과 동시에 기판상의 전자부품을 보호할 수 있는 우수한 효과를 갖는 반면, 개개의 기판에 금속 케이스를 장착하는 공정을 필요로 하기 때문에, 제조 비용의 절감면에서 어려움이 있었다.
세 번째로, 개개의 전자 장치마다 소형의 기판을 형성하고, 이 기판에 전자부품의 실장 작업을 기계를 이용하여 자동화하고 있기 때문에, 반송이나 부품 실장시에 개개의 기판을 고정하기 위한 여분의 부분을 마련하여야 할 필요로 인하여, 기판재료의 낭비가 발생하고 있었다. 이러한 개개의 기판을 고정하기 위한 여분의 부분은 당업자들에게는 일반적으로, "고정부" 혹은 "가장자리" 등으로 지칭되며, 최종적으로 이와 같은 "고정부" 혹은 "가장자리" 가 잘라내어진 후에야 제품으로서 출하된다.
네 번째로, 기판상에 실장된 하나의 전자부품만을 그 주위로부터 분리하여 수지 밀봉하는 것이 매우 곤란하며, 하나의 전자부품만을 수지 밀봉을 하는 경우에도, 제조의 편이성을 고려하여, 모든 전자부품 또는 목적으로 하는 전자부품의 주위의 전자 부품까지도 포함시켜 수지 밀봉하였다. 이러한 이유 때문에, 밀봉 수지의 낭비가 발생하였다.
본 발명의 목적은 상기 문제점에 비추어 이루어진 것으로, 재료의 낭비 및 제조 공정을 줄일 수 있는 전자 장치의 제조 방법 및 전자 장치 및 목적으로 하는 영역 내부만을 수지 밀봉할 수 있는 수지 충진 방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위해서 청구항 1에서는, 기판과, 상기 기판의 주면에 실장된 전자 부품과, 적어도 하나의 전자 부품의 주위의 소정 공간을 충진하도록 상기 기판의 주면에 형성된 수지부를 갖는 전자 장치의 제조 방법으로서, 복수의 기판이 매트릭스 형상으로 연속하여 설치된 집합 기판을 형성하는 단계와, 상기 집합 기판의 주면에 전자 부품을 실장하는 단계와, 부품이 실장된 상기 집합 기판의 주면에 상기 전자부품을 피복하도록 고체화된 수지부를 형성하는 단계와, 상기 수지부가 형성된 집합 기판을 개개의 기판에 대응하여 분리하는 단계를 포함하는 전자 장치의 제조 방법을 제안한다.
또한, 청구항 2에서는, 청구항 1에 기재된 전자 장치의 제조 방법에 있어서, 상기 수지부를 형성하기 전에, 상기 집합 기판 상면의 소정의 인접하는 기판의 경계선에 교차하도록 상기 인접 기판에 걸쳐 단자 전극 부재를 도전 접속하여 실장하는 단계를 포함하고, 상기 수지부를 형성하는 단계에서는 상기 집합 기판의 주면 전역에 소정 두께의 수지부를 형성하여, 상기 수지부가 형성된 집합 기판을 개개의 기판에 대응하여 분리하는 단계에서 상기 단자 전극 부재를 절단하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 상기 집합 기판을 개개의 기판에 대응하여 분리하는 단계에서 상기 단자 전극 부재가 절단되기 때문에, 상기 수지부의 절단면에 상기 단자 전극부재의 절단면이 노출되어, 단자 전극으로서 사용이 가능해진다. 이에 따라, 단자 전극의 가공이 용이하게 실행될 수 있음과 동시에 본 방법에 의해서 제조된 전자 장치의 측면, 즉 상기 절단면을 모 회로 기판에 대향시켜 실장하는 것이 가능하게 된다.
또한, 청구항 3에서는 상기 수지부를 형성하는 단계에 앞서, 상기 부품실장된 집합 기판의 주면에 상기 전자부품을 피복하도록 절연성 탄성부재로 이루어진 중간층을 형성하는 단계를 구비하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 상기 기판, 땜납, 및 상기 수지부의 열팽창 및 열팽창률의 차이에 의해 발생하는 응력이 상기 중간층에 의해서 완화된다.
또한, 청구항 4에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 상기 수지부를 형성하는 단계에서 상기 집합 기판의 주면 전역에 진공 인쇄법을 이용하여 소정두께의 상기 수지부를 형성하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 상기 수지층은 진공 인쇄법에 의해 형성되기 때문에, 전자부품의 주위에 간극없이 수지부를 형성할 수 있다.
또한, 청구항 5에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 상기 수지부를 형성하는 단계는 진공 상태로 상기 기판 주면상의 적어도 하나의 전자부품과 그 주위 소정 공간을 포함하는 영역내에 다른 영역과 분리하여 수지를 배치하는 단계와, 그 후, 상기 수지부의 표면에 비진공 상태 및 진공 상태의 어느 한상태로 수지층을 형성하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 진공 인쇄법을 이용하여 형성한 수지부의 표면에 비진공 상태 혹은 진공 상태로 수지층을 형성하기 때문에, 상기 수지 층의 표면이 평탄화된다. 이에 따라 제조된 전자 장치는 흡착형 자동 실장기를 이용하여 용이하게 모 회로 기판에 실장할 수 있다.
또한, 청구항 6에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 상기 수지부를 형성한 후, 방열층, 전자계 차폐 및 금속층의 적어도 하나를 상기 수지부 표면의 소정 영역에 형성하는 단계를 구비하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 상기 수지부의 표면에 형성된 전자계차폐층 혹은 금속층에 의해 전자계가 차폐되기 때문에, 전자계 차폐막의 형성을 용 이하게 실행할 수 있다. 또한, 해당 전자계 차폐막이 EMC 대책에 효과를 발휘한다.또한, 열전도 부재를 통해 전달되는 열은 상기 방열층 혹은 금속층에 열이 전달되어, 이들의 표면적에 따라 효율적으로 발산되기 때문에, 방열 효과가 높은 전자 장치를 용이하게 제조할 수 있다.
또한, 청구항 7에서는 청구항 6에 기재된 전자 장치의 제조 방법에 있어서, 상기 전자계 차폐층은 페라이트(ferrite) 충진재 및 금속 충진재 중의 적어도 하나가 분산된 수지를 이용하여 형성되는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 페라이트 충진재 혹은 금속 충진재가 분산된 수지를 이용하여 상기 전자계 차폐층을 형성하기 때문에, 전자계 차폐층을 용이하게 형성할 수 있다.
또한, 청구항 8에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 절연성 수지를 이용하여 상기 수지부를 형성하는 전자 장치의 제조 방법을 제 안한다.
상기 전자 장치의 제조 방법에 의하면, 상기 수지부를 절연성 수지를 이용하여 형성하기 때문에, 수지부의 형성을 용이하게 실행할 수 있다.
또한, 청구항 9에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 페라이트 충진재 및 금속 충진재 중의 적어도 하나가 분산된 수지를 이용하여 상기 수지부를 형성하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 상기 수지부 자체에 의해 전자계 차폐층을 형성할 수 있다.
또한, 청구항 10에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 방수성을 갖는 재료를 이용하여 상기 수지부를 형성하는 전자 장치의 제조 방법을 제안한다.
상기 전자부품의 제조 방법에 의하면, 상기 수지부가 방수성을 갖고 있기 때문에, 개개의 기판 단위로 분리하는 단계에서 습식 절단 장치를 이용할 수 있다.
또한, 청구항 11에서는 청구항 1∼3에 기재된 전자 장치의 제조 방법에 있어서, 상기 수지부를 형성하는 단계에서 상기 집합 기판의 주면 전역에 소정 두께의 수지부를 형성하고, 상기 수지부가 형성된 집합 기판을 개개의 기판에 대응하여 분리하는 단계에서 다이싱 장치를 이용하여 집합 기판을 절단하는 전자 장치의 제조 방법을 제안한다.
상기 전자 장치의 제조 방법에 의하면, 다이싱 장치를 이용하여 상기 수지 부가 형성된 집합 기판을 절단하기 때문에, 매우 간단하게 그리고 절단면을 곱게 절단할 수 있다.
또한, 청구항 12에서는 기판과, 상기 기판의 주면에 실장된 전자부품과, 상기 전자부품의 주위 소정 공간을 충진하도록 상기 기판의 주면에 형성된 수지부와, 외부에 노출한 단자 전극으로 이루어지는 전자 장치를 제안한다.
상기 전자 장치에 의하면, 전자부품이 수지에 의해서 보호되어 있는 복수의 기판이 매트릭스 형상에 연속하여 설치되어 있는 집합 기판을 이용한 제조가 용이하다.
또한, 청구항 13에서는 청구항 12에 기재된 전자 장치에 있어서, 상기 전자부품의 주위 소정 공간을 충진하도록 상기 기판의 주면에 형성된 절연성 탄성부재로 이루어지는 중간층을 갖는 전자 장치를 제안한다.
상기 전자 장치에 의하면, 상기 중간층을 하는 탄성부재에 의해서, 상기 기판, 땜납 및 상기 수지부의 열팽창 및 열팽창률의 차이에 의해 발생하는 응력이 완화된다.
또한, 청구항 14에서는 청구항 12 또는 13에 기재된 전자 장치에 있어서, 상기 기판은 소정 두께의 직방체 형상을 갖는 전자 장치를 제안한다.
상기 전자 장치에 의하면, 상기 기판이 소정 두께의 직방체 형상을 갖고 있기 때문에, 매트릭스 형상의 집합 기판을 이용한 제조가 용이하다.
또한, 청구항 15에서는 청구항 12 또는 13에 기재된 전자 장치에 있어서, 상기 수지부는 상기 기판의 주면 전역에 소정두께로 형성된 직방체 형상을 이루고 있으며, 상기 수지부의 측면이 상기 기판의 측면과 동일 평면내에 위치하는 전자 장 치를 제안한다.
상기 전자 장치에 의하면, 상기 기판 및 수지부의 측면을 모 회로 기판에 대향시켜 실장하는 것이 가능하게 된다.
또한, 청구항 16에서는 청구항 12 또는 13에 기재된 전자 장치에 있어서, 상기 수지부는 상기 기판의 주면 전역에 소정두께로 형성된 직방체 형상을 가지며, 상기 단자 전극은 상기 수지부에 매설되어 있으며, 그 단면은 상기 수지부의 측면 및 상기 기판의 주면에 평행한 면의 적어도 하나와 동일면내에 노출되어 있는 전자 장치를 제안한다.
상기 전자 장치에 의하면, 상기 단자 전극을 상기 측면에 노출시키면 상기 측면을 모 회로 기판에 대향시킨 표면 실장이 용이하게 실행될 수 있게 됨과 동시에, 단자 전극의 노출 위치에 의해 실장 방향을 확인하기 쉬워진다. 또한, 상기 단자 전극을 상기 기판의 주면에 평행한 면에 노출시키면 커넥터 등에 장착하여 접속할 수 있다.
청구항 17에서는 청구항 12 또는 13에 기재된 전자 장치에 있어서, 상기 수지부가 페라이트 충진재 및 금속 충진재중의 적어도 하나가 분산된 수지로 이루어지는 전자 장치를 제안한다.
상기 전자 장치에 의하면, 제조시에 상기 수지층을 용이하게 희망하는 형상으로 형성할 수 있음과 동시에, 상기 수지부가 방열 기능이나 정전 차폐 혹은 자기 차폐의 기능을 갖는다.
또한, 청구항 18에서는 청구항 12 또는 13에 기재된 전자 장치에 있어서, 상 기 수지부가 절연성, 내열성, 방수성 또는 내약품성의 적어도 어느 하나의 수지로 이루어진 전자 장치를 제안한다.
상기 전자 장치에 의하면, 상기 수지부에 절연성 수지를 이용한 경우에는 상기 기판의 주면 및 전자부품의 사이를 상기 수지부로 절연할 수 있고, 상기 수지부로 내열성 수지를 이용한 경우에는 상기 전자부품을 외부의 열로부터 보호할 수 있다. 상기 수지부로 방수성 수지를 이용한 경우에는 상기 전자부품에 대한 수분의 부착이 상기 수지부에 의해서 방지되며, 상기 수지부로 내약품성 수지, 예를 들어, 내알칼리성, 내산성, 내식성의 수지를 이용한 경우에는 상기 전자부품에 이들 성질을 갖는 약품이 부착된 경우에 상기 수지부로 상기 전자부품을 보호할 수 있다.
또한, 청구항 19에서는 청구항 12 또는 13에 기재된 전자 장치에 있어서, 상기 수지부의 표면의 소정 영역에 전자계 차폐층, 방열층 및 금속층 중의 적어도 하나가 형성되어 있는 전자 장치를 제안한다.
상기 전자 장치에 의하면, 전자계 차폐층 혹은 금속층에 의해서 전자계가 차폐되어, 방열층 혹은 금속층에 의해 상기 전자 부품에서 발생된 발열이 효율적으로 발산된다.
또한, 청구항 20에서는 기판의 주면에 실장된 전자부품의 주위의 소정 공간을 수지로 충진하는 수지 충진 방법으로서, 적어도 상기 전자부품의 주위를 진공 상태로 설정하여, 상기 진공 상태로 되어있는 영역내에서 상기 전자부품을 둘러싸도록 하고, 적어도 상기 전자부품의 주위에서 기판의 주면에 접촉하도록 점성을 갖는 수지를 배치하여, 상기 진공 상태를 해제하고 비진공 상태로 하는 수지 충진 방 법을 제안한다.
상기 수지 충진 방법에 의하면, 상기 전자부품의 주위에 수지가 배치된 상태에서 상기 전자부품과 수지와의 사이 혹은 전자부품과 기판 주면과의 사이에 간격이 발생되더라도, 상기 간격내에는 진공 상태로 유지된다. 이러한 이유 때문에, 진공 상태로 있는 상기 수지의 외측의 공간을 비진공 상태로 하면, 공기압에 의해 상기 간격내에 수지가 충진된다.
이하, 첨부된 도면을 참조하여 본 발명의 제 1 실시예를 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 전자 장치를 나타내는 외관 사시도이고, 도 2는 수지층을 제거한 외관 사시도이고, 도 3은 그 저면을 위로 한 외관 사시도이다. 도면에서, 도면 부호(10)은 전자 장치로서, 소정 두께(예를 들면, 두께 4mm)의 직육면체 형상을 하고 있으며, 프린트 배선이 형성된 기판(11)과, 기판(11)의 부품 실장면(한쪽의 주면: 상면)에 실장된 복수의 전자 부품(12)과, 전자 부품(12)을 피복하도록 기판(11)의 상면에 형성된 수지층(수지부)(13)과, 기판(11)의 하면에 장착된 복수의 리드 단자(15)로 구성되어 있다.
기판(11)은, 예를 들어, 상면이 직사각형을 이루는 두께 1mm의 세라믹 기판으로 이루어지고, 그 상면에 부품 실장용의 랜드(land)(도시하지 않음)가 형성되고, 하면에는 대향하는 2개의 변을 따라 리드 단자(15)를 접속하기 위한 랜드(14)가 3 개씩 형성되어 있다. 본 도면에서는 6개의 랜드(14)가 형성되고, 각각의 리드 단자(15)가 접속되어 있다. 여기서, 리드 단자(15)는 기판(11)의 변에 직교하여 기 판(11)의 측면측으로 돌출하도록 납땜되어 있다. 또한, 6개의 리드 단자(15)중의 3개는 접지(GND)용, 1개가 전원 공급용, 1개가 신호 입력용, 1개가 신호 출력용으로 할당되어 있다.
수지층(13)은, 예를 들어, 절연성, 방수성 또는 내열성을 갖는 열경화성 수지혹은 자외선 경화성 수지로 이루어진다. 내약품성을 갖는 수지, 예를 들어, 전지에 사용하는 전해액 누설에 의한 화학 변화를 방지하는 수지 등, 내알칼리성, 내산성, 내식성의 어떤 수지를 이용하더라도 좋다. 또한, 예를 들어 페라이트의 충진재를 포함하는 수지이어도 좋다. 또한, 기판(11)은 세라믹 기판에 한정되지 않고, 유리 에폭시 기판, 종이 에폭시 기판, 종이 페놀 기판 등이어도 된다.
다음에는 전술한 전자 장치(10)의 제조 방법을 도 4에 도시된 공정 설명도를 참조하여 설명한다.
우선, 복수의 전자 장치(10)의 기판(11)이 매트릭스 형상으로 연속하여 설치된 집합 기판(21)을 형성한다(집합 기판 제조 단계). 여기서는 16개의 기판(11)을 4×4의 매트릭스 형상으로 배치한 집합 기판(21)을 형성하였다.
이어서, 집합 기판(21)의 상면에 전자부품(12)을 실장한 후(전자부품 실장 단계), 집합 기판(21)의 상면에 전자부품(12)을 피복하도록 패킹제(22)를 코팅한다(패킹단계). 여기서, 패킹제(22)는 절연, 방수, 보호를 목적으로 피복하고, 패킹제(22)로서는 예를 들어 아크릴계, 우레탄계, 실리콘계, 불소계, 고무계, 비닐계, 폴리에스테르계, 페놀계, 에폭시계, 왁스계 등의 도료 재료를 사용할 수 있다.
그 다음, 집합 기판(21)의 상면측에 진공 인쇄법을 이용하여 수지층(13)을 형성한다(수지층 형성 단계). 진공 인쇄법에 의한 수지층(13)의 형성은, 도 5에 도시된바와 같이 집합 기판(21)을 수평 상태로 끼워넣을 수 있는 기대(31)에 집합 기판(21)을 장착하여, 5 토르(torr)의 진공으로 하여 기포를 제거한다(준비 단계). 이어서, 집합 기판(21)의 상면측에 전술한 수지(32)를 인쇄하여 수지를 공급한다(제 1 인쇄 단계). 이 상태에서는, 집합 기판(21)상의 전자부품(12)의 주위에는 기포 형상의 공간이 형성되어 있는 것이 많이 있다.
그 다음, 진공도를 예를 들어 150 토르정도까지 올려 차압(差壓)을 발생시켜, 상기 전자부품(12)의 주위공간에 수지를 충진시킨다(수지 충진 단계). 이렇게 하면, 수지(32)의 표면에는 함몰이 발생하기 때문에, 이 함몰내에 수지(32)를 충진하기 위하여, 진공도를 해제한 비진공 상태로 수지(32)를 다시 인쇄한다(제 2 인쇄 단계).
이어서, 수지(32)를 경화시키고 나서, 기대(31)로부터 집합 기판(21)을 분리하여, 수지층 형성 단계를 종료한다. 패킹제(22) 위에 형성되는 수지층(13)의 재료로서는 상술한 수지 이외에 금속 충진재를 포함하는 수지를 이용할 수 있다.
다음에, 수지층(13)을 형성한 집합 기판(21)을 다이싱(dicing) 장치를 이용하여 절단한다. 이 때, 각각의 기판(11) 사이의 경계선을 따라 매트릭스 형상으로 절단함으로써 전자 장치(10)의 본체를 얻을 수 있다(분리 단계). 이와 같이 다이싱 장치를 이용하여 절단하면 절단면이 매우 매끄러운 면으로 되어, 버어(burr) 다듬기 등의 정형을 동시에 실행할 수 있다. 또한, 수지층(13)이 방수성을 갖고 있기 때문에, 습식 절단 방법을 이용하는 것도 가능하다. 여기서, 전자 장치(10)의 본체란 리드 단자(15)가 장착되어 있지 않은 것을 의미한다.
그 다음, 전자 장치(10)의 본체에 리드 단자(15)를 접속함으로써 전자 장치(10)가 완성된다. 기판(11)의 랜드(14)와 리드 단자(15)와의 접속은 고융점 땜납을 이용하여 실행하는 것이 바람직하다. 이러한 고융점 땜납의 융점 온도는 모 회로 기판에 전자 장치(10)를 실장하는 데 이용하는 땜납의 융점보다도 높은 것이 바람직하다. 이와 같이 고융점 땜납을 이용함으로써, 전자 장치(10)를 모 회로 기판에 납땜할 때, 리드 단자(15)가 빠지는 일이 없어 접속불량의 발생을 방지할 수 있다.
전술한 제 1 실시예의 제조 방법에 의하면, 복수의 기판이 매트릭스 형상으로 연이어 설치된 집합 기판(21)을 이용하고 있기 때문에, 종래 기술에서의 기판재료의 낭비를 대폭 줄일 수 있다.
또한, 집합 기판(21)의 상태로 수지층(13)을 형성함과 동시에 집합 기판(21)의 분리와 동시에 버어 다듬기 등의 정형을 동시에 실행할 수 있기 때문에, 집합 기판을 이용하지 않고도 개개의 기판을 이용하여 제조하는 경우와 비교하여 공정 단계수가 절감된다. 또한, 수지 밀봉기술로서 공지된 트랜스퍼 성형기술을 이용하여 수지층(13)을 형성하는 경우, 금형이 필요하고, 프레스기가 필요하고, 밀봉한 것에 버어가 생기고, 공기가 들어가 밀봉한 것중에 기포(void)가 생기기 쉽다고 하는 결점이 있었지만, 진공 인쇄법을 이용함으로써 이들 모두 해소할 수 있다.
또한, 수지층(13)을 진공 인쇄법에 의해서 형성하고 있기 때문에, 전자부품(12)의 주위에 간극이 없이 수지층(13)을 형성할 수 있어서, 전자 장치(10)의 내구성을 높일 수 있다.
또한, 상기 전자 장치(10)는 수지층(13)이 진공 인쇄법에 의해서 형성되기 때문에, 수지층(13)의 표면을 평면에 형성할 수 있기 때문에 자동 장착기에 의한 흡착이 용이하다. 게다가, 고밀도 실장이 매우 용이하다.
또한, 패킹을 실시한 경우, 금속 충진재를 포함한 수지를 이용하여 수지층(13)을 형성하더라도 절연 저항을 높게 할 수 있다.
통상, 패킹단계에 있어서, 상기 패킹제(22)를 스프레이하거나 블러싱하여도 무방하고, 필름을 붙이는 것도 가능하다. 또한, 패킹제(22) 코팅을 하지 않더라도 충분한 내구성을 얻을 수 있다.
또한, 집합 기판을 절단하는데 다이싱 장치를 이용하였지만, 이에 한하지 않고, 레이저, 물, 와이어 등으로 집합 기판을 각 기판으로 절단하는 것도 가능하다. 이 경우, 기판 형상을 환형, 삼각형, 다른 다각형, 혹은 본 발명의 전자 장치를 수납하는 케이스에 맞추어 융통성있게 정형할 수 있다.
또한, 본 실시예에서는 전자 장치(10)의 기능을 특별히 한정하지 않고 있지만, 본 발명은 각종 전자 장치에 적용할 수 있다. 예를 들어, 고주파 전력 증폭기, 전자볼륨, DC/DC 컨버터, FET 스위치, 소전력 원격계측기(telemeter), 키 없는(keyless) 송신기, 인버터 등과 같은 전자 장치에 적용할 수 있다.
다음에는 도 6을 참조하여 본 발명의 제 2 실시예를 설명한다.
도 6은 본 발명의 제 2 실시예에 따른 전자 장치를 나타내는 외관사시도이 고, 도 7은 도 6에서 A-A 화살표 방향으로 절단한 단면도이다.
중간층(16)은 실리콘이나 고무 등 절연성을 갖는 탄성 부재로 이루어지고, 기판(11)의 상면과 전자부품(12)의 표면을 피복하도록 형성되어 있다.
다음에는 전술한 전자 장치(10)의 제조 방법을 도 8에 도시된 단계 설명도를 참조하여 설명한다.
우선, 복수의 전자 장치(10)의 기판(11)이 매트릭스 형상으로 연이어 설치된 집합 기판(21)을 형성한다(집합기판 제조단계). 이 때, 16개의 기판(11)이 4×4의 매트릭스 형상으로 배치된 집합 기판(21)이 형성되었다.
이어서, 집합 기판(21)의 상면에 전자부품(12)을 실장한 후(전자부품 실장 단계), 집합 기판(21)의 상면에 전자부품(12)을 피복하도록 절연성의 탄성 부재를 피복하여 중간층(16)을 형성한다(중간층 형성 단계). 여기서, 중간층(16)은 절연, 방수, 보호, 특히, 기판(11)이나 땜납 및 수지층(13)의 열팽창 및 이들간의 열팽창률의 차이에 의해 발생하는 응력 완화를 목적으로 피복되어 있으며, 절연성 탄성 부재로서는 예를 들어 아크릴계, 우레탄계, 실리콘계, 불소계, 고무계, 비닐계, 폴리에스테르계, 페놀계, 에폭시계, 왁스계 등의 도료 재료를 사용할 수 있다.
그 다음, 제 1 실시예와 같이 하여 수지층(13)을 형성하고, 다이싱 장치를 이용하여 절단하고, 리드 단자(15)를 접속하여 전자 장치(10)가 완성된다.
이렇게 하여 생성된 전자 장치(10)는 기판(11) 및 전자부품(12)과 수지층(13)과의 사이에 절연성 탄성부재로 이루어지는 중간층(16)이 제공되어 있기 때문에, 기판(11)이나 땜납 및 수지층(13)의 열팽창 및 이들 간의 열팽창률 차이에 의해 발생되는 응력을 완화시킬 수 있다. 즉, 모 회로 기판과 전자 장치(10)간의 접속 단계(리플로우 등)에서, 땜납의 이동이나 유출을 방지할 수 있음과 동시에, 전자부품(12)의 크랙 발생을 방지할 수 있다.
통상, 중간층 형성 단계에서, 진공 인쇄법을 이용하는 것도 가능하고, 액상의 탄성 부재를 스프레이 또는 붓칠 도장하는 것도 가능하다.
다음에는 도 9를 참조하여 본 발명의 제 3 실시예를 설명한다.
본 발명의 제 3 실시예의 제조 방법은 다음과 같다.
도 9는 제 3 실시예에 따른 전자 장치(40)를 나타내는 외관 사시도이다. 도면에 있어서, 전술한 제 1 실시예와 동일 구성 부분은 동일 부호로 나타내며, 그에 대한 설명은 생략한다. 또한, 제 3 실시예와 제 1 실시예의 다른 점은 수지층(13)의 상면에 금속층(17)이 형성되어 있다는 것이다. 이와 같이 금속층(17)을 형성하여 전자계 차폐 효과를 갖게 함으로써, EMC(Electro-Magnetic Compatibility) 대책에 효과를 발휘할 수 있다.
상기 전자 장치(40)는 다음과 같은 과정을 통하여 제조된다.
즉, 도 10에 도시된 바와 같이 복수의 전자 장치(40)의 기판(11)이 매트릭스형상으로 연이어 설치된 집합 기판(21)을 형성하여(집합 기판 제조단계), 집합 기판(21)의 상면에 전자부품(12)을 실장한 후(전자부품 실장 단계), 집합 기판(21)의 상면에 전자부품(12)을 피복하도록 패킹제(22)를 코팅한다(패킹 단계).
그 다음, 집합 기판(21)의 상면측에 전술한 바와 마찬가지의 진공 인쇄법을 이용하여 수지층(13)을 형성한다(수지층 형성 단계).
또한, 수지층(13)의 상면에 금속층(17)을 형성한다(금속층 형성 단계). 여기서,수지층(13)의 상면에 금속 충진재가 분산된 수지를 도포하여 경화시킴으로써 금속층(17)을 형성하였다.
그 다음, 금속층(17)이 형성된 집합 기판(21)을 다이싱 장치 등을 이용하여 절단한다. 이 때, 개개의 기판(11)사이의 경계선을 따라 매트릭스 형상으로 절단함으로써 전자 장치(40)의 본체를 얻을 수 있다(분리 단계). 여기서, 전자 장치(40)의 본체라는 것은 리드 단자(15)가 장착되어 있지 않은 상태의 것을 의미한다.
이와 같이 다이싱 장치를 이용하여 절단하면 절단면이 매우 매끄러운 면으로되어, 버어 다듬기 등의 정형을 동시에 실행할 수 있다. 또한, 수지층(13)이 방수성을 갖고 있기 때문에, 습식 절단 방법을 이용하는 것도 가능하다.
그 다음, 전자 장치(40)의 본체에 리드 단자(15)를 접속하면 전자 장치(40)가완성된다.
또한, 금속층(17)의 형성에 있어서, 금속막을 붙이거나 통상의 금속막 형성기술을 이용하는 것도 가능하다. 또한, 금속 충진재를 포함하는 수지를 막형상으로 형성하는 것도 가능하다.
다음에는 도 11을 참조하여 본 발명의 제 4 실시예를 설명한다.
도 11은 본 발명의 제 4 실시예에 따른 전자 장치(50)를 도시하는 외관 사시도이고, 도 12는 그 수지층을 제거한 외관 사시도이다. 도면에 있어서, 전술한 제 1 실시예와 동일 구성 부분은 동일 부호로 나타내며, 그에 대한 설명은 생략한다. 또한, 제 4 실시예와 제 1 실시예의 차이점은 제 1 실시예에서의 리드 단자(15) 대 신 수지층(13)의 측면에 노출된 단자 전극(51)을 제공하는 것이다.
즉, 제 1 실시예에 있어서의 기판(11) 대신에 하면에 리드 단자 접속용의 랜드가 형성되지 않고, 상면(부품 실장면)에 단자 전극 접속용의 랜드(14')가 형성되어 있는 기판(11')을 이용했다. 랜드(14')는 기판(11')의 하나의 긴 변을 따라서 4개 형성되어 있고, 각각의 랜드(14')에 원주 형상의 단자 전극(51)이 납땜되어 있다. 또한, 단자 전극(14')의 일측 단면은 기판(11')의 측면 및 수지층(13)의 측면을 포함하는 평면내에 위치하여 외부에 노출되어 있다. 여기서, 4개의 단자 전극(51)중의 하나는 접지용, 하나는 전원 공급용, 하나는 신호 입력용, 하나는 신호 출력용으로 할당되어 있다.
전술한 구성으로 이루어지는 전자 장치(50)는 기판(11') 및 수지층(13)의 측면을 모 회로 기판에 대향시켜 실장할 수 있어, 실장면적의 절감 및 이에 따른 고밀도 실장이 가능하다. 또한, 자동 실장기를 사용한 모 회로 기판에의 실장도 용이하게 실행할 수 있는 것은 전술한 바와 마찬가지이다. 또한, 단자 전극(51)의 노출 위치가 단지 일측면이기 때문에, 그 노출위치를 이용하여 실장 방향을 쉽게 알 수 있다.
다음에는 도 13을 참조하여 본 발명의 제 5 실시예를 설명한다.
도 13은 제 5 실시예에 따른 전자 장치(60)를 나타내는 외관 사시도이고, 도 14는 그 중간층 및 수지층을 제외한 외관 사시도이다. 도면에 있어, 전술한 제 4 실시예와 동일구성 부분은 동일 부호로 나타내며, 그에 대한 설명을 생략한다. 또한, 제 5 실시예와 제 4 실시예와의 차이는 제 4 실시예에서의 단자 전극(51) 대신 스루 홀 도체(55)와 금속판(57)을 수지층(13) 및 중간층(16)의 측면에 노출시킨 단자 전극(54)이 제공되어 있다는 것이다.
즉, 제 4 실시예의 기판(11') 대신 반으로 절단된 스루홀 도체(55)가 일측면에 노출되어 있는 기판(61)을 이용했다. 스루홀 도체(55)는 기판(61)의 하나의 긴 변을 따라 4개 형성되어 있고, 각각의 스루홀 도체(55)의 상부 개구에는 이 개구를 막는 금속판(57)이 납땜되어 있다. 또한, 스루홀 도체(55)의 오목부 내부에 땜납(56)을 충진하는 것도 가능하다. 또한, 스루홀 도체(55), 땜납(56) 및 금속판(57)은 기판(61)의 측면, 수지층(13) 및 중간층(16)의 측면을 포함하는 평면내에 위치하여, 외부에 노출되어 있다. 여기서, 4개의 단자 전극(54)중의 하나는 접지용, 하나는 전원 공급용, 하나는 신호 입력용, 하나는 신호 출력용으로 할당되어 있다.
전술한 구성으로 이루어지는 전자 장치(60)는 제 4 실시예와 같이, 기판(61), 수지층(13) 및 중간층(16)의 측면을 모 회로 기판에 대향시켜 실장할 수 있어서, 실장 면적의 절감 및 고밀도 실장이 가능해진다. 또한, 자동 실장기를 사용한 모 회로 기판에의 실장도 용이하게 실행할 수 있는 것은 전술한바와 마찬가지이다. 또한, 단자 전극(54)의 노출위치가 단지 일측면뿐이기 때문에, 이 노출위치에 근거하여 실장 방향을 용이하게 인식할 수 있다.
다음에는 도 15를 참조하여 본 발명의 제 6 실시예를 설명한다.
도 15는 본 발명의 제 6 실시예에 따른 전자 장치(80)를 도시하는 외관도이고, 도 16은 도 15에서의 수지부를 제거한 A-A 화살표 방향의 측면도이고, 도 17은 그 단자 장착면을 도시하는 외관도이다. 도면에 있어, 전술한 제 1 실시예와 동일구성 부분은 동일 부호로 나타내며, 그에 대한 설명을 생략한다. 또한, 제 6 실시예와 제 1 실시예의 차이점은 다수의 접속 단자를 갖는 페이스다운 본딩(facedown bonding)형의 전자부품(83)을 실장한 기판(81)을 형성하고, 이 전자부품(83) 주위의 소정 공간에만 수지를 충진하고 수지부(84)를 형성한 것이다.
즉, 페이스다운 본딩형의 전자부품(83)은 도 16에 도시된 바와 같이 기판(81)의 주면과의 사이에 복수의 접속 단자를 갖고 있기 때문에, 기판(81)과 전자부품(83)과의 사이에 간격(85)이 형성된다. 이 때문에, 이들의 접속 단자사이의 단락이 생기기 쉬워짐과 동시에 전자부품(83)의 실장 강도가 낮아진다. 이러한 전자부품(83)에 대하여만 상기 수지부(84)를 형성하여, 상기 단락을 방지함과 동시에, 고착 강도를 높인 것이다. 본 실시예에 있어서, 기판(81)과 전자부품(83)과의 사이의 간격에도 간극없게 수지가 충진되어 있다.
다음에는 도 18내지 도 20를 참조하여 상기 전자 장치(80)의 제조 방법의 일례를 설명한다.
도 18에 도시된 바와 같이 복수의 전자 장치(80)의 기판(81)이 매트릭스 형상으로 연이어 설치된 집합 기판(86)을 형성하여(집합 기판 제조 단계), 집합 기판(86)의 상면에 전자부품(12, 83)을 실장한다(전자부품 실장 단계).
그 다음, 전자부품(83)의 주위에 수지부(84)를 형성한다(수지부 형성 단계). 이 수지부 형성 단계에서는 먼저 도 18에 도시된 바와 같이 주위를 진공 상태로 하여 전자부품(83)을 감싸도록 점성을 갖는 수지(87)를 배치한다. 이 때, 기판(81)과 수지(87)의 사이에 간극이 발생되지 않도록 수지(87)를 배치하는 것이 바람직하다.
이 상태에서, 기판(81)과 전자부품(83)과의 사이의 간격(85)에는 수지(87)가 충진되지 않는다. 또한, 전자부품(83)의 주위에는 수지(87)가 충진되지 않는 공간이 존재한다.
이어서, 주위를 비진공 상태로 하면, 도 19에 도시된 바와 같이 수지(87)의 주위의 공기압에 의해 전자부품(83) 주위의 간격(85)이나 공간에 수지(87)가 충진된다. 그 다음, 수지(87)를 경화시킴으로써 수지부(84)가 형성된다.
다음에는 수지부(84)가 형성된 집합 기판(86)이 다이싱 장치 등을 이용하여 절단된다. 이 때, 개개의 기판(81) 사이의 경계선을 따라 매트릭스 형상으로 절단함으로써 전자 장치(80)의 본체를 얻을 수 있다(분리 단계). 여기서, 전자 장치(80)의 본체라는 것은 리드 단자(15)가 장착되어 있지 않은 상태의 것을 의미한다.
이와 같이 다이싱 장치를 이용하여 절단하면 절단면이 매우 매끄러운 면으로 되어, 버어 다듬기 등의 정형을 동시에 실행할 수 있다. 또한, 수지부(84)가 방수성을 갖고 있기 때문에, 습식 절단 방법을 이용하는 것도 가능하다.
그 다음, 전자 장치(80)의 본체에 리드 단자(15)를 접속하면 전자 장치(80)가 완성된다(단자 장착 단계).
또한, 하나의 전자부품 주위에만 수지부(84)를 형성하는 경우, 혹은 수지(87)의 확장을 방지하여 희망하는 영역에만 수지부(84)를 형성하는 경우에는 수지(87)로서 점성도가 높은 것을 사용하는 것이 바람직하다. 또한, 수지(87)의 점 성도에 따라서 수지부 형성 단계에서의 진공도를 조정함으로써 간극이 없도록 수지(87)를 충진할 수 있다.
또한, 수지부(84)의 표면에만 금속막이나 금속층, 혹은 전자계 차폐층을 형성하는 것도 전술한 바와 같이 금속 충진재 등이 분산된 수지를 이용하면 용이하게 가능하다.
전술한 각각의 실시예는 본 발명의 구체예이며 본 발명이 이들만으로 한정되는 것은 아니다. 본 발명은 특허청구범위에 기재한 바대로 상기 각 실시예에 있어서의 구성을 조합시킨 혹은 분리한 전자 장치 및 그 제조 방법도 포함한다. 예를 들어, 제 4 실시예(도 11, 도 12 참조)와 같이 단자 전극을 배치하는 경우, 기판의 주면의 전역에 수지층을 형성하지 않고도 단자 전극이 피복된 부분에만 수지층을 형성하는 것도 가능하다. 이렇게 하여도 단자 전극의 단면을 저면으로 하여 전자 장치를 모 회로 기판에 실장하는 것이 가능해진다.
또한, 수지층 및 수지부를 형성하지 않는 전자 장치를 제조하는 경우에도 전술한 제조 방법을 응용함으로써 기판 재료의 낭비를 줄일 수 있어 비용절감을 도모할 수 있다.
이상에서 설명한 바와 같이 본 발명의 청구항 1 내지 청구항 11에 기재된 전자 장치의 제조 방법에 의하면, 복수의 기판이 매트릭스 형상에 연이어 설치된 집합 기판을 이용하여, 최종적으로 집합 기판을 분리하여 전자 장치를 얻기 때문에, 기판 재료의 낭비를 대폭 절감할 수 있다. 또한, 집합 기판의 분리와 동시에 버어 다듬기 등의 정형을 동시에 실행할 수 있다. 또한, 집합 기판의 상태로 전자 부품을 피복하는 수지부를 형성하기 때문에, 집합 기판을 이용하지 않고 개개의 기판을 이용하여 제조하는 경우에 비하여 공정 단계수가 줄어든다. 또한, 절연성 탄성 부재로 이루어지는 중간층이 제공되어 있어서, 기판이나 땜납 및 수지층의 열팽창 및 이들간의 열팽창률의 차이에 의해서 발생하는 응력을 완화할 수 있기 때문에, 모 회로 기판과 전자 장치와의 사이의 접속단계(리플로우 등)시에, 땜납의 이동이나 유출을 방지할 수 있을 뿐아니라, 전자부품의 크랙 발생을 방지할 수 있다. 또한, 수지부를 진공 인쇄법에 의해서 형성함으로써, 수지부의 표면을 평면에 형성할 수 있기 때문에 자동 장착기에 의한 흡착이 용이하다.
또한, 청구항 12 내지 청구항 19에 기재된 전자 장치에 의하면, 청구항 1 내지 청구항 11의 제조 방법을 용이하게 적용할 수 있다. 또한, 고밀도 실장이 용이하게 가능하며, 자동 실장기를 사용한 모 회로 기판에의 실장도 가능해진다.
또한, 청구항 20에 기재된 수지 충진 방법에 의하면, 목적으로 하는 전자부품주위의 소정 공간에 대해서만 간극을 형성하지 않고도 수지를 충진할 수 있다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판;
    상기 기판의 주면에 실장된 전자 부품;
    상기 전자 부품의 주위의 소정 공간을 충진하도록 상기 기판의 주면에 형성된 절연성 탄성부재로 이루어지는 제1수지부;
    상기 전자 부품의 주위의 소정 공간을 충진하도록 상기 기판의 주면에 형성된 제2수지부; 및
    외부에 노출한 단자 전극을 포함하는 것을 특징으로 하는 전자 장치.
  13. 기판;
    상기 기판의 주면에 실장된 전자 부품;
    상기 전자 부품의 주위의 소정 공간을 충진하도록 상기 기판의 주면에 형성된 수지부; 및
    외부에 노출한 단자 전극을 포함하고
    상기 수지부의 표면의 소정 영역에 전자계 차폐층, 방열층 및 금속층 중의 적어도 하나가 형성되어 있는 것을 특징으로 하는 전자 장치
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 기판은 소정 두께의 직육면체 형상을 하고 있는 것을 특징으로 하는 전자 장치.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 수지부는 상기 기판의 주면 전역에 소정 두께로 형성된 직육면체 형상을 가지며, 상기 수지부의 측면은 상기 기판의 측면과 동일 평면내에 위치하는 것을 특징으로 하는 전자 장치.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 수지부는 상기 기판의 주면 전역에 소정 두께로 형성된 직육면체 형상을 가지며,
    상기 단자 전극은 상기 수지부에 매설되어 있으며, 그의 단면은 상기 수지부의 측면 및 상기 기판의 주면에 평행한 면의 적어도 하나와 동일면내에 노출하고 있는 것을 특징으로 하는 전자 장치.
  17. 제 12 항 또는 제 13 항에 있어서,
    상기 수지부는 페라이트 충진재 및 금속 충진재 중의 적어도 하나가 분산된 수지로 이루어진 것을 특징으로 하는 전자 장치.
  18. 제 12 항 또는 제 13 항에 있어서,
    상기 수지부는 절연성, 내열성, 수성 또는 내약품성의 적어도 어느 하나의 수지로 이루어진 것을 특징으로 하는 전자 장치.
  19. 삭제
  20. 삭제
KR1020000039249A 1999-07-13 2000-07-10 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법 KR100691076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11198987A JP2001024312A (ja) 1999-07-13 1999-07-13 電子装置の製造方法及び電子装置並びに樹脂充填方法
JP1999-198987 1999-07-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123117A Division KR100771754B1 (ko) 1999-07-13 2006-12-06 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법

Publications (2)

Publication Number Publication Date
KR20010015261A KR20010015261A (ko) 2001-02-26
KR100691076B1 true KR100691076B1 (ko) 2007-03-09

Family

ID=16400235

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000039249A KR100691076B1 (ko) 1999-07-13 2000-07-10 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법
KR1020060123117A KR100771754B1 (ko) 1999-07-13 2006-12-06 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060123117A KR100771754B1 (ko) 1999-07-13 2006-12-06 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법

Country Status (6)

Country Link
US (2) US6628526B1 (ko)
JP (1) JP2001024312A (ko)
KR (2) KR100691076B1 (ko)
CN (1) CN1209802C (ko)
HK (1) HK1032882A1 (ko)
TW (1) TW529323B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040177921A1 (en) * 2001-06-29 2004-09-16 Akira Yamauchi Joining method using anisotropic conductive adhesive
US6849806B2 (en) * 2001-11-16 2005-02-01 Texas Instruments Incorporated Electrical apparatus having resistance to atmospheric effects and method of manufacture therefor
JP4171218B2 (ja) * 2002-01-23 2008-10-22 三菱電機株式会社 表面実装モジュール
US7723162B2 (en) * 2002-03-22 2010-05-25 White Electronic Designs Corporation Method for producing shock and tamper resistant microelectronic devices
JP4357817B2 (ja) 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
EP1568799A4 (en) * 2002-12-03 2008-12-17 Furukawa Electric Co Ltd METALWORK F R ELECTRICAL ELECTRONIC COMPONENT
WO2004060034A1 (ja) 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
US7215204B2 (en) * 2004-12-29 2007-05-08 Agere Systems Inc. Intelligent high-power amplifier module
US7433192B2 (en) * 2004-12-29 2008-10-07 Agere Systems Inc. Packaging for electronic modules
WO2007026439A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 基板構造
US7432601B2 (en) * 2006-10-10 2008-10-07 Powertech Technology Inc. Semiconductor package and fabrication process thereof
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7476563B2 (en) * 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US20080176359A1 (en) * 2007-01-18 2008-07-24 Nokia Corporation Method For Manufacturing Of Electronics Package
JP2008300686A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 集積回路
ATE547926T1 (de) * 2007-08-09 2012-03-15 Panasonic Corp Schaltungsmodul und das modul verwendende elektronische einrichtung
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP2009129930A (ja) * 2007-11-19 2009-06-11 Mitsumi Electric Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
JP5510461B2 (ja) * 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
JP5088396B2 (ja) * 2010-05-20 2012-12-05 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
JP5673123B2 (ja) * 2011-01-19 2015-02-18 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
JP5516536B2 (ja) * 2011-09-14 2014-06-11 株式会社村田製作所 電子部品モジュールの製造方法
JP2013187251A (ja) * 2012-03-06 2013-09-19 Sohki:Kk 電子装置の冷却システムおよび方法
JP2013247243A (ja) * 2012-05-25 2013-12-09 Toshiba Corp 半導体発光装置
EP2742821B1 (fr) * 2012-12-17 2015-09-09 The Swatch Group Research and Development Ltd. Procédé de fabrication d'un dispositif électronique portable flexible
JP5526250B2 (ja) * 2013-03-19 2014-06-18 オリンパス株式会社 実装構造体の製造方法
CN104797124B (zh) * 2014-01-20 2018-07-03 联想(北京)有限公司 一种屏蔽方法及电子设备
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201400396WA (en) 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
JPWO2015141802A1 (ja) 2014-03-20 2017-04-13 オリンパス株式会社 実装構造体の製造方法、実装用治具、実装構造体の製造装置、撮像装置および内視鏡装置
JP6661890B2 (ja) * 2014-05-21 2020-03-11 日亜化学工業株式会社 発光装置
US20160105984A1 (en) * 2014-10-09 2016-04-14 International Rectifier Corporation Power Unit with Conductive Slats
JP6668358B2 (ja) * 2015-01-08 2020-03-18 セコ・エッセ・ピ・アＳｅｋｏ Ｓ．Ｐ．Ａ． ペリスタルティック・ポンプ
JP6468036B2 (ja) * 2015-04-06 2019-02-13 株式会社デンソー 電子制御装置
JP2017195318A (ja) * 2016-04-22 2017-10-26 株式会社明電舎 集合基板
SG10201604384YA (en) 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
CN111465312A (zh) * 2020-04-14 2020-07-28 杭州洛微科技有限公司 基于周期性阵列排布的光电产品封装生产方法
CN114340265B (zh) * 2021-12-30 2024-04-16 Oppo广东移动通信有限公司 壳体组件及其制备方法和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162742A (ja) * 1994-12-05 1996-06-21 Gastar Corp 燃焼装置の制御基板及びそのモールド方法
KR19980058485A (ko) * 1996-12-30 1998-10-07 김영환 칩 스케일 패키지의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0791446B2 (ja) * 1987-03-31 1995-10-04 株式会社東芝 樹脂封止半導体装置
WO1989001873A1 (en) * 1987-08-26 1989-03-09 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
US5346743A (en) * 1992-03-13 1994-09-13 Kabushiki Kaisha Toshiba Resin encapsulation type semiconductor device
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
JPH0763115B2 (ja) * 1993-03-25 1995-07-05 日本電気株式会社 高周波モジュール装置及びその製造方法
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
WO1995026885A1 (fr) * 1994-03-31 1995-10-12 Ibiden Co., Ltd. Dispositif de montage d'un composant electronique
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
US5847930A (en) * 1995-10-13 1998-12-08 Hei, Inc. Edge terminals for electronic circuit modules
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
US5700981A (en) * 1996-02-08 1997-12-23 Micron Communications, Inc. Encapsulated electronic component and method for encapsulating an electronic component
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP3799921B2 (ja) * 1999-12-24 2006-07-19 株式会社豊田自動織機 容量可変型圧縮機の制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162742A (ja) * 1994-12-05 1996-06-21 Gastar Corp 燃焼装置の制御基板及びそのモールド方法
KR19980058485A (ko) * 1996-12-30 1998-10-07 김영환 칩 스케일 패키지의 제조방법

Also Published As

Publication number Publication date
US6628526B1 (en) 2003-09-30
KR100771754B1 (ko) 2007-10-30
CN1209802C (zh) 2005-07-06
KR20070015484A (ko) 2007-02-05
HK1032882A1 (en) 2001-08-03
TW529323B (en) 2003-04-21
JP2001024312A (ja) 2001-01-26
KR20010015261A (ko) 2001-02-26
US20030184985A1 (en) 2003-10-02
CN1280455A (zh) 2001-01-17

Similar Documents

Publication Publication Date Title
KR100691076B1 (ko) 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법
JP4662324B2 (ja) 回路モジュール
US8021925B2 (en) Thermal paste containment for semiconductor modules
EP3499560B1 (en) Semiconductor module and method for producing the same
US5893726A (en) Semiconductor package with pre-fabricated cover and method of fabrication
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN1306476A (zh) 电子器件胶粘剂预制盖的制造方法
KR960000711B1 (ko) 반도체장치 및 그 제조방법
CN102339763B (zh) 装配集成电路器件的方法
JP2008288610A (ja) 回路モジュールの製造方法
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
GB2286084A (en) Electronic package with thermally conductive support
KR101477392B1 (ko) 전자 소자 모듈
CN104766840A (zh) 电子元件模块
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
JP3842229B2 (ja) 回路モジュール
CN100444358C (zh) 局部放电减少的绝缘功率半导体模块及制造方法
JP2001168493A (ja) 電子装置の製造方法及び電子装置
JP2001168493A5 (ko)
KR20180103661A (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
CN113380756A (zh) 半导体电路及其制造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
CN214848585U (zh) 封装基板及封装结构
JP3413135B2 (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 13