CN104797124B - 一种屏蔽方法及电子设备 - Google Patents

一种屏蔽方法及电子设备 Download PDF

Info

Publication number
CN104797124B
CN104797124B CN201410025856.4A CN201410025856A CN104797124B CN 104797124 B CN104797124 B CN 104797124B CN 201410025856 A CN201410025856 A CN 201410025856A CN 104797124 B CN104797124 B CN 104797124B
Authority
CN
China
Prior art keywords
line
face
electronic equipment
encapsulating
system board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410025856.4A
Other languages
English (en)
Other versions
CN104797124A (zh
Inventor
杜树安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201410025856.4A priority Critical patent/CN104797124B/zh
Publication of CN104797124A publication Critical patent/CN104797124A/zh
Application granted granted Critical
Publication of CN104797124B publication Critical patent/CN104797124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种屏蔽方法及电子设备,用于解决现有技术中存在的具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题。该屏蔽方法,应用于具有集成模块的电子设备中,该方法包括:对所述集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,所述灌胶胶层能够包裹所述第一面上的所有表贴器件,其中,所述绝缘材料的热膨胀系数小于阈值;在所述灌胶胶层的外表面上设置一层屏蔽层,以屏蔽外部信号对所述第一面上的所有表贴器件的干扰,所述屏蔽层与所述灌胶胶层相贴合。

Description

一种屏蔽方法及电子设备
技术领域
本发明涉及电子技术领域,尤其涉及一种屏蔽方法及电子设备。
背景技术
随着科学技术的不断发展,电子技术也得到了飞速的发展,电子产品的种类也越来越多,人们也享受到了科技发展带来的各种便利。现在人们可以通过各种类型的电子设备,享受随着科技发展带来的舒适生活。
目前,许多电子设备中采用SIP(System In a Package,系统级封装)的集成模块,也就是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能,如图1所示,该集成模块的双面表贴者多个表贴器件11,模块引脚12分布在基板10下表面四周。在制造电子设备的主板时,只需将封装好的集成模块焊接在系统板上即可,但是为了屏蔽系统板上以及电子设备内部其他器件对SIP集成模块的干扰,如图2所示,在系统板上焊接屏蔽罩21,将集成模块上得表贴器件罩住,以对该模块进行屏蔽。
但本申请发明人在实现本发明实施例中技术方案的过程中,发现上述技术至少存在如下技术问题:
为了达到较好的屏蔽效果,仍参考图2,屏蔽罩21在设置时必须与集成模块中最高的表贴器件11保持一定距离,同时屏蔽罩21自身还具有一定厚度以及屏蔽罩21还需要与电子设备的背板22保持一定距离,就导致电子设备的厚度较大,但是如果缩屏蔽罩21与集成模块中最高的器件的距离的话,又不能够达到理想的屏蔽效果,所以,就存在具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题。
发明内容
本发明提供一种屏蔽方法及电子设备,用于解决现有技术中存在的具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题。
本发明通过本申请的一个实施例,提供一种屏蔽方法,应用于具有集成模块的电子设备中,该方法包括:对所述集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,所述灌胶胶层能够包裹所述第一面上的所有表贴器件,其中,所述绝缘材料的热膨胀系数小于阈值;在所述灌胶胶层的外表面上设置一层屏蔽层,以屏蔽外部信号对所述第一面上的所有表贴器件的干扰,所述屏蔽层与所述灌胶胶层相贴合。
可选的,在所述在所述灌胶胶层的外表面上设置一层屏蔽层之后,所述方法还包括:将所述集成模块焊接在电子设备的系统板的第一侧上;在所述系统板与金属架之间设置至少两个导电体,连接所述系统板和所述金属架,使得所述至少两个导电体与所述金属架形成屏蔽结构,以屏蔽外部信号对所述基板的第二面上的所有表贴器件的干扰,其中,所述金属架设置在所述系统板与所述第一侧相对的第二侧,当所述电子设备所受外力小于等于预设值时,所述金属架能够固定所述系统板,使得所述系统板与所述金属架的相对位置不变,所述第二面是与所述第一面相背的表面。
可选的,在所述灌胶胶层的外表面上设置一层屏蔽层,具体为:在所述灌胶胶层的外表面电镀一层屏蔽层;或,在所述灌胶胶层的外面喷涂一层屏蔽层。
可选的,所述对集成模块的基板的第一面采用绝缘材料进行灌胶,具体为:对所述第一面采用树脂材料进行灌胶。
本发明通过本申请的另一个实施例,提供一种电子设备,包括:系统板;集成模块,焊接在所述系统板第一侧上,包括N个表贴器件以及基板,其中,所述N个表贴器件中的M个表贴器件表贴在所述基板的第一面上,N为正整数,M为小于N的正整数;灌胶胶层,由热膨胀系数小于阈值的绝缘材料制成,所述灌胶胶层包裹所述M个表贴器件,所述灌胶胶层的厚度大于所述M个表贴器件中最高的表贴器件的高度;屏蔽层,设置在所述灌胶胶层的外表面上。
可选的,所述N个表贴器件中的N-M个表贴器件表贴在所述基板的第二面,所述第一面与所述第二面相背;所述电子设备还包括:金属架,设置在所述系统板与所述第一侧相对的第二侧,当所述电子设备所受外力小于等于预设值时,所述金属架能够固定所述系统板,使得所述系统板与所述金属架的相对位置不变;至少两个导电体,设置在所述系统板与所述金属架之间,连接所述系统板与所述金属架。
可选的,所述绝缘材料具体为树脂材料。
本发明的有益效果:
由于对集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,灌胶胶层能够包裹第一面上的所有表贴器件,能够屏蔽部分干扰,再在灌胶胶层的外表面上设置一层屏蔽层,屏蔽层与灌胶胶层相贴合,进一步的屏蔽外部的干扰,那么,当灌胶胶层刚刚好包裹所有表贴器件时,综合灌胶胶层与屏蔽层的共同作用,就能够达到较好的屏蔽效果,且此时屏蔽层距离表贴器件中的最高的器件特别近,那么,将该集成模块焊接在系统板上后,电子设备的厚度就会大大减小,这样,有效的解决了现有技术中存在的具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题,即保证了好的屏蔽效果,又减小了电子设备的厚度。
附图说明
图1为现有技术中的SIP集成模块的结构示意图;
图2为现有技术中的电子设备的结构示意图;
图3为本发明一实施例中的屏蔽方法的流程图;
图4为本发明一实施例中的电子设备的结构示意图。
具体实施方式
本发明提供一种屏蔽方法及电子设备,用于解决现有技术中存在的具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题。
本申请实施例中的技术方案为解决上述存在的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的问题,总体思路如下:
由于对集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,灌胶胶层能够包裹第一面上的所有表贴器件,能够屏蔽部分干扰,再在灌胶胶层的外表面上设置一层屏蔽层,屏蔽层与灌胶胶层相贴合,进一步的屏蔽外部的干扰,那么,当灌胶胶层刚刚好包裹所有表贴器件时,综合灌胶胶层与屏蔽层的共同作用,就能够达到较好的屏蔽效果,且此时屏蔽层距离表贴器件中的最高的器件特别近,那么,将该集成模块焊接在系统板上后,电子设备的厚度就会大大减小,这样,有效的解决了现有技术中存在的具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题,即保证了好的屏蔽效果,又减小了电子设备的厚度。
下面通过附图以及具体实施例对本发明技术方案做详细的说明,应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明,而不是对本发明技术方案的限定,在不冲突的情况下,本发明实施例以及实施例中的技术特征可以相互组合。
本发明通过本申请的一个实施例,提供一种屏蔽方法,应用于具有集成模块的电子设备中,该集成模块为SPI集成模块,在集成模块的基板的表面表贴着N个表贴器件,这些表贴器件构成一个完整的系统,实现一个功能,N为正整数。
如图3所示,该方法包括:
S301:对集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,灌胶胶层能够包裹第一面上的所有表贴器件,其中,绝缘材料的热膨胀系数小于阈值;
S302:在灌胶胶层的外表面上设置一层屏蔽层,以屏蔽外部信号对第一面上的所有表贴器件的干扰,屏蔽层与灌胶胶层相贴合。
下面对上述工艺流程进行详细的说明。
请结合图3及图4,集成模块的基板40第一面上表贴了M个表贴器件41,M大于等于1且小于等于N。首先,进行S301,采用绝缘材料进行灌胶,直到包裹第一面上所有的表贴器件41为止,形成灌胶胶层42,此时,灌胶胶层42的外表面平整的平面,灌胶胶层42的厚度大于M个表贴器件41中最高的表贴器件41的高度。较优的,当灌胶胶层42的厚度刚刚超过最高的表贴器件41的高度时,停止灌胶,或者灌胶胶层41超过最高的表贴器件42的部分的胶层厚度不超过一个门限值,如0.2mm、0.1mm,本申请不做具体限定。
在本实施例中,灌胶采用的绝缘材料可以为树脂材料,或者热膨胀系数不超过阈值的绝缘材料,如在tg点(Glass transition temperature,玻璃转换温度)以下时,热膨胀系数为7-12的材料,或者在tg点以上时,热膨胀系数为30~50的材料,本领域技术人员可以根据实际需要自行选择,本申请不做具体限定。
接下来,通过S301完成灌胶之后,进行S302:在灌胶胶层的外表面上设置一层屏蔽层,以屏蔽外部信号对第一面上的所有表贴器件的干扰,屏蔽层与灌胶胶层相贴合。
在本实施例中,在灌胶胶层42的外表面上通过电镀、喷涂等方式设置一层金属层,即屏蔽层43,此时,屏蔽层与灌胶胶层相贴合。那么,通过灌胶胶层42与屏蔽层43的共同作用屏蔽外部信号对第一面上的所有表贴器件41的干扰。
进一步,仍参考图4,在基板40与第一面相对的的第二面上还表贴着N个表贴器件中的N-M个表贴器件41,那么,在S302之后,将集成模块焊接在电子设备的系统板44的第一侧上,在系统板44与金属架45之间设置至少两个导电体46,如导电泡棉、导电橡胶,来连接系统板44和金属架45,使得至少两个导电体46与金属架45形成屏蔽结构,以屏蔽外部信号对基板40的第二面上的所有表贴器件41的干扰。
在本实施例中,金属架45也就是电子设备中的金属防滚架,设置在系统板44与第一侧相对的第二侧,当电子设备所受外力小于等于预设值时,金属架45能够固定系统板44,使得系统板44与金属架45的相对位置不变。由于采用至少两个导电体46连接系统版44与金属架45,使得至少两个导电体46和金属架45利用结构特性形成屏蔽结构,,而无需如图2所示的专门设置屏蔽罩23,也就不会如现有技术中为了节省空间将金属架24局部减薄,所以,并不影响金属架的机械强度。
需要说明的是,上述金属架所能承受的最大外力根据不同的结构设计取值不同,如5N、13N,本领域技术人员可以根据实际情况来取,本申请不做具体限制。
由上述可知,由于对集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,灌胶胶层能够包裹第一面上的所有表贴器件,能够屏蔽部分干扰,再在灌胶胶层的外表面上设置一层屏蔽层,屏蔽层与灌胶胶层相贴合,进一步的屏蔽外部的干扰,那么,当灌胶胶层刚刚好包裹所有表贴器件时,综合灌胶胶层与屏蔽层的共同作用,就能够达到较好的屏蔽效果,且此时屏蔽层距离表贴器件中的最高的器件特别近,那么,将该集成模块焊接在系统板上后,电子设备的厚度就会大大减小,所以,即保证了好的屏蔽效果,又减小了电子设备的厚度。进一步,由于采用至少两个导电体连接系统版与金属架,使得至少两个导电体和金属架利用结构特性形成屏蔽结构,而无需专门设置屏蔽罩,也就不会像现有技术中为了节省空间将金属架局部减薄,所以,并不影响金属架的机械强度。
基于同一发明构思,本发明通过本申请的另一个实施例,提供一种电子设备,该电子设备由上述一个或者多个实施例所述的工艺流程制成的。
请参考图4,该电子设备包括:系统板44;集成模块,焊接在系统板44第一侧上,包括N个表贴器件41以及基板40,其中,N个表贴器件41中的M个表贴器件41表贴在基板40的第一面上,N为正整数,M为小于N的正整数;灌胶胶层42,由热膨胀系数小于阈值的绝缘材料制成,灌胶胶层42包裹M个表贴器件41,灌胶胶层42的厚度大于M个表贴器件41中最高的表贴器件41的高度;屏蔽层43,设置在灌胶胶层42的外表面上。
在本实施例中,灌胶采用的绝缘材料可以为树脂材料,或者热膨胀系数不超过阈值的绝缘材料,如在tg点以下时,热膨胀系数为7~12的材料,或者在tg点以上时,热膨胀系数为30~50的材料,本领域技术人员可以根据实际需要自行选择,本申请不做具体限定。
进一步,N个表贴器件中的N-M个表贴器件41表贴在基板40的第二面,第一面与第二面相背;电子设备还包括:金属架45,设置在系统板44与第一侧相对的第二侧,当电子设备所受外力小于等于预设值时,金属架45能够固定系统板,使得系统板44与金属架45的相对位置不变;至少两个导电体46,设置在系统板44与金属架45之间,连接系统板44与金属架45。
需要说明的是,上述金属架所能承受的最大外力根据不同的结构设计取值不同,如5N、13N,本领域技术人员可以根据实际情况来取,本申请不做具体限制。
前述实施例中的屏蔽方法中的各种变化方式和具体实例同样适用于本实施例的电子设备,通过前述对屏蔽方法的详细描述,本领域技术人员可以清楚的知道本实施例中电子设备的实施方法,所以为了说明书的简洁,在此不再详述。
上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:
由于对集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,灌胶胶层能够包裹第一面上的所有表贴器件,能够屏蔽部分干扰,再在灌胶胶层的外表面上设置一层屏蔽层,屏蔽层与灌胶胶层相贴合,进一步的屏蔽外部的干扰,那么,当灌胶胶层刚刚好包裹所有表贴器件时,综合灌胶胶层与屏蔽层的共同作用,就能够达到较好的屏蔽效果,且此时屏蔽层距离表贴器件中的最高的器件特别近,那么,将该集成模块焊接在系统板上后,电子设备的厚度就会大大减小,这样,有效的解决了现有技术中存在的具有集成模块的电子设备无法兼顾集成模块的屏蔽效果以及电子设备的厚度的技术问题,即保证了好的屏蔽效果,又减小了电子设备的厚度。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种屏蔽方法,应用于具有集成模块的电子设备中,该方法包括:
对所述集成模块的基板的第一面采用绝缘材料进行灌胶,形成灌胶胶层,其中,所述灌胶胶层能够包裹所述第一面上的所有表贴器件,其中,所述绝缘材料的热膨胀系数小于阈值;
在所述灌胶胶层的外表面上设置一层屏蔽层,以屏蔽外部信号对所述第一面上的所有表贴器件的干扰,所述屏蔽层与所述灌胶胶层相贴合;
在所述在所述灌胶胶层的外表面上设置一层屏蔽层之后,所述方法还包括:
将所述集成模块焊接在电子设备的系统板的第一侧上;
在所述系统板与金属架之间设置至少两个导电体,连接所述系统板和所述金属架,使得所述至少两个导电体与所述金属架形成屏蔽结构,以屏蔽外部信号对所述基板的第二面上的所有表贴器件的干扰,其中,所述金属架设置在所述系统板与所述第一侧相对的第二侧,当所述电子设备所受外力小于等于预设值时,所述金属架能够固定所述系统板,使得所述系统板与所述金属架的相对位置不变,所述第二面是与所述第一面相背的表面。
2.如权利要求1所述的方法,其特征在于,在所述灌胶胶层的外表面上设置一层屏蔽层,具体为:在所述灌胶胶层的外表面电镀一层屏蔽层;或,在所述灌胶胶层的外面喷涂一层屏蔽层。
3.如权利要求1所述的方法,其特征在于,所述对集成模块的基板的第一面采用绝缘材料进行灌胶,具体为:对所述第一面采用树脂材料进行灌胶。
4.一种电子设备,包括:
系统板;
集成模块,焊接在所述系统板第一侧上,包括N个表贴器件以及基板,其中,所述N个表贴器件中的M个表贴器件表贴在所述基板的第一面上,N为正整数,M为小于N的正整数;
所述N个表贴器件中的N-M个表贴器件表贴在所述基板的第二面,所述第一面与所述第二面相背;
灌胶胶层,由热膨胀系数小于阈值的绝缘材料制成,所述灌胶胶层包裹所述M个表贴器件,所述灌胶胶层的厚度大于所述M个表贴器件中最高的表贴器件的高度;
屏蔽层,设置在所述灌胶胶层的外表面上;
所述电子设备还包括:
金属架,设置在所述系统板与所述第一侧相对的第二侧,当所述电子设备所受外力小于等于预设值时,所述金属架能够固定所述系统板,使得所述系统板与所述金属架的相对位置不变;
至少两个导电体,设置在所述系统板与所述金属架之间,连接所述系统板与所述金属架。
5.如权利要求4所述的电子设备,其特征在于,所述绝缘材料具体为树脂材料。
CN201410025856.4A 2014-01-20 2014-01-20 一种屏蔽方法及电子设备 Active CN104797124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410025856.4A CN104797124B (zh) 2014-01-20 2014-01-20 一种屏蔽方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410025856.4A CN104797124B (zh) 2014-01-20 2014-01-20 一种屏蔽方法及电子设备

Publications (2)

Publication Number Publication Date
CN104797124A CN104797124A (zh) 2015-07-22
CN104797124B true CN104797124B (zh) 2018-07-03

Family

ID=53561510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410025856.4A Active CN104797124B (zh) 2014-01-20 2014-01-20 一种屏蔽方法及电子设备

Country Status (1)

Country Link
CN (1) CN104797124B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176573A (zh) * 1996-09-11 1998-03-18 台湾光宝电子股份有限公司 利用金属罩灌胶隔离电磁波干扰的封装方法及装置
CN1280455A (zh) * 1999-07-13 2001-01-17 太阳诱电株式会社 电子装置的制造方法及电子装置以及树脂充填方法
CN101317268A (zh) * 2006-09-15 2008-12-03 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
CN103493198A (zh) * 2012-09-11 2014-01-01 华为终端有限公司 电子器件及电子器件制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176573A (zh) * 1996-09-11 1998-03-18 台湾光宝电子股份有限公司 利用金属罩灌胶隔离电磁波干扰的封装方法及装置
CN1280455A (zh) * 1999-07-13 2001-01-17 太阳诱电株式会社 电子装置的制造方法及电子装置以及树脂充填方法
CN101317268A (zh) * 2006-09-15 2008-12-03 香港应用科技研究院有限公司 具有emi屏蔽的叠层多芯片封装
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
CN103493198A (zh) * 2012-09-11 2014-01-01 华为终端有限公司 电子器件及电子器件制造方法

Also Published As

Publication number Publication date
CN104797124A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
CN102956354B (zh) 上面具有多层陶瓷电容器的电路板的安装结构
TWI460843B (zh) 電磁屏蔽結構及其製作方法
KR20180036676A (ko) 패키지와 기판 또는 다른 패키지 사이의 영역의 일부분에 언더필 재료를 포함하는 패키지를 구비한 전자 장치
US20140252544A1 (en) Dc/ ac dual function power delivery network (pdn) decoupling capacitor
JP2010153505A5 (zh)
GB2488265A (en) Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
SG196754A1 (en) Diffusion barrier for surface mount modules
WO2009069308A1 (ja) 放熱構造体基板とこれを用いたモジュール及び放熱構造体基板の製造方法
US20090014847A1 (en) Integrated circuit package structure with electromagnetic interference shielding structure
TW200638814A (en) Thermal enhanced low profile package structure and method for fabricating the same
TW200629490A (en) Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
WO2012061091A3 (en) Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
CN104966702A (zh) 半导体封装件
JP2017017238A5 (zh)
JP5837137B2 (ja) 電子部品内臓印刷回路基板及びその製造方法
KR101586812B1 (ko) 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
WO2012050333A3 (en) Radiant heat circuit board, method of manufacturing the same, heat generating device package having the same, and backlight
TW200612440A (en) Polymer-matrix conductive film and method for fabricating the same
CN101546743B (zh) 半导体器件的安装结构体及使用安装结构体的电子设备
CN106304611A (zh) 电路板及其制造方法、应用该电路板的电子装置
CN104797124B (zh) 一种屏蔽方法及电子设备
KR101923469B1 (ko) 휴대형 전자장치 및 그 이미지 캡처 모듈과 캐리어 어셈블리
KR102323557B9 (ko) 산화물 절연 피복된 본딩 와이어를 포함하는 반도체 패키지, 이를 포함하는 전자 시스템, 및 이를 포함하는 배터리 모듈
US8988891B2 (en) Micro and millimeter waves circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant