CN111640677B - 一种凹槽内芯片放置方法 - Google Patents

一种凹槽内芯片放置方法 Download PDF

Info

Publication number
CN111640677B
CN111640677B CN202010588938.5A CN202010588938A CN111640677B CN 111640677 B CN111640677 B CN 111640677B CN 202010588938 A CN202010588938 A CN 202010588938A CN 111640677 B CN111640677 B CN 111640677B
Authority
CN
China
Prior art keywords
groove
chip
cover plate
fan
colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010588938.5A
Other languages
English (en)
Other versions
CN111640677A (zh
Inventor
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Publication of CN111640677A publication Critical patent/CN111640677A/zh
Application granted granted Critical
Publication of CN111640677B publication Critical patent/CN111640677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种凹槽内芯片放置方法,具体包括如下步骤:101)制作凹槽步骤、102)嵌入芯片步骤、103)成型步骤;本发明提供制作方便、工艺简化,提高集成度与芯片平整度的一种凹槽内芯片放置方法。

Description

一种凹槽内芯片放置方法
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种凹槽内芯片放置方法。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,预计2018年市场达到11亿美元,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
现在研究最广泛的硅空腔嵌入式扇出结构能有效的解决射频微系统模块的集成问题,但是对于嵌入到空腔内的芯片存在不同的厚度问题,同时即使同样的高度,也往往存在放置高低不平的问题,不利于后面的晶圆级RDL互联工艺。
发明内容
本发明克服了现有技术的不足,提供制作方便、工艺简化,提高集成度与芯片平整度的一种凹槽内芯片放置方法。
本发明的技术方案如下:
一种凹槽内芯片放置方法,具体包括如下步骤:
101)制作凹槽步骤:利用光刻和刻蚀工艺在扇出型嵌入载板表面制作凹槽;把胶体通过点胶或者涂布工艺灌入凹槽内,通过刻蚀或者研磨工艺去除凹槽表面的残留胶体,仅保留凹槽中的胶体;
102)嵌入芯片步骤:把切割好的芯片通过FC工艺嵌入到凹槽内,在扇出型嵌入载板底部加热使胶体软化;用盖板盖住扇出型嵌入载板中露出芯片的一面进行压合;
103)成型步骤:取下盖板,对芯片表面做残胶清洗,得到芯片嵌入凹槽的结构。
进一步的,凹槽采用矩形,边长范围在1um到10000um之间,深度在10um到1000um之间。
进一步的,胶体采用光刻胶、环氧树脂、热固胶、玻璃粉或无机材料。
进一步的,扇出型嵌入载板、盖板的尺寸为4、6、8、12寸中的一种;扇出型嵌入载板、盖板的厚度为200um到2000um,其采用的材质为硅、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯中的一种。
进一步的,芯片厚度为相同的,或者不同。
进一步的,盖板进行按压的一侧,先通过沉积的工艺在盖板表面制作一层垫高层;再通过光刻和刻蚀工艺对垫高层进行图形化处理,使接触芯片的位置有垫高层覆盖,不同芯片厚度,垫高层刻蚀的高度不同;垫高层刻蚀后的厚度范围在100nm到100um。
进一步的,垫高层材料为氧化硅、氮化硅、环氧树脂或聚氨酯。
进一步的,盖板进行按压的一侧,先通过光刻和刻蚀的工艺在盖板表面制作空腔,且空腔设置的位置与芯片设置位置对应;不同芯片厚度,空腔刻蚀的深度不同;空腔的厚度范围在100nm到100um。
本发明相比现有技术优点在于:本发明通过在嵌入式结构上面用盖板进行平整化处理的方式,对芯片增加一步压平工艺,使芯片在空腔内的高度能够被有效控制,有利于后续的晶圆级工艺实施,提高集成度。
附图说明
图1为本发明调整前示意图;
图2为本发明盖板压整示意图;
图3为本发明的示意图;
图4为本发明放置的芯片厚度不同示意图;
图5为本发明的图4压整示意图;
图6为本发明的图5压整后示意图;
图7为本发明盖板设置垫高层的示意图;
图8为本发明的图7压整示意图;
图9为本发明盖板设置空腔的示意图;
图10为本发明的图9压整示意图;
图11为本发明压整后的示意图。
图中标识:载板101、盖板102、芯片103、垫高层104、空腔105、胶体106。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
实施例1:
如图1至图6所示,一种凹槽内芯片放置方法,具体包括如下步骤:
101)制作凹槽步骤:利用光刻和刻蚀工艺在扇出型嵌入载板101表面制作凹槽,凹槽采用矩形,边长范围在1um到10000um之间,深度在10um到1000um之间。把胶体106通过点胶或者涂布工艺灌入凹槽内,通过刻蚀或者研磨工艺去除凹槽表面的残留胶体106,仅保留凹槽中的胶体106。其中,胶体106材料可以是光刻胶、环氧树脂、热固胶,也可以是玻璃粉,无机材料等。
102)嵌入芯片步骤:把切割好的芯片103通过FC工艺嵌入到凹槽内,在扇出型嵌入载板101底部加热使胶体106软化。用盖板102盖住扇出型嵌入载板101中露出芯片103的一面进行压合。
103)成型步骤:取下盖板102,对芯片103表面做残胶清洗,得到芯片103嵌入凹槽的结构。芯片103厚度为相同的,或者不同都可。
扇出型嵌入载板101、盖板102的尺寸为4、6、8、12寸中的一种;扇出型嵌入载板101、盖板102的厚度为200um到2000um,其采用的材质为硅晶圆,也可以是其他材质,包括玻璃、石英、碳化硅、氧化铝等无机材料,也可以是环氧树脂、聚氨酯等有机材料,其主要能提供压合和支撑作用即可。
实施例2:
如图7、图8所示,一种凹槽内芯片放置方法,具体包括如下步骤:
101)制作凹槽步骤:利用光刻和刻蚀工艺在扇出型嵌入载板101表面制作凹槽,凹槽采用矩形,边长范围在1um到10000um之间,深度在10um到1000um之间。把胶体106通过点胶或者涂布工艺灌入凹槽内,通过刻蚀或者研磨工艺去除凹槽表面的残留胶体106,仅保留凹槽中的胶体106。其中,胶体106材料可以是光刻胶、环氧树脂、热固胶,也可以是玻璃粉,无机材料等。
102)嵌入芯片步骤:把切割好的芯片103通过FC工艺嵌入到凹槽内,在扇出型嵌入载板101底部加热使胶体106软化。用盖板102盖住扇出型嵌入载板101中露出芯片103的一面进行压合。
其中,盖板102进行按压的一侧,先通过沉积的工艺在盖板102表面制作一层垫高层104;再通过光刻和刻蚀工艺对垫高层104进行图形化处理,使接触芯片103的位置有垫高层104覆盖,不同芯片103厚度,垫高层104刻蚀的高度不同;垫高层104刻蚀后的厚度范围在100nm到100um。垫高层104材料可以是氧化硅或者氮化硅等无机氧化物,也可以是环氧树脂,聚氨酯等有机材料。
103)成型步骤:取下盖板102,对芯片103表面做残胶清洗,得到芯片103嵌入凹槽的结构。芯片103厚度为相同的,或者不同都可。
扇出型嵌入载板101、盖板102的尺寸为4、6、8、12寸中的一种;扇出型嵌入载板101、盖板102的厚度为200um到2000um,其采用的材质为硅晶圆,也可以是其他材质,包括玻璃、石英、碳化硅、氧化铝等无机材料,也可以是环氧树脂、聚氨酯等有机材料,其主要能提供压合和支撑作用即可。
实施例3:
如图9至图11所示,一种凹槽内芯片放置方法,具体包括如下步骤:
101)制作凹槽步骤:利用光刻和刻蚀工艺在扇出型嵌入载板101表面制作凹槽,凹槽采用矩形,边长范围在1um到10000um之间,深度在10um到1000um之间。把胶体106通过点胶或者涂布工艺灌入凹槽内,通过刻蚀或者研磨工艺去除凹槽表面的残留胶体106,仅保留凹槽中的胶体106。其中,胶体106材料可以是光刻胶、环氧树脂、热固胶,也可以是玻璃粉,无机材料等。
102)嵌入芯片步骤:把切割好的芯片103通过FC工艺嵌入到凹槽内,在扇出型嵌入载板101底部加热使胶体106软化。用盖板102盖住扇出型嵌入载板101中露出芯片103的一面进行压合。
其中,盖板102进行按压的一侧,先通过光刻和刻蚀的工艺在盖板102表面制作空腔105,且空腔105设置的位置与芯片103设置位置对应;不同芯片103厚度,空腔105刻蚀的深度不同;空腔105的厚度范围在100nm到100um。
103)成型步骤:取下盖板102,对芯片103表面做残胶清洗,得到芯片103嵌入凹槽的结构。芯片103厚度为相同的,或者不同都可。
扇出型嵌入载板101、盖板102的尺寸为4、6、8、12寸中的一种;扇出型嵌入载板101、盖板102的厚度为200um到2000um,其采用的材质为硅晶圆,也可以是其他材质,包括玻璃、石英、碳化硅、氧化铝等无机材料,也可以是环氧树脂、聚氨酯等有机材料,其主要能提供压合和支撑作用即可。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (1)

1.一种凹槽内芯片放置方法,其特征在于,具体包括如下步骤:
101)制作凹槽步骤:利用光刻和刻蚀工艺在扇出型嵌入载板表面制作凹槽;把胶体通过点胶或者涂布工艺灌入凹槽内,通过刻蚀或者研磨工艺去除凹槽表面的残留胶体,仅保留凹槽中的胶体;
102)嵌入芯片步骤:把切割好的芯片通过FC工艺嵌入到凹槽内,在扇出型嵌入载板底部加热使胶体软化;用盖板盖住扇出型嵌入载板中露出芯片的一面进行压合;
103)成型步骤:取下盖板,对芯片表面做残胶清洗,得到芯片嵌入凹槽的结构;
凹槽采用矩形,边长范围在1um到10000um之间,深度在10um到1000um之间;
胶体采用光刻胶、环氧树脂、热固胶、玻璃粉或无机材料;
扇出型嵌入载板、盖板的尺寸为4、6、8、12寸中的一种;扇出型嵌入载板、盖板的厚度为200um到2000um,其采用的材质为硅、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯中的一种;
芯片厚度为相同的,或者不同;
盖板进行按压的一侧,先通过沉积的工艺在盖板表面制作一层垫高层;再通过光刻和刻蚀工艺对垫高层进行图形化处理,使接触芯片的位置有垫高层覆盖,不同芯片厚度,垫高层刻蚀的高度不同;垫高层刻蚀后的厚度范围在100nm到100um;
垫高层材料为氧化硅、氮化硅、环氧树脂或聚氨酯;
盖板进行按压的一侧,先通过光刻和刻蚀的工艺在盖板表面制作空腔,且空腔设置的位置与芯片设置位置对应;不同芯片厚度,空腔刻蚀的深度不同;空腔的厚度范围在100nm到100um。
CN202010588938.5A 2020-03-02 2020-06-24 一种凹槽内芯片放置方法 Active CN111640677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010134819 2020-03-02
CN2020101348192 2020-03-02

Publications (2)

Publication Number Publication Date
CN111640677A CN111640677A (zh) 2020-09-08
CN111640677B true CN111640677B (zh) 2022-04-26

Family

ID=72331703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010588938.5A Active CN111640677B (zh) 2020-03-02 2020-06-24 一种凹槽内芯片放置方法

Country Status (1)

Country Link
CN (1) CN111640677B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629094A (zh) * 2021-07-16 2021-11-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162272A (ja) * 1995-12-04 1997-06-20 Sony Corp 静電チャック、薄板保持装置及び半導体製造装置並びに搬送方法
JPH10335355A (ja) * 1997-05-29 1998-12-18 Seiko Epson Corp 半導体製造装置
CN1092399C (zh) * 1996-04-25 2002-10-09 东芝株式会社 半导体装置的制造方法
CN101546802A (zh) * 2008-03-25 2009-09-30 日东电工株式会社 用于封装光学半导体元件的树脂片和光学半导体器件
JP2010003962A (ja) * 2008-06-23 2010-01-07 Denso Corp 電子部品の製造装置および製造方法
JP2010123802A (ja) * 2008-11-20 2010-06-03 Nitto Denko Corp 光半導体封止用シート
CN103354266A (zh) * 2013-07-11 2013-10-16 江阴长电先进封装有限公司 一种薄型圆片级led的封装结构及其封装方法
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法
CN208507659U (zh) * 2018-06-29 2019-02-15 昆山芯信安电子科技有限公司 一种多芯片再布线封装结构
CN110021547A (zh) * 2018-12-25 2019-07-16 浙江集迈科微电子有限公司 一种表面大凸点晶圆临时键合方法
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
CN111243968A (zh) * 2020-02-28 2020-06-05 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162272A (ja) * 1995-12-04 1997-06-20 Sony Corp 静電チャック、薄板保持装置及び半導体製造装置並びに搬送方法
CN1092399C (zh) * 1996-04-25 2002-10-09 东芝株式会社 半导体装置的制造方法
JPH10335355A (ja) * 1997-05-29 1998-12-18 Seiko Epson Corp 半導体製造装置
CN101546802A (zh) * 2008-03-25 2009-09-30 日东电工株式会社 用于封装光学半导体元件的树脂片和光学半导体器件
JP2010003962A (ja) * 2008-06-23 2010-01-07 Denso Corp 電子部品の製造装置および製造方法
JP2010123802A (ja) * 2008-11-20 2010-06-03 Nitto Denko Corp 光半導体封止用シート
CN103354266A (zh) * 2013-07-11 2013-10-16 江阴长电先进封装有限公司 一种薄型圆片级led的封装结构及其封装方法
JP2018121043A (ja) * 2017-01-24 2018-08-02 力成科技股▲分▼有限公司 パッケージ構造およびその製造方法
CN208507659U (zh) * 2018-06-29 2019-02-15 昆山芯信安电子科技有限公司 一种多芯片再布线封装结构
CN110021547A (zh) * 2018-12-25 2019-07-16 浙江集迈科微电子有限公司 一种表面大凸点晶圆临时键合方法
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
CN111243968A (zh) * 2020-02-28 2020-06-05 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法

Also Published As

Publication number Publication date
CN111640677A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN111370336B (zh) 一种凹槽芯片放置的封装方法
KR102050541B1 (ko) 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치
US6524890B2 (en) Method for manufacturing semiconductor device having element isolation structure
US6680241B2 (en) Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN111952196B (zh) 凹槽芯片嵌入工艺
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN111640677B (zh) 一种凹槽内芯片放置方法
CA2050675A1 (en) Semiconductor element manufacturing process
CN101752273A (zh) 半导体器件的制造方法
US6017822A (en) Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for
CN108231567A (zh) 一种晶背减薄方法及所使用的圆形治具
CN111341665A (zh) 一种芯片嵌入转接板凹槽制作方法
CN111243968B (zh) 一种凹槽内芯片放置方法
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN111341669A (zh) 一种芯片再分布方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺
CN111653534B (zh) 一种基于石墨烯做散热涂层的三维异构模组的制作方法
JP7187115B2 (ja) ウェーハの加工方法
CN111370317B (zh) 一种硅空腔做载板的芯片嵌入方法
CN110729273B (zh) 一种芯片嵌入式三维异构互联结构及其制作方法
CN117147441B (zh) 一种气体探测器及制备方法
US11328950B2 (en) Thin glass or ceramic substrate for silicon-on-insulator technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant