CN111370336B - 一种凹槽芯片放置的封装方法 - Google Patents
一种凹槽芯片放置的封装方法 Download PDFInfo
- Publication number
- CN111370336B CN111370336B CN202010170825.3A CN202010170825A CN111370336B CN 111370336 B CN111370336 B CN 111370336B CN 202010170825 A CN202010170825 A CN 202010170825A CN 111370336 B CN111370336 B CN 111370336B
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- cover plate
- chip
- adapter plate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000003292 glue Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 239000003822 epoxy resin Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229920000647 polyepoxide Polymers 0.000 claims description 13
- 229910010272 inorganic material Inorganic materials 0.000 claims description 12
- 239000011147 inorganic material Substances 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229920001187 thermosetting polymer Polymers 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 7
- 239000000084 colloidal system Substances 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 11
- 238000004026 adhesive bonding Methods 0.000 abstract description 3
- 238000001459 lithography Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000004814 polyurethane Substances 0.000 description 5
- 229920002635 polyurethane Polymers 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008093 supporting effect Effects 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 i.e. Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种凹槽芯片放置的封装方法，包括：在盖板表面制作缓冲层，得到带有指定区域缓冲层的盖板，在硅转接板表面挖空腔，得到带有凹槽的硅转接板；把带有芯片的盖板通过晶圆级键合的方式跟凹槽内灌入有胶体的硅转接板结合；键合后，对盖板施加压力使缓冲层变薄，把芯片从盖板表面剥离，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板。本发明方法，通过设置一种盖板，在盖板上涂布一种厚度可以随着温度和压力变化的材料，通过调节材料的厚度来精确控制嵌入芯片的高度，能够满足在实际生产中芯片的表面高度需要进行细微的调节的要求，以适应后续晶圆级涂胶和RDL工艺。
Description
技术领域
本发明涉及半导体领域，具体涉及一种凹槽芯片放置的封装方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上(SOC)，因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
现在研究最广泛的硅空腔嵌入式扇出结构能有效的解决射频微系统模块的集成问题，但是在空腔的芯片嵌入时，如果只是控制嵌入芯片时的吸头压力，那么嵌入到空腔内的芯片的高度则很难控制，且在实际生产中，芯片的表面高度需要进行细微的调节，以适应后续晶圆级涂胶和RDL工艺。
发明内容
本发明提供了一种凹槽芯片放置的封装方法，通过设置一种盖板，在盖板上涂布一种厚度可以随着温度和压力变化的材料，通过调节材料的厚度来精确控制嵌入芯片的高度。
一种凹槽芯片放置的封装方法(即采用盖板封装凹槽放置的芯片的方法)，包括以下步骤：
A：在盖板表面制作缓冲层，之后去除部分区域的缓冲层，得到带有指定区域缓冲层的盖板，在硅转接板表面挖空腔，得到带有凹槽的硅转接板；
B：盖板的指定区域有缓冲层，把芯片粘贴在盖板上没有缓冲层的表面，得到带有芯片的盖板，在硅转接板的凹槽内灌入胶体，把带有芯片的盖板通过晶圆级键合的方式跟凹槽内灌入有胶体的硅转接板结合；
C：键合后，对盖板施加压力使缓冲层变薄，把芯片从盖板表面剥离，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板。
步骤A中，所述的缓冲层为光刻胶、环氧树脂、热固胶或玻璃粉，厚度范围在1um到100um。
去除部分区域的缓冲层采用通过光刻和刻蚀的工艺，留下指定区域的缓冲层。
在硅转接板表面挖空腔采用光刻和刻蚀工艺制作空腔，形成凹槽，凹槽边长范围在1um到10000um，凹槽的深度在10um到1000um。
硅转接板包括4，6，8，12寸晶圆或者SOI(Silicon-On-Insulator，即绝缘衬底上的硅)片，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
步骤B中，芯片采用倒装芯片(FC)工艺粘贴在盖板上没有缓冲层的表面，粘贴采用的粘贴胶可以通过热处理或者激光照射的方式解除粘贴力；
在硅转接板的凹槽内通过点胶或者涂布工艺灌入胶体，灌入胶体后通过刻蚀或者研磨工艺去除凹槽外的残留胶体，只留下凹槽中胶体，所述的胶体为光刻胶、环氧树脂、热固胶、玻璃粉或无机材料，
一种凹槽芯片放置的封装方法，包括以下步骤：
A：在硅转接板表面制作缓冲层，并去除部分区域的缓冲层，在去除缓冲层的部分区域中，在硅转接板表面挖空腔，形成凹槽，得到带有凹槽和指定区域缓冲层的硅转接板；
B：在硅转接板凹槽内填胶，把芯片粘贴在带有胶体的凹槽内，把带有加热功能的底座跟硅转接板互联；
C：将盖板压在缓冲层上，对盖板施加压力使缓冲层变薄，同时对硅转接板加热，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板；
步骤A中，所述的缓冲层的材料为光刻胶、环氧树脂、热固胶、玻璃粉或无机材料等，厚度范围在1um到100um。
所述的去除部分区域的缓冲层通过光刻和刻蚀的工艺留下缓冲层的指定区域。
在硅转接板表面挖空腔采用光刻和刻蚀工艺，凹槽的边长范围在1um到10000um，凹槽的深度在10um到1000um。
此硅转接板的硅片包括4，6，8，12寸晶圆或者SOI片，硅转接板的厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
步骤C中，对盖板施加压力使芯片达到某一相同高度后，对转接板加热，使缓冲层软化后继续变薄，根据时间和压力控制，缓冲层厚度可以达到不同的厚度，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板。
与现有技术相比，本发明具有如下优点：
本发明凹槽芯片放置的封装方法，通过设置一种盖板，在盖板上涂布一种厚度可以随着温度和压力变化的材料，通过调节材料的厚度来精确控制嵌入芯片的高度，能够满足在实际生产中芯片的表面高度需要进行细微的调节的要求，以适应后续晶圆级涂胶和RDL工艺。
附图说明
图1为本发明实施例1方法中的盖板上设置缓冲层的示意图；
图2为本发明实施例1方法中的硅转接板上设置凹槽的示意图；
图3为本发明实施例1方法中的芯片贴到盖板上的示意图；
图4为本发明实施例1方法中用另一个盖板对盖板施加压力的示意图；
图5为本发明实施例2方法中的盖板上设置缓冲层的示意图；
图6为本发明实施例2方法中的带有缓冲层的盖板通过晶圆级键合的方式跟硅转接板结合的示意图；
图7、图8和图9为本发明实施例2方法中对盖板施加不同大小的压力缓冲层厚度可以达到不同的厚度的示意图；
图10为本发明实施例3方法中硅转接板表面制作缓冲层并挖空腔的示意图；
图11为本发明实施例3方法中把芯片粘贴在带有胶体的空腔内并把带有加热功能的底座跟硅转接板互联的示意图；
图12为本发明实施例3方法中把对盖板施加压力使缓冲层变薄同时对转接板加热，去除盖板和缓冲层的示意图；
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
实施例1
一种凹槽芯片放置的封装方法，包括：
A：在硅转接板表面挖空腔，在盖板表面制作缓冲层；
如图1所示，在盖板101表面制作缓冲层103，缓冲层103的材料可以是光刻胶，环氧树脂，热固胶，也可以是玻璃粉，无机材料等，厚度范围在1um到100um，然后通过光刻和刻蚀的工艺留下缓冲层的特定区域；
如图2所示，在硅转接板105表面利用光刻和刻蚀工艺在制作空腔，凹槽边长范围在1um到10000um，深度在10um到1000um。
此步骤的硅转接板105包括4，6，8，12寸晶圆或者SOI(Silicon-On-Insulator，即绝缘衬底上的硅)片，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
B：把芯片104粘贴在盖板101表面，在硅转接板105空腔内填胶，把带有芯片的盖板101通过晶圆级键合的方式跟硅转接板105结合；
如图3所示，把切割好的芯片104通过FC((倒装芯片))工艺贴到盖板101表面，此处粘贴胶可以通过热处理或者激光照射的方式解除粘贴力；
如图4所示，在硅转接板105空腔内填胶，把胶体106通过点胶或者涂布工艺灌入凹槽(即硅转接板105的空腔)内；此处胶体106可以是材料可以是光刻胶，环氧树脂，热固胶，也可以是玻璃粉，无机材料等，然后通过刻蚀或者研磨工艺去除凹槽表面的残留胶体，只留下凹槽中胶体；
然后把带有芯片101的盖板通过晶圆级键合的方式跟硅转接板105键合，键和过程在盖板101上施加一定的力；
C：对盖板101施加压力使缓冲层变薄，把芯片104从盖板101表面剥离，去除盖板101和缓冲层103，得到芯片高度可控的嵌入式转接板；
如图4所示，继续用另一个盖板107对盖板101施加一定的压力，使缓冲层变薄到一定数值后，把芯片104从盖板101表面剥离，去除盖板101和缓冲层103，得到芯片高度可控的嵌入式转接板；
实施例2
一种凹槽芯片放置的封装方法，包括：
A：在硅转接板表面挖空腔，在盖板表面制作缓冲层；
如图5所示，在盖板表面制作缓冲层，缓冲层的材料可以是光刻胶，环氧树脂，热固胶，也可以是玻璃粉，无机材料等，厚度范围在1um到100um，然后通过光刻和刻蚀的工艺留下缓冲层的特定区域；
如图6所示，在硅转接板表面利用光刻和刻蚀工艺在扇出型嵌入载板表面制作空腔，空腔的形状为凹槽，凹槽边长范围在1um到10000um，深度在10um到1000um。
此步骤的硅转接板包括4，6，8，12寸晶圆或者SOI片，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
B：在硅转接板空腔内填胶，把芯片粘贴在带有胶体的空腔内，把带有缓冲层的盖板通过晶圆级键合的方式跟硅转接板结合；
如图6所示，在硅转接板空腔内填胶，把芯片粘贴在带有胶体的空腔内，把带有缓冲层的盖板通过晶圆级键合的方式跟硅转接板结合；
C：对盖板施加压力使缓冲层变薄，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板；
如图7、图8和图9所示，对盖板施加不同大小的压力缓冲层厚度可以达到不同的厚度，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板；
实施例3
一种凹槽芯片放置的封装方法，包括：
A：在硅转接板表面制作缓冲层，在硅转接板表面挖空腔；
如图10所示，在硅转接板表面制作缓冲层，缓冲层的材料可以是光刻胶，环氧树脂，热固胶，也可以是玻璃粉，无机材料等，厚度范围在1um到100um，然后通过光刻和刻蚀的工艺留下缓冲层的特定区域；
在硅转接板表面利用光刻和刻蚀工艺在扇出型嵌入载板表面制作空腔，凹槽边长范围在1um到10000um，深度在10um到1000um。
此硅转接板的硅片包括4，6，8，12寸晶圆或者SOI片，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
B：在硅转接板空腔内填胶，把芯片粘贴在带有胶体的空腔内，把带有加热功能的底座108跟硅转接板互联；
如图11所示，在硅转接板空腔内填胶，把芯片粘贴在带有胶体的空腔内，把带有加热功能的底座跟硅转接板互联；
C：对盖板施加压力使缓冲层变薄，同时对转接板加热，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板；
如图12所示，对盖板施加压力使芯片达到某一相同高度后，对转接板加热，使缓冲层软化后继续变薄，根据时间和压力控制，缓冲层厚度可以达到不同的厚度，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板；
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (4)
1.一种凹槽芯片放置的封装方法，其特征在于，包括以下步骤：
A：在硅转接板表面制作缓冲层，并去除部分区域的缓冲层，在去除缓冲层的部分区域中，在硅转接板表面挖空腔，形成凹槽，得到带有凹槽和指定区域缓冲层的硅转接板；
B：在硅转接板凹槽内填胶，把芯片粘贴在带有胶体的凹槽内，把带有加热功能的底座跟硅转接板互联；
C：将盖板压在缓冲层上，对盖板施加压力使缓冲层变薄，同时对硅转接板加热，使缓冲层软化后继续变薄，根据时间和压力控制，缓冲层厚度可以达到不同的厚度，去除盖板和缓冲层，得到芯片高度可控的嵌入式转接板。
2.根据权利要求1所述的凹槽芯片放置的封装方法，其特征在于，步骤A中，所述的缓冲层的材料为光刻胶、环氧树脂、热固胶、玻璃粉或无机材料，所述的缓冲层的厚度范围在1um到100um。
3.根据权利要求1所述的凹槽芯片放置的封装方法，其特征在于，步骤A中，所述的去除部分区域的缓冲层通过光刻和刻蚀的工艺留下缓冲层的指定区域。
4.根据权利要求1所述的凹槽芯片放置的封装方法，其特征在于，步骤A中，在硅转接板表面挖空腔采用光刻和刻蚀工艺，凹槽的边长范围在1um到10000um，凹槽的深度在10um到1000um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010170825.3A CN111370336B (zh) | 2020-03-12 | 2020-03-12 | 一种凹槽芯片放置的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010170825.3A CN111370336B (zh) | 2020-03-12 | 2020-03-12 | 一种凹槽芯片放置的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370336A CN111370336A (zh) | 2020-07-03 |
| CN111370336B true CN111370336B (zh) | 2022-02-01 |
Family
ID=71211819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010170825.3A Active CN111370336B (zh) | 2020-03-12 | 2020-03-12 | 一种凹槽芯片放置的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370336B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038322B (zh) * | 2020-08-20 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 薄膜覆晶封装结构以及薄膜覆晶封装方法 |
| CN111968941B (zh) * | 2020-08-24 | 2024-02-23 | 浙江集迈科微电子有限公司 | 一种晶圆级贴片互联方式 |
| CN113471084B (zh) * | 2021-09-03 | 2021-11-02 | 南通汇丰电子科技有限公司 | 一种键合封装体及其制备方法 |
| CN113488396B (zh) * | 2021-09-07 | 2021-11-05 | 南通汇丰电子科技有限公司 | 一种半导体装置及其制备方法 |
| CN114242685B (zh) * | 2021-12-01 | 2024-08-23 | 展讯通信（上海）有限公司 | 双面封装组件及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186127A (ja) * | 2004-12-28 | 2006-07-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置および半導体装置の製造方法 |
| US8912045B2 (en) * | 2012-06-12 | 2014-12-16 | International Business Machines Corporation | Three dimensional flip chip system and method |
| CN103354266B (zh) * | 2013-07-11 | 2015-12-23 | 江阴长电先进封装有限公司 | 一种薄型圆片级led的封装结构及其封装方法 |
-
2020
- 2020-03-12 CN CN202010170825.3A patent/CN111370336B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370336A (zh) | 2020-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111370336B (zh) | 一种凹槽芯片放置的封装方法 | |
| JP7265052B2 (ja) | 性能を向上させたウエハレベルパッケージ | |
| US6162701A (en) | Semiconductor device and method for making same | |
| US6680241B2 (en) | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices | |
| CN104145330B (zh) | 用于临时接合超薄晶片的方法和装置 | |
| US20120086135A1 (en) | Interposers, electronic modules, and methods for forming the same | |
| CN111952196B (zh) | 凹槽芯片嵌入工艺 | |
| CN106098625B (zh) | 等离子划片的芯片包封结构及制作方法 | |
| CN107107600B (zh) | 设置便于组装的超小或超薄分立元件 | |
| CN111952243B (zh) | 一种凹槽芯片嵌入工艺 | |
| CN111199951B (zh) | 半导体器件及其制作方法、对位标记的制作方法 | |
| CN110010482B (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| CN108231567A (zh) | 一种晶背减薄方法及所使用的圆形治具 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN113299561A (zh) | 一种腔底防溢胶结构的制备方法 | |
| CN111243968B (zh) | 一种凹槽内芯片放置方法 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN111370317B (zh) | 一种硅空腔做载板的芯片嵌入方法 | |
| CN107910288B (zh) | 基于太鼓晶圆的晶圆级封装结构及方法 | |
| CN110556345B (zh) | 柔性器件的制作方法 | |
| CN111640677B (zh) | 一种凹槽内芯片放置方法 | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN111341669A (zh) | 一种芯片再分布方法 | |
| US10749071B2 (en) | Apparatus for processing device structures | |
| CN111653534B (zh) | 一种基于石墨烯做散热涂层的三维异构模组的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |