CN110729273B - 一种芯片嵌入式三维异构互联结构及其制作方法 - Google Patents

一种芯片嵌入式三维异构互联结构及其制作方法 Download PDF

Info

Publication number
CN110729273B
CN110729273B CN201910905501.7A CN201910905501A CN110729273B CN 110729273 B CN110729273 B CN 110729273B CN 201910905501 A CN201910905501 A CN 201910905501A CN 110729273 B CN110729273 B CN 110729273B
Authority
CN
China
Prior art keywords
metal
manufacturing
carrier plate
cavity
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910905501.7A
Other languages
English (en)
Other versions
CN110729273A (zh
Inventor
张兵
康宏毅
宋启河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Zhenlei Technology Co Ltd
Original Assignee
Zhejiang Zhenlei Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Zhenlei Technology Co Ltd filed Critical Zhejiang Zhenlei Technology Co Ltd
Priority to CN201910905501.7A priority Critical patent/CN110729273B/zh
Publication of CN110729273A publication Critical patent/CN110729273A/zh
Application granted granted Critical
Publication of CN110729273B publication Critical patent/CN110729273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种芯片嵌入式三维异构互联结构及其制作方法，载板上设置芯片安置槽、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在芯片安置槽内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通；本发明提供具有简化工艺难度，接地电路设计简单的一种芯片嵌入式三维异构互联结构及其制作方法。

Description

一种芯片嵌入式三维异构互联结构及其制作方法
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种芯片嵌入式三维异构互联结构及其制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上(SOC)，因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
但是射频芯片需要有接地电路的需求，因此目前所有的设计系统模组产品都需要在芯片的底部做接地处理，这样对于层层堆叠的模组来说，要想实现底部的电路互联，就要在嵌入芯片的支撑产品凹槽内做TSV结构，才能把芯片底部电路引出到模组底部，大大增加了工艺难度，并且模组底部的TSV电路还会增大模组下方散热结构的实施难度。
发明内容
本发明克服了现有技术的不足，提供具有简化工艺难度，接地电路设计简单的一种芯片嵌入式三维异构互联结构。
本发明的技术方案如下：
一种芯片嵌入式三维异构互联结构，载板上设置芯片安置槽、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在芯片安置槽内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通。
进一步的，TSV孔内的导电金属设置为金属柱状。
一种芯片嵌入式三维异构互联结构的制作方法，具体包括如下步骤：
101)导电金属制作步骤：在载板上表面设置凹槽，在载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属填充凹槽底部形成连接金属，并通过200到500度温度下密化连接金属；用湿法腐蚀的工艺去除掉凹槽侧壁上的金属和种子层；凹槽内沉积氧化硅或者氮化硅填满整个凹槽，形成钝化层，并通过CMP工艺使载板上表面平整；
102)导电金属制作步骤：在步骤101)中的钝化层上设置TSV孔，在TSV孔内侧壁表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属充满TSV孔或覆盖在种子层上形成导电金属，并通过200到500度温度下密化导电金属；通过CMP工艺使载板表面导电金属去除，只剩下TSV孔内的导电金属；
103)芯片嵌入步骤：通过光刻、刻蚀工艺在载板上表面紧贴凹槽的位置处制作空腔，空腔底部露出原来凹槽底部填充的连接金属；在空腔内表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；金属在空腔种子层上沉积，并使金属与连接金属联通；
采用导电胶粘贴或者共晶键合的方式，使空腔内嵌入射频芯片；使射频芯片的底部跟空腔底部的金属互联；载板的上表面制作RDL，并使其连接射频芯片表面PAD和导电金属顶端，实现射频芯片底部、表面都能实现电联接。
进一步的，凹槽宽度在1um到1000um，深度在10um到1000um；TSV孔的直径范围在1um到1000um，深度在10um到1000um；空腔整体呈矩形，边长尺寸范围在10um到100000um，空腔深度在10um到1000um。
进一步的，绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um。
进一步的，载板采用4、6、8、12寸中的一种，载板厚度范围为200um到2000um之间，其采用硅、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种，其提供支撑作用。
本发明相比现有技术优点在于：本发明通过在载板正面制作导电金属做互联，把底部电路通过连接金属引出到放置射频芯片的空腔正面，使整个结构接地电路和功能电路都能在一个平面上，不需要在模组底部重新设置相应接地互联线，大大降低了整体的工艺难度和成本。
附图说明
图1为本发明的载板设置凹槽示意图；
图2为本发明的图1上设置连接金属的示意图；
图3为本发明的图2上设置钝化层示意图；
图4为本发明的图3内设置TSV孔示意图；
图5为本发明的图4内设置导电金属示意图；
图6为本发明的图5内设置空腔示意图；
图7为本发明的图6基础上的一种结构示意图；
图8为本发明的第二种设置凹槽的俯视图；
图9为本发明的图8上设置连接金属的俯视图；
图10为本发明的图9上设置钝化层、TSV孔、空腔的俯视图；
图11为本发明的图10的剖面图；
图12为本发明的图11内设置导电金属示意图；
图13为本发明的图12基础上的一种结构示意图；
图14为本发明的图8上填充金属的示意图；
图15为本发明的图14上CMP工艺处理后的俯视图；
图16为本发明的图15上设置空腔的示意图；
图17为本发明的图16上设置绝缘层的示意图；
图18为本发明的图17基础上的一种结构示意图；
图19为本发明的图18的俯视图。
图中标识：载板1、凹槽2、钝化层21、连接金属3、TSV孔4、导电金属5、空腔6和射频芯片7。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图9所示，一种芯片嵌入式三维异构互联结构，在载板1上设置安置射频芯片7的空腔6、TSV孔4，TSV孔4内覆盖导电金属5，TSV孔4下方设置连接金属3。连接金属3使设置在空腔6内的射频芯片7与TSV孔4上的导电金属5联通；射频芯片7表面的PAD与载板1上表面上的RDL联通。其中TSV孔4内的导电金属5可以设置为金属柱状。整体达到射频芯片7的底部跟空腔6联通的连接金属3互联，在载板1的上表面制作RDL即布线，RDL将连接芯片表面PAD(引脚)和导电金属5的顶端，使射频芯片7底部和表面都能实现电联接，达到三维异构互联。载板1采用4、6、8、12寸晶圆中的一种尺寸，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
具体的，一种芯片嵌入式三维异构互联结构的制作方法，包括如下步骤：
101)导电金属5制作步骤：在载板1上表面设置凹槽2，凹槽2宽度在1um到1000um，深度在10um到1000um；在载板1上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；种子层厚度范围在1nm到100um，其可以是一层也可以是多层结构，种子层采用的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种的混合。其中后续加工步骤中出现的种子层、绝缘层都可采用此加工数据。
金属填充凹槽2底部形成连接金属3，并通过200到500度温度下密化连接金属3，连接金属3的厚度范围100nm到1000um；用湿法腐蚀的工艺去除掉凹槽2侧壁上的金属和种子层；凹槽2内沉积氧化硅或者氮化硅填满整个凹槽2，形成钝化层21，并通过CMP工艺使载板1上表面平整。
102)导电金属5制作步骤：在步骤101)中的钝化层21上设置TSV孔4，TSV孔4的直径范围在1um到1000um，深度在10um到1000um；在TSV孔4内侧壁表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属充满TSV孔4或覆盖在种子层上形成导电金属5，并通过200到500度温度下密化导电金属5；通过CMP工艺使载板1表面导电金属5去除，只剩下TSV孔4内的导电金属5；在CMP工艺处理过程中，载板1表面的绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，也可以保留，并不影响相应结构，降低加工难度。
103)芯片嵌入步骤：通过光刻、刻蚀工艺在载板1上表面紧贴凹槽2的位置处制作空腔6，空腔6一把采用正方形，其边长尺寸范围在10um到100000um，深度在10um到1000um。空腔6底部露出原来凹槽2底部填充的连接金属3；在空腔6内表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上制作种子层；金属在空腔6种子层上沉积，并使沉积的金属与连接金属3联通。
采用导电胶粘贴或者共晶键合的方式，使空腔6内嵌入射频芯片7；使射频芯片7的底部跟空腔6底部的金属互联；载板1的上表面制作RDL，并使其连接射频芯片7表面PAD和导电金属5顶端，实现射频芯片7底部、表面都能实现电联接，达到三个维度的互相电联通。其中提到的导电金属5、连接金属3、金属都可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。
实际生产中，也可以将步骤101)中的凹槽2直接填满金属替代步骤101)、102)分别制作的连接金属3和导电金属5。具体制作方法如下：
通过光刻，刻蚀工艺在载板1上表面制作凹槽2，凹槽2宽度在1um到1000um，深度在10um到1000um；在载板1上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um。
使金属填满凹槽2，200到500度温度下密化使金属更致密；CMP工艺使载板1表面金属去除，只剩下填充的金属；载板1表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除，也可以保留。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (4)

1.一种芯片嵌入式三维异构互联结构的制作方法，其特征在于，载板上设置安置射频芯片的空腔、TSV孔，TSV孔内覆盖导电金属，TSV孔下方设置连接金属；连接金属使设置在空腔内的射频芯片与TSV孔上的导电金属联通；射频芯片表面的PAD与载板上表面上的RDL联通；TSV孔内的导电金属设置为金属柱状；具体制作包括如下步骤：
101）导电金属制作步骤：在载板上表面设置凹槽，在载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属填充凹槽底部形成连接金属，并通过200到500度温度下密化连接金属；用湿法腐蚀的工艺去除掉凹槽侧壁上的金属和种子层；凹槽内沉积氧化硅或者氮化硅填满整个凹槽，形成钝化层，并通过CMP工艺使载板上表面平整；
102）导电金属制作步骤：在步骤101）中的钝化层上设置TSV孔，在TSV孔内侧壁表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过磁控溅射或者蒸镀工艺在绝缘层上制作种子层；
金属充满TSV孔或覆盖在种子层上形成导电金属，并通过200到500度温度下密化导电金属；通过CMP工艺使载板表面导电金属去除，只剩下TSV孔内的导电金属；
103）芯片嵌入步骤：通过光刻、刻蚀工艺在载板上表面紧贴凹槽的位置处制作空腔，空腔底部露出原来凹槽底部填充的连接金属；在空腔内表面沉积氧化硅或者氮化硅，或者直接热氧化形成绝缘层；通过磁控溅射或者蒸镀工艺在绝缘层上制作种子层；金属在空腔种子层上沉积，并使金属与连接金属联通；
采用导电胶粘贴或者共晶键合的方式，使空腔内嵌入射频芯片；使射频芯片的底部跟空腔底部的金属互联；载板的上表面制作RDL，并使其连接射频芯片表面PAD和导电金属顶端，实现射频芯片底部、表面都能实现电联接。
2.根据权利要求1所述的一种芯片嵌入式三维异构互联结构的制作方法，其特征在于：凹槽宽度在1um到1000um，深度在10um到1000um；TSV孔的直径范围在1um到1000um，深度在10um到1000um；空腔整体呈矩形，边长尺寸范围在10um到100000um，空腔深度在10um到1000um。
3.根据权利要求1所述的一种芯片嵌入式三维异构互联结构的制作方法，其特征在于：绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um。
4.根据权利要求1所述的一种芯片嵌入式三维异构互联结构的制作方法，其特征在于：载板采用4、6、8、12寸中的一种，载板厚度范围为200um到2000um之间，其采用硅、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种，其提供支撑作用。
CN201910905501.7A 2019-09-24 2019-09-24 一种芯片嵌入式三维异构互联结构及其制作方法 Active CN110729273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910905501.7A CN110729273B (zh) 2019-09-24 2019-09-24 一种芯片嵌入式三维异构互联结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910905501.7A CN110729273B (zh) 2019-09-24 2019-09-24 一种芯片嵌入式三维异构互联结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110729273A CN110729273A (zh) 2020-01-24
CN110729273B true CN110729273B (zh) 2021-10-01

Family

ID=69219346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910905501.7A Active CN110729273B (zh) 2019-09-24 2019-09-24 一种芯片嵌入式三维异构互联结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110729273B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050873A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
KR20090051997A (ko) * 2007-11-20 2009-05-25 삼성전자주식회사 반도체 칩 내장형 인쇄회로기판 및 그의 제조 방법
CN103681541A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 晶圆级嵌入式散热器
CN106992170A (zh) * 2015-11-12 2017-07-28 恩智浦美国有限公司 具有嵌入式电子装置的多个平面的封装装置
CN108010885A (zh) * 2016-10-31 2018-05-08 英飞凌科技美国公司 用于芯片嵌入式衬底的输入/输出引脚

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407537B (zh) * 2010-09-07 2013-09-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN110010478B (zh) * 2018-10-10 2021-01-26 浙江集迈科微电子有限公司 一种具有电磁屏蔽功能的射频微系统及成型工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050873A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
KR20090051997A (ko) * 2007-11-20 2009-05-25 삼성전자주식회사 반도체 칩 내장형 인쇄회로기판 및 그의 제조 방법
CN103681541A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 晶圆级嵌入式散热器
CN106992170A (zh) * 2015-11-12 2017-07-28 恩智浦美国有限公司 具有嵌入式电子装置的多个平面的封装装置
CN108010885A (zh) * 2016-10-31 2018-05-08 英飞凌科技美国公司 用于芯片嵌入式衬底的输入/输出引脚

Also Published As

Publication number Publication date
CN110729273A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN110010570B (zh) 一种液体浸没散热的射频微系统组件制作工艺
US11508677B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN111952196B (zh) 凹槽芯片嵌入工艺
CN110010572B (zh) 用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN111341665B (zh) 一种芯片嵌入转接板凹槽制作方法
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN110729273B (zh) 一种芯片嵌入式三维异构互联结构及其制作方法
CN110648962A (zh) 一种弯管互联金属填充方法
US11824021B2 (en) Semiconductor package for high-speed data transmission and manufacturing method thereof
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN112992851B (zh) 转接板及其制备方法
CN110010543B (zh) 一种射频芯片扇出型系统级封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhang Bing

Inventor after: Kang Hongyi

Inventor after: Song Qihe

Inventor before: Yu Faxin

Inventor before: Feng Guangjian

Inventor before: Wang Liping

Inventor before: Wang Zhiyu

Inventor before: Zhou Qi

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 502, building 5, No. 3, Xiyuan 3rd road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Zhenlei Technology Co., Ltd

Address before: Room 502, building 5, No. 3, Xiyuan Third Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: HANGZHOU ZHENLEI MICROWAVE TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant