JP2011155286A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011155286A JP2011155286A JP2011062978A JP2011062978A JP2011155286A JP 2011155286 A JP2011155286 A JP 2011155286A JP 2011062978 A JP2011062978 A JP 2011062978A JP 2011062978 A JP2011062978 A JP 2011062978A JP 2011155286 A JP2011155286 A JP 2011155286A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- die bonding
- bonding region
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体チップと、半導体チップがダイボンディング材を介してダイボンディングされたアイランドとを備えた半導体装置であって、アイランドは、半導体チップがダイボンディングされるダイボンディング領域を有し、ダイボンディング領域の外周部には、ダイボンディング領域の外周の少なくとも一部に沿った溝が、ダイボンディング領域の各角の近傍を通るように形成され、ダイボンディング材は、半導体チップの裏面の全域とダイボンディング領域との間に介在していることを特徴とする半導体装置。
【選択図】図1
Description
図9(a)に示すように、半導体装置100は、表面に複数の電極101aが形成された半導体チップ101、半導体チップ101がダイボンディング材(例えば半田)105を介してダイボンディングされているアイランド102、複数本のリード端子103、電極101aとリード端子103とを電気的に接続するワイヤ104、及び、これらを封止する樹脂パッケージ部109を備えている。
図10(a)に示すように、半導体装置110は、表面に複数の電極111aが形成された半導体チップ111、半導体チップ111がダイボンディング材115を介してダイボンディングされているアイランド112、複数本のリード端子113、電極111aとリード端子113とを電気的に接続するワイヤ114、及び、これらを封止する樹脂パッケージ部119を備えている。
アイランド112には、凹部116が形成されていて、ダイボンディング材115は、凹部116内にのみ充填されている。図10(b)に示すように、凹部116の平面視形状は矩形であり、凹部116の開口面積は、半導体チップ111の裏面111bの面積より小さい。
図11(a)に示すように、半導体装置120は、表面に複数の電極121aが形成された半導体チップ121、半導体チップ121がダイボンディング材125を介してダイボンディングされているアイランド122、複数本のリード端子123、電極121aとリード端子123とを電気的に接続するワイヤ124、及び、これらを封止する樹脂パッケージ部129を備えている。
図11(b)に示すように、アイランド122の表面(半導体チップ121と対向する面)には、規則的に配列された複数の凹部126が形成され、アイランド122の裏面にも、凹部126と互いに重ならないように、複数の凹部127が形成されている。凹部126、127は、図11(a)に示すように、半球状を有している。
(1) 半導体チップと、
上記半導体チップがダイボンディング材を介してダイボンディングされたアイランドと
を備えた半導体装置であって、
上記アイランドは、上記半導体チップがダイボンディングされるダイボンディング領域を有し、
上記ダイボンディング領域の外周部には、上記ダイボンディング領域の外周の少なくとも一部に沿った溝が、上記ダイボンディング領域の各角の近傍を通るように形成され、
上記ダイボンディング材は、上記半導体チップの裏面の全域と上記ダイボンディング領域との間に介在していることを特徴とする半導体装置。
(2) 上記(1)の半導体装置であって、
上記溝は、上記ダイボンディング領域の外周のうち、少なくとも、向かい合う2辺の夫々に沿って形成されていることを特徴とする。
(3) 上記(1)又は(2)の半導体装置であって、
上記溝は、上記ダイボンディング領域の外周の全部に沿う溝であることを特徴とする。
(4) 上記(1)〜(3)のいずれか1の半導体装置であって、
上記ダイボンディング領域における上記溝より内側には、上記溝に沿う他の溝が形成されていることを特徴とする。
また、外周側に形成された溝の直上にクラックが生じたとしても、内側の他の溝上で、クラックが内側へ進出すること食い止めることができる。
(5) 上記(1)〜(4)のいずれか1の半導体装置であって、
上記ダイボンディング領域の中央部には、凹部が形成されていることを特徴とする。
図1(a)は、第1実施形態に係る半導体装置を模式的に示す縦断面図であり、(b)は、(a)に示した半導体装置の部分平面透視図である。
本発明において、ダイボンディング領域の角の近傍とは、ダイボンディング領域の角からの距離が、該角と隣り合う他の角までの距離の1/5以内にあるダイボンディング領域の部分をいう。
図2(a)は、第2実施形態に係る半導体装置を模式的に示す縦断面図であり、(b)は、(a)に示した半導体装置の部分平面透視図である。
半導体装置20は、半導体チップ21、アイランド22、リード端子23、ワイヤ24、吊りリード28及び樹脂パッケージ部29を備えている。
また、ダイボンディング領域27の外周27aから溝26aまでの距離は、アイランド22の厚さと略同じである。また、溝26aと溝26bとの間隔(第2の領域27dの幅)は、アイランド22の厚さと略同じである。
また、外周側に形成された溝26aの直上にクラックが生じたとしても、内側の溝26b上で、クラックが内側へ進出すること食い止めることができる。
図3(a)は、第3実施形態に係る半導体装置を模式的に示す縦断面図であり、(b)は、(a)に示した半導体装置の部分平面透視図である。
半導体装置30は、半導体チップ31、アイランド32、リード端子33、ワイヤ34、吊りリード38及び樹脂パッケージ部39を備えている。
また、凹部37gの開口面積は、ダイボンディング領域37の20%程度であり、凹部37gの深さは、アイランド32の厚さの1/2程度である。
また、このようにする場合、上記他の溝の数は、特に限定されるものではないが、例えば、半導体チップの底面積が大きい場合には、ダイボンディング領域の内側方向に多数の溝が配置されることが望ましい。半導体チップの底面積が大きくなると、厚さ方向に反る力が大きくなるため、多数の領域に分割することにより、厚さ方向に反る力を効果的に低減することができるからである。
図4(a)は、第4実施形態に係る半導体装置を模式的に示す縦断面図であり、(b)は、(a)に示した半導体装置の部分平面透視図である。
半導体装置40は、半導体チップ41、アイランド42、リード端子43、ワイヤ44、吊りリード48及び樹脂パッケージ部49を備えている。
図5は、第5実施形態に係る半導体装置を模式的に示す部分平面透視図である。
半導体装置50は、半導体チップ51、アイランド52、リード端子53、ワイヤ54、吊りリード58及び樹脂パッケージ部59を備えている。
図6(a)は、第6実施形態に係る半導体装置を模式的に示す縦断面図であり、(b)は、(a)に示した半導体装置の部分平面透視図である。
半導体装置60は、半導体チップ61、アイランド62、リード端子63、ワイヤ64、吊りリード68及び樹脂パッケージ部69を備えている。
図7(a)は、第7実施形態に係る半導体装置を模式的に示す縦断面図であり、(b)は、(a)に示した半導体装置の部分平面透視図である。
半導体装置70は、半導体チップ71、アイランド72、リード端子73、ワイヤ74、吊りリード78及び樹脂パッケージ部79を備えている。
ここでは、第1実施形態に係る半導体装置10の製造方法について説明するが、第2実施形態〜第7実施形態に係る半導体装置においても同様の製造方法を採用することできる。
図8(a)に示すように、半導体装置80が備えるアイランド82には、ダイボンディング領域87の対角線に直交する直線形状の溝86が形成されている。溝86はダイボンディング領域87の外周87aの4つの角の近傍の4箇所に形成されている。また、図8(b)に示すように、半導体装置90が備えるアイランド92には、ダイボンディング領域97の外周97aを含むように溝96が形成されている。すなわち、溝96はダイボンディング領域97の外周97aの互いに隣接する2辺に沿って平面視L字状に形成され、ダイボンディング領域97の外周の4つの角の4箇所に形成されている。この場合、平面視において、溝96と半導体チップの角とが重なることになる。このような半導体装置であっても、ダイボンディング領域の角の近傍のダイボンディング材の厚さを確保することによって、ダイボンディング材の角を起点としたクラックを防止することができる。
11、21、31、41、51、61、71 半導体チップ
11a、21a、31a、41a、51a、61a、71a 電極
11b、21b、31b、41b、51b、61b、71b (半導体チップの)裏面
12、22、32、42、52、62、72、82、92 アイランド
13、23、33、43、53、63、73 リード端子
14、24、34、44、54、64、74 ワイヤ
15、25、35、45、55、65、75 半田材(ダイボンディング材)
16、26(26a、26b)、36(36a、36b)、46(46a1、46a2)、56(56a、56b)、66(66a、66b)、76、86、96溝
17、27、37、47、57、67、77、87、97 ダイボンディング領域
17a、27a、37a、47a、57a、67a、77a、97a (ダイボンディング領域の)外周
17b、27b、37b、47b(47b1、47b2、47b3、47b4)、57b、67b、77b(ダイボンディング領域の)角
17c、27c、37c、47c、57c、67c、77c 第1の領域
17d、27d、37d、47d、57d、67d、77d 第2の領域
27e、37e、57e 第3の領域
37f (ダイボンディング領域の)中心位置
37g 凹部
37h 肉逃げ部
18、28、38、48、58、68、78 吊りリード
19、29、39、49、59、69、79 樹脂パッケージ部
Claims (5)
- 半導体チップと、
前記半導体チップがダイボンディング材を介してダイボンディングされたアイランドと
を備えた半導体装置であって、
前記アイランドは、前記半導体チップがダイボンディングされるダイボンディング領域を有し、
前記ダイボンディング領域の外周部には、前記ダイボンディング領域の外周の少なくとも一部に沿った溝が、前記ダイボンディング領域の各角の近傍を通るように形成され、
前記ダイボンディング材は、前記半導体チップの裏面の全域と前記ダイボンディング領域との間に介在していることを特徴とする半導体装置。 - 前記溝は、前記ダイボンディング領域の外周のうち、少なくとも、向かい合う2辺の夫々に沿って形成されている請求項1に記載の半導体装置。
- 前記溝は、前記ダイボンディング領域の外周の全部に沿う溝である請求項1又は2に記載の半導体装置。
- 前記ダイボンディング領域における前記溝より内側には、前記溝に沿う他の溝が形成されている請求項1〜3のいずれか1に記載の半導体装置。
- 前記ダイボンディング領域の中央部には、凹部が形成されている請求項1〜4のいずれか1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062978A JP2011155286A (ja) | 2011-03-22 | 2011-03-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062978A JP2011155286A (ja) | 2011-03-22 | 2011-03-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005323556A Division JP4738983B2 (ja) | 2005-11-08 | 2005-11-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011155286A true JP2011155286A (ja) | 2011-08-11 |
Family
ID=44540987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011062978A Pending JP2011155286A (ja) | 2011-03-22 | 2011-03-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011155286A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280436A (zh) * | 2013-04-23 | 2013-09-04 | 华为机器有限公司 | 表贴器件及其制备方法 |
JP2017157672A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 回路装置 |
JP2018067613A (ja) * | 2016-10-19 | 2018-04-26 | 三菱電機株式会社 | ダイパッド、半導体装置、および、半導体装置の製造方法 |
US10014284B2 (en) | 2014-03-04 | 2018-07-03 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
CN111316408A (zh) * | 2017-10-30 | 2020-06-19 | 三菱电机株式会社 | 电力用半导体装置以及电力用半导体装置的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068060A (ja) * | 1973-10-17 | 1975-06-07 | ||
JPH03194958A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 集積回路用パッケージ |
JPH0637122A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体装置 |
JPH09199517A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 半導体装置 |
-
2011
- 2011-03-22 JP JP2011062978A patent/JP2011155286A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5068060A (ja) * | 1973-10-17 | 1975-06-07 | ||
JPH03194958A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 集積回路用パッケージ |
JPH0637122A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体装置 |
JPH09199517A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280436A (zh) * | 2013-04-23 | 2013-09-04 | 华为机器有限公司 | 表贴器件及其制备方法 |
US10014284B2 (en) | 2014-03-04 | 2018-07-03 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
EP3703110A1 (en) | 2014-03-04 | 2020-09-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US10777542B2 (en) | 2014-03-04 | 2020-09-15 | Rohm Co., Ltd. | Power semiconductor module for an inverter circuit and method of manufacturing the same |
JP2017157672A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 回路装置 |
JP2018067613A (ja) * | 2016-10-19 | 2018-04-26 | 三菱電機株式会社 | ダイパッド、半導体装置、および、半導体装置の製造方法 |
CN111316408A (zh) * | 2017-10-30 | 2020-06-19 | 三菱电机株式会社 | 电力用半导体装置以及电力用半导体装置的制造方法 |
US11842968B2 (en) | 2017-10-30 | 2023-12-12 | Mitsubishi Electric Corporation | Power semiconductor device and substrate with dimple region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4738983B2 (ja) | 半導体装置 | |
US9324644B2 (en) | Semiconductor device | |
JP5634033B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP5959386B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP6129645B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008258411A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JP2018139263A (ja) | 半導体パッケージおよびその製造方法 | |
JP2008187009A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6284397B2 (ja) | 半導体装置及びその製造方法 | |
US20110165729A1 (en) | Method of packaging semiconductor device | |
JP2011155286A (ja) | 半導体装置 | |
CN105720034A (zh) | 引线框架、半导体装置 | |
JP2015026857A (ja) | 半導体装置およびその製造方法 | |
TWI833739B (zh) | 半導體封裝及製造其之方法 | |
US20100200972A1 (en) | BGA package with leads on chip | |
JP2007134395A (ja) | 半導体装置 | |
JP2007096042A (ja) | 半導体装置 | |
JP6909630B2 (ja) | 半導体装置 | |
JP6500299B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP7033445B2 (ja) | 半導体装置およびその製造方法 | |
JP2013143445A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130131 |