JP2005286087A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005286087A JP2005286087A JP2004097513A JP2004097513A JP2005286087A JP 2005286087 A JP2005286087 A JP 2005286087A JP 2004097513 A JP2004097513 A JP 2004097513A JP 2004097513 A JP2004097513 A JP 2004097513A JP 2005286087 A JP2005286087 A JP 2005286087A
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- crack
- pad
- progress
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 半導体素子と、該半導体素子上の絶縁部2と、絶縁部2上の、金属パッド5を有する金属配線3と、はんだボールとを有する半導体チップサイズパッケージであって、絶縁部2上の金属配線3と前記はんだボールとを電気的に接続する金属パッド5と前記はんだボールとの間の金属パッド5の表面に、外部からの応力によって前記はんだボールと金属パッド5との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する断面十字形状の凸部6が形成されていることを特徴とする半導体チップサイズパッケージ。
【選択図】図1
Description
前記絶縁部上の前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッドの表面に、外部からの応力によって前記はんだボールと前記金属パッドとの界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成されていることを特徴とする半導体チップサイズパッケージ。
前記金属パッドの表面に形成された、前記クラックの進行を妨げることができる側壁を有する凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体チップサイズパッケージ。
回路基板の金属配線の金属パッド部と前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する別の凸部が形成されていることを特徴とする半導体装置。
前記金属パッド部の表面に形成された、前記クラックの進行を妨げることができる側壁を有する別の凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体装置。
前記絶縁部上の前記銅配線と前記はんだボールとを電気的に接続する前記銅パッドと前記はんだボールとの間の前記銅パッドの表面に、外部からの応力によって前記はんだボールと前記銅パッドとの界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成されていることを特徴とする半導体チップサイズパッケージ。
前記銅パッドの表面に形成された、前記クラックの進行を妨げることができる側壁を有する凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体チップサイズパッケージ。
前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成されていることを特徴とする半導体装置。
前記金属パッド部の表面に形成された、前記クラックの進行を妨げることができる側壁を有する凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体装置。
2 ポリイミドテープ
3 銅配線
4 はんだボール
5 パッド
6 凸部(十字)
6’ 凸部(ドーナツ形状(○形状))
10 回路基板
11 回路基板基材
13 銅配線
15 パッド部(ランド部)
16 凸部(十字)
Claims (8)
- 半導体素子と、該半導体素子上の絶縁部と、該絶縁部上の、金属パッドを有する金属配線と、はんだボールとを有する半導体チップサイズパッケージであって、
前記絶縁部上の前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッドの表面に、外部からの応力によって前記はんだボールと前記金属パッドとの界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成されていることを特徴とする半導体チップサイズパッケージ。 - 請求項1に記載の半導体チップサイズパッケージにおいて、
前記金属パッドの表面に形成された、前記クラックの進行を妨げることができる側壁を有する凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体チップサイズパッケージ。 - 請求項1に記載の半導体チップサイズパッケージを有する半導体装置であって、
回路基板の金属配線の金属パッド部と前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する別の凸部が形成されていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置であって、
前記金属パッド部の表面に形成された、前記クラックの進行を妨げることができる側壁を有する別の凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体装置。 - 半導体素子と、該半導体素子上の絶縁部と、該絶縁部上の、銅パッドを有する銅配線と、はんだボールとを有する半導体チップサイズパッケージであって、
前記絶縁部上の前記銅配線と前記はんだボールとを電気的に接続する前記銅パッドと前記はんだボールとの間の前記銅パッドの表面に、外部からの応力によって前記はんだボールと前記銅パッドとの界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成されていることを特徴とする半導体チップサイズパッケージ。 - 請求項5に記載の半導体チップサイズパッケージにおいて、
前記銅パッドの表面に形成された、前記クラックの進行を妨げることができる側壁を有する凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体チップサイズパッケージ。 - 回路基板基材と、該回路基板基材上の、金属パッド部を有する金属配線と、はんだボールとを有する半導体装置であって、
前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成されていることを特徴とする半導体装置。 - 請求項7に記載の半導体装置であって、
前記金属パッド部の表面に形成された、前記クラックの進行を妨げることができる側壁を有する凸部は、断面十字形状、断面リング形状、及び両者の複合形状を含むクラック進行妨げ用特殊形状のいずれかを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097513A JP2005286087A (ja) | 2004-03-30 | 2004-03-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097513A JP2005286087A (ja) | 2004-03-30 | 2004-03-30 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023681A Division JP2009105441A (ja) | 2009-02-04 | 2009-02-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286087A true JP2005286087A (ja) | 2005-10-13 |
Family
ID=35184130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004097513A Pending JP2005286087A (ja) | 2004-03-30 | 2004-03-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286087A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177295A (ja) * | 2007-01-17 | 2008-07-31 | Olympus Corp | 積層実装構造体 |
US7446405B2 (en) | 2006-02-08 | 2008-11-04 | Hynix Semiconductor Inc. | Wafer level chip scale package (WLCSP) with high reliability against thermal stress |
KR100878947B1 (ko) | 2007-08-06 | 2009-01-19 | 삼성전기주식회사 | 솔더 범프 및 그의 형성 방법 |
CN102931101A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
CN102931110A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
CN102931164A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装件 |
US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US10026668B1 (en) | 2017-07-04 | 2018-07-17 | Samsung Electro-Mechanics Co., Ltd. | Passivation layer having an opening for under bump metallurgy |
US10403579B2 (en) | 2017-07-04 | 2019-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2004
- 2004-03-30 JP JP2004097513A patent/JP2005286087A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7446405B2 (en) | 2006-02-08 | 2008-11-04 | Hynix Semiconductor Inc. | Wafer level chip scale package (WLCSP) with high reliability against thermal stress |
JP2008177295A (ja) * | 2007-01-17 | 2008-07-31 | Olympus Corp | 積層実装構造体 |
KR100878947B1 (ko) | 2007-08-06 | 2009-01-19 | 삼성전기주식회사 | 솔더 범프 및 그의 형성 방법 |
US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
CN102931110A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
CN102931164A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装件 |
CN102931101A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US10026668B1 (en) | 2017-07-04 | 2018-07-17 | Samsung Electro-Mechanics Co., Ltd. | Passivation layer having an opening for under bump metallurgy |
US10347556B2 (en) | 2017-07-04 | 2019-07-09 | Samsung Electro-Mechanics Co., Ltd. | Passivation layer having opening for under bump metallurgy |
US10403579B2 (en) | 2017-07-04 | 2019-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10879189B2 (en) | 2017-07-04 | 2020-12-29 | Samsung Electronics Co.. Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
US8106521B2 (en) | Semiconductor device mounted structure with an underfill sealing-bonding resin with voids | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP2006344917A (ja) | 半導体装置、積層型半導体装置、および半導体装置の製造方法 | |
JP2007165420A (ja) | 半導体装置 | |
JP2005286087A (ja) | 半導体装置 | |
JP2009105441A (ja) | 半導体装置 | |
JP4777692B2 (ja) | 半導体装置 | |
JP4197140B2 (ja) | 半導体装置 | |
KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
JP2007188945A (ja) | 半導体装置とそれを用いた電子部品モジュール | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP2009010208A (ja) | 複合リードフレーム及びこの複合リードフレームを用いた半導体装置 | |
JP4654971B2 (ja) | 積層型半導体装置 | |
JP2006032622A (ja) | リードレスパッケージの実装構造 | |
JP2012227320A (ja) | 半導体装置 | |
US20120153473A1 (en) | Lead pin for package substrate and semiconductor package printed circuit board including the same | |
JP2010098225A (ja) | 半導体装置 | |
JP2006339631A (ja) | 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
JP2008010550A (ja) | 半導体装置 | |
JP5121149B2 (ja) | 部品内蔵型プリント基板、プリント基板、電子機器、および電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A977 | Report on retrieval |
Effective date: 20081201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20081210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090624 |