JP2006339631A - 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ - Google Patents

電子部品アセンブリの製造方法及び対応する電子部品アセンブリ Download PDF

Info

Publication number
JP2006339631A
JP2006339631A JP2006130246A JP2006130246A JP2006339631A JP 2006339631 A JP2006339631 A JP 2006339631A JP 2006130246 A JP2006130246 A JP 2006130246A JP 2006130246 A JP2006130246 A JP 2006130246A JP 2006339631 A JP2006339631 A JP 2006339631A
Authority
JP
Japan
Prior art keywords
solder
connection pads
mold part
mold
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006130246A
Other languages
English (en)
Other versions
JP4154464B2 (ja
Inventor
Stephan Blaszczak
ブラジュザック シュテファン
Harry Hedler
ヘドラー ハリー
Kahlisch Knut
カーリシュ クヌート
Steffen Kroehnert
クローエーンネルト シュテフェン
Gil Park Soo
ギル ス パク
Reiss Martin
ライス マルティン
Rau Ingolf
ラウ インゴルフ
Scheibe Bernd
シャイベ ベルント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006339631A publication Critical patent/JP2006339631A/ja
Application granted granted Critical
Publication of JP4154464B2 publication Critical patent/JP4154464B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】 電子部品アセンブリにおいて応力を低減する。
【解決手段】 電子部品アセンブリの製造方法は、第１側面と第１半田接続パッドを有する第２側面と貫通孔とを有する基材を提供する工程、半導体チップを第１側面に取付ける工程、第１側面の半導体チップを被覆する第１モールド部と貫通孔を通って延在し第２側面の半田接続パッドよりも突出する第２モールド部とを含むモールドパッケージを得るために基材及び半導体チップに対してモールドプロセスを実施する工程、第１半田接続パッドに対応する第２半田接続パッドを備えた表面を有するプリント回路基板を提供する工程、第２モールド部がプリント回路基板の表面上においてモールドパッケージを支持するスペーサ構造を形成するように第１および第２半田接続パッドの間に配置される半田ボールによってモールドパッケージをプリント回路基板に半田付けする工程を含む。
【選択図】 図１

Description

本発明は、電子部品アセンブリの製造方法及び対応する電子部品アセンブリに関する。
基本的には、任意の集積回路に該当し得るが、以下の本発明及びその背景にある問題については、シリコン技術の集積メモリ回路に関して説明する。
特許文献１では、アンダーフィルが予め施された表面実装パッケージ、及びそのようなパッケージの組立て及び使用方法が開示されている。アンダーフィルを予め施したパッケージを顧客に供給することは、表面実装パッケージの熱的及び機械的信頼性を高めるとともに、アンダーフィル材料の塗布及び硬化に関係する付加的な費用、生産設備、人的資源、及びプロセス操作に対する顧客の要求を軽減する。
一般に、あらゆるグリッドアレイパッケージは、電子部品アセンブリをプリント回路基板に接続するために用いられることが多い。ここで、半田ボールは、二重の機能、即ち、プリント回路基板への電気的接続及び機械的接続の機能を有する。
パッケージとプリント回路基板との間の熱的不整合により、熱サイクル条件の後、半田ボールには電気構成要素の電気的故障を引き起こすクラックが存在することが多い。
これらの問題を克服するために、例えば、適切な材料を選択することによって、又は応力を最小限に抑えるための新しい材料を開発することによって、パッケージと回路基板との熱膨張率を整合させるための試みが行われてきた。
また、パッド設計半田バンプの大きさ、チップ厚さ、モールドキャップ厚さ、基材厚さ、接着厚さ、及び接着領域の大きさ等、他の設計上の対策がとられてきた。
しかしながら、これらのこれまで行われた全ての既知の対策は、上述した不都合を解決するのに充分ではない。
米国特許出願番号第２００２／０１６２６７９Ａ１号明細書
従って、本発明の目的は、電子部品アセンブリの改善された製造方法及び対応する構成要素アセンブリを提供し、熱的な不整合による応力を更に低減することである。
上記問題点を解決するために、請求項１に記載の発明は、電子部品アセンブリの製造方法であって、第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材を提供する工程であって、前記第２の側面は第１の複数の半田接続パッドを有する工程と、半導体チップを前記基材の第１の側面に取り付ける工程と、モールドパッケージを得るために、基材及び取り付けられた半導体チップに対してモールドプロセスを実施する工程であって、前記モールドパッケージは、基材の第１の側面の前記半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、基材の第２の側面において前記半田接続パッドよりも突出する少なくとも１つの第２モールド部とを含む、工程と、前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板を提供する工程と、前記第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成するように、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって、前記モールドパッケージを前記プリント回路基板に半田付
けする工程とを含むことを要旨とする。
請求項２に記載の発明は、請求項１に記載の方法であって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ、及びボンディングパッドを封止するように形成されることを要旨とする。
請求項３に記載の発明は、請求項１又は２に記載の方法であって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着されることを要旨とする。
請求項４に記載の発明は、請求項１に記載の方法であって、前記半田ボールは、前記モールドプロセスを実施するステップの前に、第１の複数の半田接続パッド上に形成され、第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成されることを要旨とする。
請求項５に記載の発明は、請求項４に記載の方法であって、第２モールド部は、前記半田ボールが第２モールド部の表面から突出するように形成されることを要旨とする。
請求項６に記載の発明は、請求項４に記載の方法であって、前記第２モールド部は、前記半田ボールが第２モールド部の表面と同一平面を有するように形成されることを要旨とする。
請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の方法であって、前記基材は前記取り付けられた半導体チップの周囲に周辺領域を有し、その周辺領域に前記貫通孔が配置されることを要旨とする。
請求項８に記載の発明は、電子部品アセンブリにおいて、第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材であって、第２の側面は、第１の複数の半田接続パッドを有する基材と、前記基材の第１の側面に取り付けられた半導体チップと、前記基材及び前記取り付けられた半導体チップの上に設けられたモールドパッケージであって、前記基材の第１の側面上の半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、前記基材の第２の側面上の半田接続パッドよりも突出する少なくとも１つの第２モールド部とを備えるモールドパッケージと、前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板とを備え、前記モールドパッケージは、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって前記プリント回路基板に半田付けされることにより、前記少なくとも１つの第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成することを要旨とする。
請求項９に記載の発明は、請求項８に記載のアセンブリであって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ及びボンディングパッドを封止するように形成されることを要旨とする。
請求項１０に記載の発明は、請求項８又は９に記載のアセンブリであって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着されることを要旨とする。
請求項１１に記載の発明は、請求項８に記載のアセンブリであって、前記第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成されることを要旨とする。
請求項１２に記載の発明は、請求項８乃至１１のいずれか１項に記載のアセンブリであって、前記基材は前記取り付けられた半導体チップ周囲に周辺領域を有し、その周辺領域に、前記貫通孔が配置されることを要旨とする。
本発明によれば、上記目的は、上述の製造方法及びアセンブリによって達成される。
本発明の根底をなす基本的な考え方は、パッケージの半田ボール側に設けられるプリント回路基板に対してスペーサとしての役割を果たし得る付加的なモールド構造を用いて、当該モールド構造を有さない場合には半田接合部に直接影響を及ぼす大部分の機械的応力を除去することである。任意で、これらのスペーサ構造は、プリント回路基板に接着され得る。
特に、本スペーサ構造は、プリント回路基板の方向への湾曲に対して、パッケージを保護する。更に、本スペーサ構造は、プリント回路基板上においてパッケージを同プリント回路基板から隔離することができる。パッケージの対称性は、スペーサ構造を実現するために基材のチップ(die) 側及び半田ボール側に配置されるモールド成形材料の部分に関して改善され、貫通孔が、基材の良好に画成された位置に設けられ、また、モールド部は、これらの貫通孔を介して、モールドプロセス時にスペーサ構造が形成されるように設計される。従って、スペーサ構造は、基材及びそれに合わせてモールド部を適切に設計することによって、パッケージに直接一体化される。
好適な実施形態によれば、前記スペーサ構造は、接着層によって前記プリント回路基板に接着される。
他の好適な実施形態によれば、前記半田ボールは、モールドプロセスを行うステップの前に、第１の複数の半田接続パッド上に形成され、また、第２モールド部は、前記半田ボールを囲み前記半田ボール間において基材の第２の側面を被覆するように形成される。
他の好適な実施形態によれば、前記第２モールド部は、前記半田ボールが第２モールド部の表面よりも突出するように形成される。
他の好適な実施形態によれば、前記第２モールド部は、前記半田ボールが第２モールド部の表面と同一平面を有するように形成される。
他の好適な実施形態によれば、前記基材は、前記取り付けられた半導体チップ周囲に周辺領域を有し、その周辺領域に、前記貫通孔が配置される。
電子部品アセンブリにおいて、パッケージの半田ボール側に設けられるプリント回路基板に対してスペーサとして機能するモールド構造を設けることにより、熱的な不整合による応力を低減することができる。
本発明の好適な実施形態は、添付した図面に示し以下の記述において説明する。
図面において、同様な参照記号は、等価な又は機能的に等価な構成要素を示す。
図１は、本発明の第１実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図１において、参照記号１０は、接着層１１によって基材５に取り付けられた半導体メモリチップを示す。基材５は、可塑性樹脂又は他の任意の適切な材料から形成される。基材５には、半導体チップ１０のボンディング領域ｂ１の周辺に配置された貫通孔５ａが設けられている。基材５において、半導体チップ１０が設けられている側面とは反対側の側
面には、ワイヤ１５ａ，１５ｂを前記半導体チップ１０の前記ボンディング領域ｂ１にボンディングすることによって接続されるボンディングランド１６ａ，１６ｂが設けられている。
更に、基材５のこの側面には、半田停止層２０によって取り囲まれ、かつ半田停止層２０によって部分的に覆われた半田接続パッド１７ａ〜１７ｄも設けられている。
半導体チップ１０が取り付けられた基材５をプリント回路基板１に半田付けする前に、モールド部（成形体部分）５０ａ，５０ｂが含まれるモールドパッケージを形成するために、モールドプロセスを行う。モールド部５０ａは、キャップ構造を有し、半導体チップ１０及び周辺の基材領域の上に形成される。モールド部５０ｂは、貫通孔５ａ内に形成され、この領域にスペーサ構造を提供するように、半田停止層２０に対して隆起させられる。また、モールド部５０ｂは、ボンドワイヤ１５ａ，１５ｂを封止する。従って、このようなモールドパッケージを実現することによって、モールド部５０ｂによって形成された一体化スペーサ構造が、この半導体チップ１０を有するのとは反対側の基材５の側面上に設けられる。
次の工程において、別の半田停止層２１によって取り囲まれ、かつ同半田停止層２１によって部分的に覆われた半田接続パッド１８ａ〜１８ｄを有するプリント回路基板が提供される。次に、モールド部５０ｂによって形成されたスペーサ構造と対向する半田停止層２１の領域に接着層６０が設けられる。任意で、接着層６０はスペーサ構造の突出している部分にも設けられる。次に、半導体チップ１０を含むパッケージ化された基材は、半田ボール１９ａ〜１９ｄによって、プリント回路基板１に半田付けされ、同時に、モールド部５０ｂによって形成されたスペーサ構造は、接着層６０によって半田停止層に接着される。モールド部５０ｂによって形成されたスペーサ構造は、熱サイクル条件下において、基材５がプリント回路基板１に向かって湾曲するのを低減又は防止する安定化構造の役割を果たす。こうして、基本的なボール・グリッド・アレイパッケージが形成される。このパッケージでは、基材５と回路基板１との熱的不整合による応力が最小限に抑えられ、また、半田ボール１９ａ〜１９ｄの長期的な安定性が改善されている。
図２は、本発明の第２実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図２に示す第２実施形態においても、２つのモールド部５０ａ' ，５０ｂ' が存在するが、第１実施形態とは対照的に、第２モールド部５０ｂ' は、半導体チップ１０が設けられているのとは反対側の基材５の側面上に配置された半田接続パッド１７ａ〜１７ｄ上に予め設けられた半田ボール１９ａ' 〜１９ｄ' を囲むように設けられる。この利点は、第２モールド部５０ｂ' がスペーサ構造として機能するだけでなく、モールド部に前記半田ボールを埋め込むことによって半田ボールを安定化させる機能を果たし得ることである。特に、接続パッド１７ａ〜１７ｄと半田ボール１９ａ' 〜１９ｄ' との界面(enter face)における金属間面の臨界領域が安定化される。
図２から分かるように、半田ボール１９ａ' 〜１９ｄ' は、モールド部５０ｂ' からわずかに突出している。このモールド成形されたチップパッケージをプリント回路基板１の接続パッド１８ａ〜１８ｄに取り付ける場合（図１参照）、モールド部５０ｂ' と半田停止層２１との間の空間に半田が過剰に入り込まないように注意が必要である。しかしながら、これは、定常的な設計上の対策によって為され得る。
図３は、本発明の第３実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図３に示す実施形態は、半田ボール１９ａ" 〜１９ｄ" が、第２モールド部５０ｂ' よりも突出していないことを除いて、図２に示す上述した第２実施形態とほぼ同様である。
このことは、モールドツールの適切な設計によって実現し得るが、この場合、半田ボールは、モールド成形時わずかに扁平になり、このため接触領域が大きくなる。
第２実施形態と同様に、第２モールド部５０ｂ' によって形成されたスペーサ構造は、熱サイクル時におけるプリント回路基板１の側への基材５の湾曲を防止するため、並びに、予め形成された半田ボール１９ａ" 〜１９ｄ" を安定化するための安定化部として機能する。
図４は、本発明の第４実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図４に示す第４実施形態は、図１の第１実施形態と同様であるが、基材５は、チップ１０の周囲の基材５の周辺部に貫通孔５５ａ，５５ｂを更に備える点で異なる。貫通孔５５ａ，５５ｂには、第３モールド部５０ｃ及び第４モールド部５０ｄが形成される。第３モールド部５０ｃ及び第４モールド部５０ｄは、スペーサとして機能し、接着層６０によってプリント回路基板１の上の半田停止層２１に接着される。モールド部５０ｃ，５０ｄによって形成されるこれらの付加的なスペーサ構造を設けることによって、熱サイクル時の湾曲に対して安定性の更なる強化を実現し得る。
図５は、本発明の第５実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図５に示す第５実施形態では、基材の中央貫通孔におけるモールド部５０ｂの領域においては接着層６０が省略されるため、この領域では、モールド部５０ｂ' は、ボンドワイヤ１５ａ，１５ｂを封止するためだけの役割を果たす。換言すれば、本実施形態において、スペーサ機能は、モールド部５０ｃ，５０ｄによって完全に得られる。図示した縦断面図は、スペーサ構造としてモールド部５０ｃ，５０ｄの形態のみを示しているが、この構造の全体的な面を考慮すると、最適な安定化及び平衡化効果を実現するためには、より多くのスペーサが存在し得ると言える。
図６は、本発明の第６実施形態に基づき製造された電子部品アセンブリの概略断面図を示す。
図６に示す第６実施形態において、接着層６０は、半田停止層２１とモールド部５０ｃ，５０ｄによって形成されたスペーサ構造との間においても省略されている。ここで、モールド成形されたパッケージとプリント回路基板との間の接続は、半田ボール１９ａ〜１９ｄのみによって形成されている。しかしながら、勿論、モールド部５０ｃ，５０ｄによって形成されたスペーサ構造は、他の全ての実施形態と同様に、同じ安定化効果を実現する。
２つの好適な実施形態に基づき本発明について説明したが、本発明は、それらに限定されるものではなく、当業者に明白な様々な方法で改変され得る。
特に、材料及び形状の選択は、単なる例であり、様々に変更され得る。
本発明の第１実施形態に基づき製造された電子部品アセンブリの概略断面図。 本発明の第２実施形態に基づき製造された電子部品アセンブリの概略断面図。 本発明の第３実施形態に基づき製造された電子部品アセンブリの概略断面図。 本発明の第４実施形態に基づき製造された電子部品アセンブリの概略断面図。 本発明の第５実施形態に基づき製造された電子部品アセンブリの概略断面図。 本発明の第６実施形態に基づき製造された電子部品アセンブリの概略断面図。
符号の説明
１…プリント回路基板、１８ａ〜１８ｄ…接続パッド、２０，２１…半田層、１９ａ〜１９ｄ…半田ボール、１９ａ' 〜１９ｄ' …半田ボール、１９ａ" 〜１９ｄ" …半田ボール、１７ａ〜１７ｄ…接続パッド、１６ａ，１６ｂ…ボンディングランド、ｂ１…ボンディング領域、１５ａ，１５ｂ…ボンドワイヤ、１０…半導体チップ、１１…接着層、６０…接着層、５０ａ，５０ｂ…モールド部、５０ｃ，５０ｄ…モールド部、５０ａ' ，５０ｂ' …モールド部

Claims (12)

  1. 電子部品アセンブリの製造方法であって、
    第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材を提供する工程であって、前記第２の側面は第１の複数の半田接続パッドを有する工程と、
    半導体チップを前記基材の第１の側面に取り付ける工程と、
    モールドパッケージを得るために、基材及び取り付けられた半導体チップに対してモールドプロセスを実施する工程であって、前記モールドパッケージは、基材の第１の側面の前記半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、基材の第２の側面において前記半田接続パッドよりも突出する少なくとも１つの第２モールド部とを含む、工程と、
    前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板を提供する工程と、
    前記第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成するように、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって、前記モールドパッケージを前記プリント回路基板に半田付けする工程と
    を含む方法。
  2. 請求項１に記載の方法であって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ、及びボンディングパッドを封止するように形成される方法。
  3. 請求項１又は２に記載の方法であって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着される方法。
  4. 請求項１に記載の方法であって、前記半田ボールは、前記モールドプロセスを実施するステップの前に、第１の複数の半田接続パッド上に形成され、第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成される方法。
  5. 請求項４に記載の方法であって、第２モールド部は、前記半田ボールが第２モールド部の表面から突出するように形成される方法。
  6. 請求項４に記載の方法であって、前記第２モールド部は、前記半田ボールが第２モールド部の表面と同一平面を有するように形成される方法。
  7. 請求項１乃至６のいずれか１項に記載の方法であって、前記基材は前記取り付けられた半導体チップの周囲に周辺領域を有し、その周辺領域に前記貫通孔が配置される方法。
  8. 電子部品アセンブリにおいて、
    第１の側面及び第２の側面を有し、かつ、少なくとも１つの貫通孔を有する基材であって、第２の側面は、第１の複数の半田接続パッドを有する基材と、
    前記基材の第１の側面に取り付けられた半導体チップと、
    前記基材及び前記取り付けられた半導体チップの上に設けられたモールドパッケージであって、前記基材の第１の側面上の半導体チップを被覆する少なくとも１つの第１モールド部と、前記貫通孔を通って延在し、前記基材の第２の側面上の半田接続パッドよりも突出する少なくとも１つの第２モールド部とを備えるモールドパッケージと、
    前記第１の複数の半田接続パッドに対応する第２の複数の半田接続パッドを備えた表面を有するプリント回路基板とを備え、
    前記モールドパッケージは、前記第１の複数の半田接続パッドと第２の複数の半田接続パッドとの間に配置される半田ボールによって前記プリント回路基板に半田付けされることにより、前記少なくとも１つの第２モールド部が、前記プリント回路基板の前記表面上において前記モールドパッケージを支持するスペーサ構造を形成する、電子部品アセンブリ。
  9. 請求項８に記載のアセンブリであって、前記貫通孔は、前記取り付けられた半導体チップのボンディング領域の下方に配置され、基材の第２の側面は、ボンドワイヤを前記ボンディング領域にボンディングすることによって接続される複数のボンディングパッドを有し、前記第２モールド部は、前記ボンディング領域、ボンドワイヤ及びボンディングパッドを封止するように形成されるアセンブリ。
  10. 請求項８又は９に記載のアセンブリであって、前記スペーサ構造は、接着層によって前記プリント回路基板に接着されるアセンブリ。
  11. 請求項８に記載のアセンブリであって、前記第２モールド部は、前記半田ボールを囲み、かつ、前記半田ボールの間において基材の第２の側面を被覆するように形成されるアセンブリ。
  12. 請求項８乃至１１のいずれか１項に記載のアセンブリであって、前記基材は前記取り付けられた半導体チップ周囲に周辺領域を有し、その周辺領域に、前記貫通孔が配置されるアセンブリ。
JP2006130246A 2005-05-31 2006-05-09 電子部品アセンブリの製造方法 Expired - Fee Related JP4154464B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/140,687 US20060270109A1 (en) 2005-05-31 2005-05-31 Manufacturing method for an electronic component assembly and corresponding electronic component assembly

Publications (2)

Publication Number Publication Date
JP2006339631A true JP2006339631A (ja) 2006-12-14
JP4154464B2 JP4154464B2 (ja) 2008-09-24

Family

ID=37463961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130246A Expired - Fee Related JP4154464B2 (ja) 2005-05-31 2006-05-09 電子部品アセンブリの製造方法

Country Status (2)

Country Link
US (1) US20060270109A1 (ja)
JP (1) JP4154464B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037331A (ko) * 2009-10-06 2011-04-13 엘지디스플레이 주식회사 액정표시장치
CN109075137B (zh) 2017-07-20 2022-03-01 深圳市汇顶科技股份有限公司 芯片封装结构、芯片模组及电子终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6501170B1 (en) * 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies

Also Published As

Publication number Publication date
JP4154464B2 (ja) 2008-09-24
US20060270109A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
US20050280132A1 (en) Semiconductor package with heat sink
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP4110189B2 (ja) 半導体パッケージ
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2008288489A5 (ja)
JP2012084840A (ja) 半導体装置及びその製造方法
JP4154464B2 (ja) 電子部品アセンブリの製造方法
US7692290B2 (en) Heat slug and semiconductor package
US20070152330A1 (en) Package structure and manufacturing method thereof
JP4361828B2 (ja) 樹脂封止型半導体装置
JP2005252074A (ja) 半導体装置及び電子装置
JPH1197569A (ja) 半導体パッケージ
JP2006032625A (ja) 半導体装置及びその製造方法
JP4679991B2 (ja) 半導体装置
JP2003068976A (ja) 樹脂封止型電力用半導体デバイス
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
JP2008270511A (ja) 電子装置
JP2008053614A (ja) Ｂｇａ型パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees