JPS62252159A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS62252159A JPS62252159A JP9451886A JP9451886A JPS62252159A JP S62252159 A JPS62252159 A JP S62252159A JP 9451886 A JP9451886 A JP 9451886A JP 9451886 A JP9451886 A JP 9451886A JP S62252159 A JPS62252159 A JP S62252159A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- resin
- lead frame
- semiconductor device
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000011347 resin Substances 0.000 abstract description 39
- 229920005989 resin Polymers 0.000 abstract description 39
- 238000000034 method Methods 0.000 abstract description 5
- 238000003825 pressing Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- 229910000851 Alloy steel Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000035882 stress Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置用リードフレームに係り、特に樹
脂封止型半導体装置の樹脂クラックの発生防止に好適な
リードフレーム構造に関するものでらる。
脂封止型半導体装置の樹脂クラックの発生防止に好適な
リードフレーム構造に関するものでらる。
樹脂封止型半導体装置においては、これを構成する半導
体素子、リードフレーム及び樹脂の線膨張係数が通常１
贋に異なっているため、装置の温度変化によって、ｆ！
装置内熱応力が発生する。近年、半導体素子の高集積化
によって１，１ｃ子寸法が大型化する唄向にあり、これ
とともに、半導体素子を搭載するリードフレームのタブ
の寸法も大型化している。このため、タブ端部の熱応力
が増大し、樹脂クランクの発生が問題となっている。
体素子、リードフレーム及び樹脂の線膨張係数が通常１
贋に異なっているため、装置の温度変化によって、ｆ！
装置内熱応力が発生する。近年、半導体素子の高集積化
によって１，１ｃ子寸法が大型化する唄向にあり、これ
とともに、半導体素子を搭載するリードフレームのタブ
の寸法も大型化している。このため、タブ端部の熱応力
が増大し、樹脂クランクの発生が問題となっている。
第５図は、一般的なリードフレームを使用した樹脂封止
型半導体装置の平面図である。同図においては、半導体
装置内部の構造を説明するため。
型半導体装置の平面図である。同図においては、半導体
装置内部の構造を説明するため。
リードフレームより上部の樹脂を除去して示しである。
第５図において、半導体素子１は、リード７し−ムｌＯ
中央部に設けられたタブ２の上に接着剤などを用いて固
定され、半導体素子ｌ上の端子は。
中央部に設けられたタブ２の上に接着剤などを用いて固
定され、半導体素子ｌ上の端子は。
タブ２の周囲に配設された複数のリード３と金属細線４
によって電気接続されている。リード３及びタブ２ｔ−
支持するタブ吊９リード６は、いずれも最初１図示して
いない共通の外枠に連結されて。
によって電気接続されている。リード３及びタブ２ｔ−
支持するタブ吊９リード６は、いずれも最初１図示して
いない共通の外枠に連結されて。
タブ２とともにリードフレームｌＯを形成しており、樹
脂５によって封止全行った後、外枠から切離される。
脂５によって封止全行った後、外枠から切離される。
リードフレーム１０の材料としては１通常、線膨張係数
が約５ｘｔｏ−’／ｃの４２１０イ、あるいは、Ｗｓ膨
張係数約ｔ７ｘｔＯ−’／ｌｌｌ”の鋼合金などが受用
される。リードフレーム材料として４２７０イ及び鋼合
金を使用した場合の樹脂クラック発生メカニズムを模式
的にそれぞれ第６図及び第７図の断面図に示す。
が約５ｘｔｏ−’／ｃの４２１０イ、あるいは、Ｗｓ膨
張係数約ｔ７ｘｔＯ−’／ｌｌｌ”の鋼合金などが受用
される。リードフレーム材料として４２７０イ及び鋼合
金を使用した場合の樹脂クラック発生メカニズムを模式
的にそれぞれ第６図及び第７図の断面図に示す。
リードフレーム材料として４２７ａイを使用する場合、
リードフレームｌＯと樹脂５（線膨張係数差２０Ｘ１０
”’／Ｃ）との線膨張係数差が大きい九め、半導体装置
樹脂封止後の冷却や、温度サイクル試験時の１度低下に
よって、タブ２の反素子搭載面側２ｂの樹脂接着界面に
は高い熱応力が作用し、はく離を生じやすくなる。この
はく雌が発生すると、樹脂５は第６図に矢印で示すよう
に、タブ２の中心方向にすべって収縮するため、タブ２
の下端部に応力が集中し、この部分に樹脂クラック７が
発生する。
リードフレームｌＯと樹脂５（線膨張係数差２０Ｘ１０
”’／Ｃ）との線膨張係数差が大きい九め、半導体装置
樹脂封止後の冷却や、温度サイクル試験時の１度低下に
よって、タブ２の反素子搭載面側２ｂの樹脂接着界面に
は高い熱応力が作用し、はく離を生じやすくなる。この
はく雌が発生すると、樹脂５は第６図に矢印で示すよう
に、タブ２の中心方向にすべって収縮するため、タブ２
の下端部に応力が集中し、この部分に樹脂クラック７が
発生する。
一方、リードフレーム材料に鋼合金を使用する場合には
、樹脂５とのＳ膨張係数差は小さくなるものの、他方で
、半導体素子ｌ（線膨張係数差３ＸＩＯ′／Ｃ）とのｌ
ｓ膨張係数差が大きくなり。
、樹脂５とのＳ膨張係数差は小さくなるものの、他方で
、半導体素子ｌ（線膨張係数差３ＸＩＯ′／Ｃ）とのｌ
ｓ膨張係数差が大きくなり。
半導体素子１とタブ２の接着界面にはく離を生じ。
やすくなる。半導体素子１とタブ２の接着界面がはく離
すると、＠度低下時の半導体素子ｌの熱収縮が、樹脂５
及びタブ２に比べて小さいため、樹脂５及びタブ２と半
導体素子１との間には第７図に矢印で示すような相対的
なすベシが生じ、タブ２の側面にすき間８が発生するよ
うになる。このすき間８はタブ２の下端部に応力ｔ−渠
申させるので、この場合にも４２７ａイの場合と同様、
樹脂クラック７が発生する。
すると、＠度低下時の半導体素子ｌの熱収縮が、樹脂５
及びタブ２に比べて小さいため、樹脂５及びタブ２と半
導体素子１との間には第７図に矢印で示すような相対的
なすベシが生じ、タブ２の側面にすき間８が発生するよ
うになる。このすき間８はタブ２の下端部に応力ｔ−渠
申させるので、この場合にも４２７ａイの場合と同様、
樹脂クラック７が発生する。
上記の本うなタブ下端部での樹脂クランクを防止する方
法としては、従来、％開昭５８−１９９５４７号に記載
されているように、タブ側辺に矩形あるいは波形などの
凹凸を設け、タブ下端部の熱応力を分散させる方法が知
られている。この方法は。
法としては、従来、％開昭５８−１９９５４７号に記載
されているように、タブ側辺に矩形あるいは波形などの
凹凸を設け、タブ下端部の熱応力を分散させる方法が知
られている。この方法は。
４２７０イのリードフレームを使用した場合のよ虞に、
＃脂とタブの線膨張係数差が直接の応力発生原因となっ
ている場合には、樹脂とタブの間のすペシを防止できる
ので、樹脂クラック防止に顕著な効果がある。しかしな
がら、鋼合金など、線膨張係数が樹脂に近い材料をリー
ドフレームに使用する場合には、第７図に示し九ように
、タブ側面におけるすき間の発生が樹脂クラックの原因
となるため、あまり効果がない。、 〔発明が解決しようとする問題点〕 本発明の目的は、鋼合金など、半導体素子との線膨張係
数差の大きい材料からなる半導体装置用リードフレーム
において、タブ側面のすき間発生による樹脂クラックの
発生を防止することにある。
＃脂とタブの線膨張係数差が直接の応力発生原因となっ
ている場合には、樹脂とタブの間のすペシを防止できる
ので、樹脂クラック防止に顕著な効果がある。しかしな
がら、鋼合金など、線膨張係数が樹脂に近い材料をリー
ドフレームに使用する場合には、第７図に示し九ように
、タブ側面におけるすき間の発生が樹脂クラックの原因
となるため、あまり効果がない。、 〔発明が解決しようとする問題点〕 本発明の目的は、鋼合金など、半導体素子との線膨張係
数差の大きい材料からなる半導体装置用リードフレーム
において、タブ側面のすき間発生による樹脂クラックの
発生を防止することにある。
上記目的は、タブの側辺に凹凸を設け、凹部の形状を、
開口部において狭く、また内部において広く形成するこ
とによって達成される。
開口部において狭く、また内部において広く形成するこ
とによって達成される。
上記凹部は半導体装置組立時に樹脂によって満たされ、
＃脂と強固にかみ合うので、装置の温度が低下してもタ
ブ側面にすき間が発生することがなく、したがって樹脂
クラックも発生しない。
＃脂と強固にかみ合うので、装置の温度が低下してもタ
ブ側面にすき間が発生することがなく、したがって樹脂
クラックも発生しない。
〔実施例〕 ・
以下１本発明の実施例ｔ−図面によって説明する。
第１図は１本発明の一実施例である半導体装置用リード
フレームのタブ部分を示す平面図である°。
フレームのタブ部分を示す平面図である°。
タブ２の側辺にはエツチングあるいはプレスなどの方法
によって台形状の凹凸９が形成されておシ。
によって台形状の凹凸９が形成されておシ。
その凹ｇ９ａの形状は、その開口部が内部よりも狭くな
るように形成されている。タブ側辺の形状をこのように
形成することによって、タブ２の側面と樹脂５との間に
は強固な結合が得られ、タブ２側面のすき間発生を防止
することができる。
るように形成されている。タブ側辺の形状をこのように
形成することによって、タブ２の側面と樹脂５との間に
は強固な結合が得られ、タブ２側面のすき間発生を防止
することができる。
タブ側辺の凹凸９を設ける位ｌＩｆは、第１図に示した
ような、半導体装置の長手方向に沿った２辺だけでなく
、４辺の全周としてもよく、これとは逆に、樹脂クラッ
クの発生が問題となる特定箇所のみに凹部を設けたもの
でも良い。
ような、半導体装置の長手方向に沿った２辺だけでなく
、４辺の全周としてもよく、これとは逆に、樹脂クラッ
クの発生が問題となる特定箇所のみに凹部を設けたもの
でも良い。
タブ２の側辺における凹凸９の形状も、凹部９ａの開口
部の幅が内部より狭くなる形状であれば、第２図のａ）
、ｂ）に示すように１部分円弧状。
部の幅が内部より狭くなる形状であれば、第２図のａ）
、ｂ）に示すように１部分円弧状。
部分円弧と直線の組合せ形状など任意の形状であってよ
い。
い。
また、第２図のＣ）に示すように１幅を狭くする部分を
タブ２の板厚方向の一部だけとしても同様の効果を得る
ことができる。この場合には、予め矩形などの凹凸を付
したタブの端部をプレス加工することによっても裏作で
きる。
タブ２の板厚方向の一部だけとしても同様の効果を得る
ことができる。この場合には、予め矩形などの凹凸を付
したタブの端部をプレス加工することによっても裏作で
きる。
さらに、４２１ｉ１のｄ）Ｋ示すように、タブ最外部よ
りやや内側に入った位置において最も・−が狭くなるよ
うにしても、上記と同様の効果を得ることができる。こ
の場合にＦｉ、凹凸９の輪郭を滑らかな曲線とすること
ができるので、凹凸９自体にょる応力集中を低減するこ
とができる。
りやや内側に入った位置において最も・−が狭くなるよ
うにしても、上記と同様の効果を得ることができる。こ
の場合にＦｉ、凹凸９の輪郭を滑らかな曲線とすること
ができるので、凹凸９自体にょる応力集中を低減するこ
とができる。
第３図は本発明の他の実施例であり、半導体装置用リー
ドフレームのタブ部分を反素子搭載面から見た斜視図を
示している。タブ２の側辺に凹凸９を設けると、半導体
素子固定時に接着剤が凹部９ａＫ流入し易くなる。これ
を防ぐには、よシ大きいタブ２を用いれば良いが、限ら
れた半導体装ｌｔ寸法内でタブ２を大きくすることは難
しい。こしている。これによって、上記問題を解決して
いる。
ドフレームのタブ部分を反素子搭載面から見た斜視図を
示している。タブ２の側辺に凹凸９を設けると、半導体
素子固定時に接着剤が凹部９ａＫ流入し易くなる。これ
を防ぐには、よシ大きいタブ２を用いれば良いが、限ら
れた半導体装ｌｔ寸法内でタブ２を大きくすることは難
しい。こしている。これによって、上記問題を解決して
いる。
第４図は１本発明のさらに他の実施例による半導体装置
用リード７ノームのタブ部分を１反素子搭載面側から見
た斜視図である。この場合には。
用リード７ノームのタブ部分を１反素子搭載面側から見
た斜視図である。この場合には。
タブ２０反素子搭載面２ｂ側にのみ凹部９ａが設けられ
ている。このように凹部９ａを形成することによって、
タブ２の素子搭載面２ａ側に何ら影響を及ぼすことなく
、タブ２側面の樹脂５との結合を強固にできるので、半
導体素子１の固定が容易になるとともに、タブ２０寸法
が許容する最大限の寸法の半導体素子１を搭載すること
ができる。
ている。このように凹部９ａを形成することによって、
タブ２の素子搭載面２ａ側に何ら影響を及ぼすことなく
、タブ２側面の樹脂５との結合を強固にできるので、半
導体素子１の固定が容易になるとともに、タブ２０寸法
が許容する最大限の寸法の半導体素子１を搭載すること
ができる。
以上述べたように１本発明によれば、タブ側面の樹脂と
の界面に幹け、るすき間の発生を防止できるので、ｍ脂
りラックの発生を防止することができる。
の界面に幹け、るすき間の発生を防止できるので、ｍ脂
りラックの発生を防止することができる。
第１１ｇＪは本発明の一実施例による半導体装置用リー
ドフレームのタブ部分を示す斜視図、第２図は本発明の
他の実施例による半導体装置用リードフレームの、タブ
側辺に形成する凹凸形状の例を示す図、第３図お上び一
４図は本発明のさらて他の実施例による半導体装置用リ
ードフレームのタブ部分を示す斜視図、第５１Ａは従来
の半導体装置用リードフレームを使用した樹脂封止型半
導体装置の平面図、第６図及び第７図は従来の半導体装
置用リードフレームを使用した樹脂封止型半導体装置の
樹脂クラック発生メカニズムを説明するための要部断面
側面図である。 １・・・半導体素子、２・・・タブ、３・・・リード、
４・・・金属細線、５・・・樹脂、６・・・タブ吊りリ
ード、７・・・樹脂クラック、８・・・すき間、９・・
・凹凸、９ａ・・・凹部、第 ３ 口 ２・・タブ ２α、、亭傷体料番載面 ２ト及中導体科禮１υカ ６・・タフ吊乃 リード ９・・・凹凸 早 ５ 口 １・・・半導ａ毫１ ５・・・樹脂 ？・・・凹凸 ｑα・・・四節 １０・・ リード７レー４ 奉 ７Ｉ！Ｉ １０．奉痺イ本！） ２・・・タフ“ ５・・・ａｔ脂 ７・・・槽１危クラック δ・・・丁き問
ドフレームのタブ部分を示す斜視図、第２図は本発明の
他の実施例による半導体装置用リードフレームの、タブ
側辺に形成する凹凸形状の例を示す図、第３図お上び一
４図は本発明のさらて他の実施例による半導体装置用リ
ードフレームのタブ部分を示す斜視図、第５１Ａは従来
の半導体装置用リードフレームを使用した樹脂封止型半
導体装置の平面図、第６図及び第７図は従来の半導体装
置用リードフレームを使用した樹脂封止型半導体装置の
樹脂クラック発生メカニズムを説明するための要部断面
側面図である。 １・・・半導体素子、２・・・タブ、３・・・リード、
４・・・金属細線、５・・・樹脂、６・・・タブ吊りリ
ード、７・・・樹脂クラック、８・・・すき間、９・・
・凹凸、９ａ・・・凹部、第 ３ 口 ２・・タブ ２α、、亭傷体料番載面 ２ト及中導体科禮１υカ ６・・タフ吊乃 リード ９・・・凹凸 早 ５ 口 １・・・半導ａ毫１ ５・・・樹脂 ？・・・凹凸 ｑα・・・四節 １０・・ リード７レー４ 奉 ７Ｉ！Ｉ １０．奉痺イ本！） ２・・・タフ“ ５・・・ａｔ脂 ７・・・槽１危クラック δ・・・丁き問
Claims (1)
- 【特許請求の範囲】 １、半導体素子を搭載するためのタブと、リードの集合
体とを備える半導体装置用リードフレームにおいて、タ
ブ側辺の少なくとも一部に凹凸を設け、上記凹部のタブ
側辺に沿つた方向の幅を、開口部側において、凹部内部
の幅よりも狭く形成したことを特徴とする半導体装置用
リードフレーム。 ２、凹部の深さを、タブの素子搭載面側において、反素
子搭載面側よりも浅く形成したことを特徴とする特許請
求の範囲第１項記載の半導体装置用リードフレーム。 ３、凹凸をタブ側辺の反素子搭載面側にのみ形成したこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61094518A JP2569008B2 (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61094518A JP2569008B2 (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62252159A true JPS62252159A (ja) | 1987-11-02 |
| JP2569008B2 JP2569008B2 (ja) | 1997-01-08 |
Family
ID=14112546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61094518A Expired - Fee Related JP2569008B2 (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569008B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5844306A (en) * | 1995-09-28 | 1998-12-01 | Mitsubishi Denki Kabushiki Kaisha | Die pad structure for solder bonding |
| US6373124B1 (en) | 1998-08-24 | 2002-04-16 | Matsushita Electric Industrial Co., Ltd. | Lead frame and method of producing the same, and a semiconductor device using the same |
| JP2008034416A (ja) * | 2006-07-26 | 2008-02-14 | Denso Corp | 半導体装置 |
| JP2011077286A (ja) * | 2009-09-30 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 半導体パッケージ及びその製造方法 |
| KR101186030B1 (ko) | 2010-08-24 | 2012-09-25 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| JP2015070107A (ja) * | 2013-09-30 | 2015-04-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2017201726A (ja) * | 2017-08-16 | 2017-11-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170561U (ja) * | 1981-04-20 | 1982-10-27 | ||
| JPS58199547A (ja) * | 1982-05-17 | 1983-11-19 | Hitachi Ltd | リ−ドフレ−ム |
-
1986
- 1986-04-25 JP JP61094518A patent/JP2569008B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170561U (ja) * | 1981-04-20 | 1982-10-27 | ||
| JPS58199547A (ja) * | 1982-05-17 | 1983-11-19 | Hitachi Ltd | リ−ドフレ−ム |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5844306A (en) * | 1995-09-28 | 1998-12-01 | Mitsubishi Denki Kabushiki Kaisha | Die pad structure for solder bonding |
| US6373124B1 (en) | 1998-08-24 | 2002-04-16 | Matsushita Electric Industrial Co., Ltd. | Lead frame and method of producing the same, and a semiconductor device using the same |
| JP2008034416A (ja) * | 2006-07-26 | 2008-02-14 | Denso Corp | 半導体装置 |
| JP2011077286A (ja) * | 2009-09-30 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 半導体パッケージ及びその製造方法 |
| KR101186030B1 (ko) | 2010-08-24 | 2012-09-25 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| JP2015070107A (ja) * | 2013-09-30 | 2015-04-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US10104775B2 (en) | 2013-09-30 | 2018-10-16 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
| JP2017201726A (ja) * | 2017-08-16 | 2017-11-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2569008B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661338A (en) | Chip mounting plate construction of lead frame for semiconductor package | |
| US5693984A (en) | Semiconductor device having a heat radiator | |
| US5021865A (en) | Lead frame for semiconductor device | |
| JPS62252159A (ja) | 半導体装置用リ−ドフレ−ム | |
| US20020070387A1 (en) | Focusing cup on a folded frame for surface mount optoelectric semiconductor package | |
| US6512674B1 (en) | Package for semiconductor device having radiating substrate and radiator fin | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| JP4454357B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04186666A (ja) | 樹脂封止半導体装置のリードフレーム | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2005209805A (ja) | 半導体装置およびその製造方法 | |
| JPH03228339A (ja) | ボンディングツール | |
| JPS6223096Y2 (ja) | ||
| JPH01108731A (ja) | リードフレーム | |
| JPH01296653A (ja) | 樹脂封止形半導体装置 | |
| JPH02111059A (ja) | 半導体装置 | |
| JPH0456143A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2628412B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2006351755A (ja) | 半導体装置 | |
| JPH04196349A (ja) | 樹脂封止型半導体装置 | |
| JPH03232257A (ja) | 樹脂封止型半導体装置 | |
| JPH02134854A (ja) | 樹脂封止型半導体装置 | |
| JPH02130950A (ja) | 半導体装置 | |
| JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPS62154764A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |