JP2006351755A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006351755A
JP2006351755A JP2005174745A JP2005174745A JP2006351755A JP 2006351755 A JP2006351755 A JP 2006351755A JP 2005174745 A JP2005174745 A JP 2005174745A JP 2005174745 A JP2005174745 A JP 2005174745A JP 2006351755 A JP2006351755 A JP 2006351755A
Authority
JP
Japan
Prior art keywords
die pad
sealing resin
chip
semiconductor device
suspension leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005174745A
Other languages
English (en)
Inventor
Jun Shibata
潤 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005174745A priority Critical patent/JP2006351755A/ja
Publication of JP2006351755A publication Critical patent/JP2006351755A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】 ダイパッドの側面と封止樹脂との剥離を抑制し、かつ剥離を基点とした封止樹脂へのクラックの進行を抑制することができる半導体装置を得る。
【解決手段】 ダイパッドと、ダイパッドを支持する複数の吊りリードと、ダイパッド上に接着されたダイパッドよりも大きいチップと、ダイパッド、吊りリード及びチップを封止する封止樹脂とを有し、チップの裏面がダイパッドの周囲で封止樹脂と密着し、ダイパッドの熱膨張係数は封止樹脂の熱膨張係数よりも大きく、ダイパッドの側面には、互いに隣接する吊りリードの間に2つ以上の凹部が設けられている。
【選択図】 図2

Description

本発明は、ダイパッドと、ダイパッド上に設けられたダイパッドよりも大きいチップと、ダイパッド及びチップを覆う封止樹脂とを有し、チップの裏面がダイパッドの周囲で封止樹脂と密着している半導体装置に関するものである。
大きなダイパッドを用いると、ダイパッドの裏面にたまった水分がリフロー工程において気化膨張して封止樹脂にクラックが生じる。これを解消するため、チップよりも小さなダイパッドを用いた半導体装置が提案されている(例えば、特許文献1、特許文献2、特許文献3参照)。
また、特許文献3には、ダイパッドの周縁部に、ダイパッドの内方に入り込む切り欠きが設けられ、この切り欠き内にモールド樹脂が係合される事により、切り欠き内のモールド樹脂と半導体チップとの接合が堅固な状態に保持されるため、ダイパッド裏面の剥離が半導体チップとモールド樹脂との境界部まで延びることはなく、剥離がクラックに成長してボンディングワイヤが切断されることがないと記載されている。
特開平11−284121号公報 特開平10−326859号公報 特開2005−12184号公報
半田リフロー工程時のような、熱衝撃が加えられた場合に、樹脂と金属の界面であるダイパッドの裏面に溜まった水分の膨張に伴うパッケージクラックの対策について、ダイパッドの形状を変更することが、上記特許文献1〜3を含むいくつかの先行技術において示唆されている。しかし、より静的な温度サイクル試験において、例えば、−40℃〜+125℃の温度サイクルを1000サイクル程度繰り返す疲労試験においては、クラックの発生のメカニズムも異なり、また、クラックの発生を防ぐ上で有効な対策も異なることを新たに検討した。樹脂封止の後に半導体装置を冷却すると、ダイパッド11は中心方向に収縮するが、ダイパッド11に比べて熱膨張係数が小さいチップ12はあまり収縮しない。そして、封止樹脂16はダイパッド11の周囲でチップ12の裏面に密着しているため、半導体装置を冷却してもその場に残ろうとする。これにより、ダイパッド11の側面と封止樹脂16の間で熱膨張係数差に起因して内部応力が生じる。内部応力が繰り返し印可されることによって、接着力の弱い金属と樹脂の界面において剥離が生じる。
この剥離は、ダイパッド11の収縮方向に対して垂直な面(剥離面)で生じやすく、平行な面(せん断面)では生じ難い。ここで、吊りリード21の部分には、剥離面が存在しないため、剥離が発生する確率は小さい。しかし、互いに隣接する吊りリード21の間には、剥離面が長く存在するため、この部分で剥離が生じやすく、かつ剥離を基点として下方の封止樹脂16にクラック17が進行するという問題があった。これは、ダイパッド11の熱膨張係数が、封止樹脂16の熱膨張係数よりも大きい場合に特に顕著である。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ダイパッドの側面と封止樹脂との剥離を抑制し、かつ剥離を基点とした封止樹脂へのクラックの進行を抑制することができる半導体装置を得るものである。
本発明に係る半導体装置は、ダイパッドと、ダイパッドを支持する複数の吊りリードと、ダイパッド上に接着されたダイパッドよりも大きいチップと、ダイパッド、吊りリード及びチップを封止する封止樹脂とを有し、チップの裏面がダイパッドの周囲で封止樹脂と密着し、ダイパッドの熱膨張係数は封止樹脂の熱膨張係数よりも大きく、ダイパッドの側面には、互いに隣接する吊りリードの間に2つ以上の凹部が設けられている。本発明のその他の特徴は以下に明らかにする。
本発明により、ダイパッドの側面と封止樹脂との剥離を抑制し、かつ剥離を基点とした封止樹脂へのクラックの進行を抑制することができる。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置を示す断面図である。図示のように、ダイパッド11上に、ダイパッド11よりも大きいチップ12が接着フィルム13により接着されている。なお、接着フィルム13の代わりに液状の接着剤を用いてもよい。
また、チップ12とリード14はワイヤ15によりボンディングされている。そして、これら全体が封止樹脂16により封止されている。このため、チップ12の裏面は、ダイパッド11の周囲で封止樹脂16と密着している。また、ダイパッド11の熱膨張係数は、チップ12や封止樹脂16の熱膨張係数よりも大きい。本実施の形態においては、チップ12の熱膨張係数は3ppm/℃、封止樹脂16の熱膨張係数は13ppm/℃、ダイパッド11の熱膨張係数は11ppm/℃である。
本発明の実施の形態1に係るダイパッドの上面図を図2に示す。ダイパッド11を支持するために複数の吊りリード21が設けられている。そして、この複数の吊りリード21は、ダイパッド11の周縁に沿って額縁状に配置された吊りリード補強材22に接続されている。さらに、ダイパッド11の側面には、互いに隣接する吊りリード21の間に2つ以上の凹部23が設けられ、凹部23の間に凸部24が設けられている。ただし、実施の形態1では凹部23及び凸部24は矩形である。
このようなダイパッド11上に、図3に示すように、ダイパッド11よりも大きいチップ12が接着フィルム13により接着される。ただし、接着フィルム13は凹部23よりも内側に配置される。
次に、図2の点線で囲った部分の拡大図を図4に示す。ダイパッド11の側面に凹部23と凸部24を設けたことにより、ダイパッド11の側面と封止樹脂16との接触面積を増大させることができるため、ダイパッド11の側面と封止樹脂16との剥離を抑制することができる。また、凹部23の底部及び凸部24の頂部に形成される剥離面25をせん断面26で分離することができるため、剥離を基点とした封止樹脂16へのクラックの進行を抑制することもできる。凹部23は、ダイパッド11側面全体の大きさのうち、およそ半分程度の領域に設けられていることが好ましい。すなわち、ダイパッド11側面全体の大きさを、ダイパッドに連結する吊りリード間の距離、一例として長さA1と定義した場合、凹部が設けられる領域、すなわちB1,B2,B3の和との比は、
(B1+B2+B3)/A1=0.5±0.2・・・(数式1)
の関係を満たしているのが好ましい。これは、ダイパッド11側面の全体に対して、凹部23もしくは凸部24のどちらか一方の割合が極端に大きくなる場合には、それら割合の多い方の凹部23もしくは凸部24を構成するダイパッド11側面に内部応力が集中し、封止樹脂16の剥離および、そこから拡大するクラックの進行を十分に抑制することが困難になるからである。また、凹部23は、隣接する吊りリード間の領域において、複数箇所に分けて設けるのが好ましい。これは、隣接する吊りリード間の領域において、凹部23が複数箇所に分散せずに、1カ所に大きく繋がって設けられる場合には、凹部23内部のダイパッド11側面に内部応力が集中し、封止樹脂16の剥離および、そこから拡大するクラックの進行を十分に抑制することが困難になるからである。ただし、凹部23と凸部24の数が多くなって剥離面25が細かくなり過ぎないのが好ましい。これは、凸部24の剥離面25を分断する凹部23があまりに小さいと、剥離の伝搬を阻止する効果が小さくなり、剥離の成長、およびクラックの進行を十分に抑制するのが困難になるからである。個々の凹部23の幅は、少なくともリード14のチップ側先端の幅、もしくは間隔よりも大きくするのが好ましい。
実施の形態2.
図5は、本発明の実施の形態2に係るダイパッド上に接着フィルムを搭載した状態を示す上面図である。実施の形態1と同様に、ダイパッド11の側面には、互いに隣接する吊りリード21の間に2つ以上の凹部23が設けられ、凹部23の間に凸部24が設けられている。ただし、実施の形態1と異なり、凹部23は、接着フィルム13の下まで延在する。これにより実施の形態1よりも凹部23が深くなり、凸部24が高くなるため、実施の形態1よりも確実にダイパッドの側面と封止樹脂との剥離を抑制し、かつ剥離を基点とした封止樹脂へのクラックの進行を抑制することができる。
実施の形態3.
本発明の実施の形態3に係るダイパッドの上面図を図6に示す。図2と同様の構成要素には同じ番号を付し、説明を省略する。実施の形態3では、実施の形態1とは異なり、凹部23が曲線形状である。従って、凹部23の底部における剥離面が曲線となる。これにより隣接する凹部23の底部で生じた剥離同士が連結しづらくなるため、剥離を基点とした封止樹脂16へのクラックの進行を実施の形態1よりも確実に抑制することができる。
実施の形態4.
本発明の実施の形態4に係るダイパッドの上面図を図7に示す。図2と同様の構成要素には同じ番号を付し、説明を省略する。実施の形態4では、実施の形態1とは異なり、凹部23及び凸部24が曲線形状である。従って、凹部23の底部及び凸部24の頂部における剥離面が曲線となる。これにより隣接する凹部23の底部で生じた剥離同士や、隣接する凸部24の頂部で生じた剥離同士が連結しづらくなるため、剥離を基点とした封止樹脂16へのクラックの進行を実施の形態3よりも更に確実に抑制することができる。凹部23の底部および凸部24の頂部の最小曲率半径は、リード14のチップ側先端、もしくは外側先端の最小曲率半径よりも大きくなっていることが好ましい。
実施の形態5.
本発明の実施の形態5に係るダイパッドの上面図を図8に示す。図6と同様の構成要素には同じ番号を付し、説明を省略する。実施の形態5では、ダイパッド11の凸部24に貫通孔27が設けられている。これにより、ダイパッド11と封止樹脂16の接着力を強化することができるため、ダイパッドの側面と封止樹脂との剥離を抑制し、かつ剥離を基点とした封止樹脂へのクラックの進行を実施の形態3よりも更に確実に抑制することができる。
実施の形態6.
本発明の実施の形態6に係るダイパッドの上面図を図9に示す。図6と同様の構成要素には同じ番号を付し、説明を省略する。実施の形態6では、互いに隣接する凹部23の長さが異なる。これにより隣接する凹部23の底部で生じた剥離同士が連結しづらくなるため、剥離を基点とした封止樹脂16へのクラックの進行を実施の形態3よりも更に確実に抑制することができる。
実施の形態7.
本発明の実施の形態7に係るダイパッドの上面図を図10に示す。図6と同様の構成要素には同じ番号を付し、説明を省略する。実施の形態7では、ダイパッド11の側面には、互いに隣接する吊りリード21の間に2つ以上の凸部24が設けられ、互いに隣接する凸部24の長さが異なる。これにより隣接する凸部24の頂部で生じた剥離同士が連結しづらくなるため、剥離を基点とした封止樹脂16へのクラックの進行を実施の形態3よりも更に確実に抑制することができる。
実施の形態8.
実施の形態1〜7では、ダイパッド11と連結する吊りリード21の本数が4本の場合を開示したが、これに限るものではなく、例えば図11示すように、ダイパッド11に連結する吊りリード21が2本の場合に適用することも可能である。この場合には、連結する吊りリード21間に形成されるダイパッド11側面全体の大きさは、例えばL1、L2、L3の和として定義され、また、凹部23が形成される領域の大きさは、a,b,c,d,eの和で定義される。
また、実施の形態1〜7では、凹部23の底部の形状としては、直線形状のもの、もしくは曲線形状のものを開示したが、これに限るものではなく、凹部23の底部にさらに小さな凹部を有する形状にすることも可能である。
本発明の実施の形態1に係る半導体装置を示す断面図である。 本発明の実施の形態1に係るダイパッドを示す上面図である。 図2のダイパッド上にチップを接着した状態を示す上面図である。 図2の点線で囲った部分の拡大図である。 本発明の実施の形態2に係るダイパッド上に接着フィルムを搭載した状態を示す上面図である。 本発明の実施の形態3に係るダイパッドを示す上面図である。 本発明の実施の形態4に係るダイパッドを示す上面図である。 本発明の実施の形態5に係るダイパッドを示す上面図である。 本発明の実施の形態6に係るダイパッドを示す上面図である。 本発明の実施の形態7に係るダイパッドを示す上面図である。 本発明の実施の形態8に係るダイパッドを示す上面図である。 従来の半導体装置を示す断面図である。 従来のダイパッドを示す上面図である。
符号の説明
11 ダイパッド
12 チップ
13 接着フィルム
16 封止樹脂
21 吊りリード
23 凹部
24 凸部
25 剥離面
26 せん断面
27 貫通孔

Claims (8)

  1. ダイパッドと、
    前記ダイパッドを支持する複数の吊りリードと、
    前記ダイパッド上に接着された前記ダイパッドよりも大きいチップと、
    前記ダイパッド、前記吊りリード及び前記チップを封止する封止樹脂とを有し、
    前記チップの裏面が前記ダイパッドの周囲で前記封止樹脂と密着し、
    前記ダイパッドの熱膨張係数は前記封止樹脂の熱膨張係数よりも大きく、
    前記ダイパッドの側面には、互いに隣接する前記吊りリードの間に凹部が設けられていることを特徴とする半導体装置。
  2. ダイパッドと、
    前記ダイパッドを支持する複数の吊りリードと、
    前記ダイパッド上に接着フィルムにより接着された前記ダイパッドよりも大きいチップと、
    前記ダイパッド、前記吊りリード及び前記チップを封止する封止樹脂とを有し、
    前記チップの裏面が前記ダイパッドの周囲で前記封止樹脂と密着し、
    前記ダイパッドの熱膨張係数は前記封止樹脂の熱膨張係数よりも大きく、
    前記ダイパッドの側面には、互いに隣接する前記吊りリードの間に凹部が設けられ、
    前記凹部は、前記接着フィルムの下まで延在することを特徴とする半導体装置。
  3. 前記凹部は曲線形状であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記ダイパッドの側面には、互いに隣接する前記吊りリードの間に曲線形状の凸部が設けられていることを特徴とする請求項1に記載の半導体装置。
  5. 前記ダイパッドの側面には、互いに隣接する前記吊りリードの間に凸部が設けられ、
    前記凸部に貫通孔が設けられていることを特徴とする請求項1に記載の半導体装置。
  6. 互いに隣接する前記凹部の長さが異なることを特徴とする請求項1に記載の半導体装置。
  7. 前記ダイパッドの側面には、互いに隣接する前記吊りリードの間に2つ以上の凸部が設けられ、
    互いに隣接する前記凸部の長さが異なることを特徴とする請求項1に記載の半導体装置。
  8. ダイパッドと、
    前記ダイパッドを支持する複数の吊りリードと、
    前記ダイパッド上に接着された前記ダイパッドよりも大きいチップと、
    前記ダイパッド、前記吊りリード及び前記チップを封止する封止樹脂とを有し、
    前記チップの裏面が前記ダイパッドの周囲で前記封止樹脂と密着し、
    前記ダイパッドの熱膨張係数は前記封止樹脂の熱膨張係数よりも大きく、
    前記ダイパッドの側面には、互いに隣接する前記吊りリードの間に凹部が設けられており、前記凹部が形成される領域の大きさは、前記ダイパッド側面全体の大きさの0.3倍〜0.7倍であることを特徴とする半導体装置。
JP2005174745A 2005-06-15 2005-06-15 半導体装置 Pending JP2006351755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005174745A JP2006351755A (ja) 2005-06-15 2005-06-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005174745A JP2006351755A (ja) 2005-06-15 2005-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2006351755A true JP2006351755A (ja) 2006-12-28

Family

ID=37647294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005174745A Pending JP2006351755A (ja) 2005-06-15 2005-06-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2006351755A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49133560U (ja) * 1973-03-19 1974-11-16
JPS505726A (ja) * 1973-05-23 1975-01-21
JPS6329960A (ja) * 1986-07-23 1988-02-08 Hitachi Micro Comput Eng Ltd 樹脂封止型半導体装置用リ−ドフレ−ム
JPH07161911A (ja) * 1993-12-10 1995-06-23 Nec Corp 樹脂封止型半導体装置
JPH09129811A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2002016196A (ja) * 2000-04-24 2002-01-18 Fuji Electric Co Ltd リードフレーム、およびそれを用いた樹脂封止形半導体装置
JP2003332512A (ja) * 2002-05-14 2003-11-21 Hitachi Ltd 電子回路装置
JP2005012184A (ja) * 2003-05-28 2005-01-13 Yamaha Corp リードフレーム及びリードフレームを備えた半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49133560U (ja) * 1973-03-19 1974-11-16
JPS505726A (ja) * 1973-05-23 1975-01-21
JPS6329960A (ja) * 1986-07-23 1988-02-08 Hitachi Micro Comput Eng Ltd 樹脂封止型半導体装置用リ−ドフレ−ム
JPH07161911A (ja) * 1993-12-10 1995-06-23 Nec Corp 樹脂封止型半導体装置
JPH09129811A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP2002016196A (ja) * 2000-04-24 2002-01-18 Fuji Electric Co Ltd リードフレーム、およびそれを用いた樹脂封止形半導体装置
JP2003332512A (ja) * 2002-05-14 2003-11-21 Hitachi Ltd 電子回路装置
JP2005012184A (ja) * 2003-05-28 2005-01-13 Yamaha Corp リードフレーム及びリードフレームを備えた半導体装置

Similar Documents

Publication Publication Date Title
WO2012157584A1 (ja) 半導体装置とその製造方法
JP2007134394A (ja) 半導体装置
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
JP2012028743A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP2005191178A (ja) 半導体装置
US7042103B2 (en) Low stress semiconductor die attach
JP2006269485A (ja) 発光素子実装用配線基板
JP2006140208A (ja) 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法
JP2006351755A (ja) 半導体装置
JP2007243220A (ja) 樹脂封止型半導体パッケージ
WO2020003495A1 (ja) 半導体装置
JPS62252159A (ja) 半導体装置用リ−ドフレ−ム
JP2010192930A (ja) アイランド露出型半導体装置
JP2011129612A (ja) 半導体装置の製造方法及び半導体装置
JPS6381966A (ja) 電子装置
JP2005150456A (ja) 半導体装置及びその製造方法
JP5256177B2 (ja) 半導体パッケージ
JPS6354759A (ja) 電子装置
JP2010118712A (ja) Qfnパッケージの製造方法
JP2004335776A (ja) 半導体装置
JP2008218933A (ja) 半導体パッケージ
JP5720287B2 (ja) 半導体装置
JP7215110B2 (ja) リードフレームおよび半導体装置
JP2006013539A (ja) 半導体装置及びその製造方法
JP2022045413A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104