JP2006140208A - 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法 - Google Patents

樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法 Download PDF

Info

Publication number
JP2006140208A
JP2006140208A JP2004326513A JP2004326513A JP2006140208A JP 2006140208 A JP2006140208 A JP 2006140208A JP 2004326513 A JP2004326513 A JP 2004326513A JP 2004326513 A JP2004326513 A JP 2004326513A JP 2006140208 A JP2006140208 A JP 2006140208A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
heat sink
die pad
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004326513A
Other languages
English (en)
Other versions
JP4307362B2 (ja
Inventor
Tomoki Kawasaki
知樹 河崎
Yuichiro Yamada
雄一郎 山田
Toshiyuki Fukuda
敏行 福田
Shuichi Ogata
秀一 尾方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004326513A priority Critical patent/JP4307362B2/ja
Priority to TW094123200A priority patent/TW200618232A/zh
Priority to US11/194,691 priority patent/US20060097371A1/en
Priority to CNA2005101194537A priority patent/CN1790687A/zh
Priority to CN200810165935XA priority patent/CN101383330B/zh
Publication of JP2006140208A publication Critical patent/JP2006140208A/ja
Priority to US12/208,804 priority patent/US7952177B2/en
Application granted granted Critical
Publication of JP4307362B2 publication Critical patent/JP4307362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】
放熱板内蔵タイプの樹脂封止型半導体装置において、放熱板と放熱板上に固着される半導体素子との間に空隙が生じ、鉛フリー半田を用いるプリント基板への実装工程で、空隙に吸湿された水分の蒸気圧により、剥離が進行し、内部に膨れ、クラックが発生する問題がある。
【解決手段】
リードフレーム５０１の半導体素子搭載領域に複数個に分割したダイパッド５０２を形成しておき、半導体素子３０１を放熱板１０５との間にダイパッド５０２を介して固着することで、半導体素子３０１と放熱板１０５との間の空間を拡げ、封止樹脂３０４が流れ込むようにして、封止樹脂の充填性を向上し、高温の鉛フリー半田による実装によって、剥離やクラックの発生を防止する。
【選択図】 図５

Description

本発明は、放熱板内蔵の半導体装置用のリードフレームとそれを用いた樹脂封止型半導体装置とに関する。
近年、電子機器の小型化に対応するために、半導体装置等の半導体部品の小型化、高集積化、高密度実装化が要求されている。これに伴って、半導体装置で発生される熱をいかに放熱するかが重要な課題となっている。
この半導体装置の放熱対策として、放熱板内蔵タイプやダイパッド露出タイプのものが提案されている。例えば、特許文献１には、放熱板内蔵タイプの半導体装置が開示されている。
一方、環境に配慮する機運が世界的に高まっており、半導体装置においても、鉛フリー化への要望がますます強くなっている。
特開２００１−１５６６９号公報
ところが、従来の放熱板内蔵タイプ（２層フレーム）の半導体装置では、放熱板と半導体素子とを接着剤で接着する際、接着剤量を制限する必要があり、放熱板と半導体素子との間に空隙が生じる場合がある。封止樹脂で封止してもその空隙まで封止樹脂が流れ込まず、この空隙部分に吸湿した水分が溜まり易くなっている。
上述したように、鉛フリー半田を用いてこの樹脂封止の放熱板内蔵タイプの半導体装置をプリント基板へ実装すると、通常の鉛半田よりも実装温度が高いので、半導体装置内部が高温となり、吸湿した水分の蒸気圧が上昇し、放熱板と半導体素子との剥離が進行し、その結果、内部に膨れ、クラックが発生する虞がある。
本発明は、鉛フリー半田を用いたプリント基板への実装によっても、内部の膨れやクラックの発生を防止することのできる樹脂封止型半導体装置及びそれに用いるリードフレームを提供することを目的とする。
上記課題を解決するため、本発明は、放熱板上に半導体素子が搭載される樹脂封止型半導体装置であって、矩形の各辺に直角方向に延在し、外部との電気的接続のために設けられた複数本のアウターリードと、アウターリードに連続し、半導体素子の電極パッドと接続部材で電気的に接続されるインナーリードと、各インナーリードの先端部近傍の下面に接着された前記放熱板と、前記放熱板に前記アウターリードの延在方向に対して略正方形の各辺が傾いて配列され、前記半導体素子の搭載領域からその一部がはみ出した複数の開口部と、前記開口部に挟まれた放熱板の上面の領域に接着剤で貼付される半導体素子と、
前記半導体素子の複数の電極パッドと各々対応したインナーリードとを電気的に接続する金属細線と、前記アウターリードを露出させて前記インナーリードと半導体素子と金属細線とを封止する封止樹脂とを備えたこととしている。
上述のような構成によれば、放熱板と半導体素子との間に空隙が生じていても、開口部の一部から封止樹脂が流れ込み、樹脂封止半導体装置の実装時に鉛フリー半田を用いたとしても、半導体素子の剥離が発生することが防止され、封止樹脂に膨れやクラックが発生することもない。
なお、このように、リードフレームの改良により、従来の鉛半田を用いた半導体製造工程をそのまま用いて、鉛フリー半田を用いる製造工程に転換することが可能である。
また、前記開口部の各辺は略４５度傾いて配列され、前記半導体素子と前記放熱板の上面とは、複数のダイパッドを介して固着されていることとしている。
このような構成によって、半導体素子は、ダイパッドと確実に接着されるので、空隙が生じることが防止される。
また、本発明は、前記インナーリードの先端に囲まれ、前記半導体素子の搭載領域を囲繞する環状体が設けられ、環状体の四辺の各中央には内側に凸部を有し、前記放熱板の上面と環状体の下面とが接着されていることとしている。
このような構成によって、リードフレームの製造時において、放熱板をインナーリードの先端部近傍の下面に接着する際、放熱板に歪みが発生することなく、リードフレーム製造時の形態の安定性を図ることができる。
また、本発明は、放熱板上に半導体素子が搭載される樹脂封止型半導体装置に用いられるダイパッド付きリードフレームであって、矩形の各辺に直角方向に延在し、外部との電気的接続のために設けられた複数本のアウターリードと、アウターリードに連続し、半導体素子の電極パッドと接続部材で電気的に接続されるインナーリードと、アウターリードと離反する各インナーリードの先端部近傍の下面に接着された前記放熱板と、前記放熱板に貼付され、半導体素子の搭載領域上に前記アウターリードの延在方向と各辺が傾きをもった略正方形の複数のダイパッドと、前記ダイパッドと市松模様を形成するよう前記放熱板に穿設された複数の開口部とを備えることとしている。
このような構成によって、このリードフレームのダイパッド上に半導体素子を少量の接着剤で確実に接着することができ、また、このリードフレームを用いた樹脂封止型半導体装置の製造時に封止樹脂が放熱板と半導体素子との間に開口部を通じ十分に流れ込むので、半導体素子との間に空隙の生じることが防止される。この結果、このリードフレームを用いた樹脂封止型半導体装置の実装時に、通常の鉛半田よりも高温となる鉛フリー半田を用いても、半導体素子の剥離や剥離進行による封止樹脂の膨れやクラックを防止することができる。
また、前記傾きは略４５度であり、前記複数の開口部のうち、外周に位置する各開口部の一部は、前記半導体素子の搭載領域の外側にあり、前記開口部の各頂点は、丸味を帯びていることとしている。
このような構成によって、封止樹脂は、半導体素子の搭載領域の外側に位置する開口部の一部から半導体素子と放熱板との間に流れ込み、確実に空隙の生じることを防止することができる。また、開口部に丸味をもたせることにより、局所的な応力の集中を緩和できる。
また、放熱板上に半導体素子が搭載される樹脂封止型半導体装置に用いられるダイパッド付きリードフレームの製造方法であって、矩形の各辺に直角方向に延在し、外部との電気的接続のために設けられた複数本のアウターリードと、アウターリードに連続し、半導体素子の電極パッドと接続部材で電気的に接続されるインナーリードと、前記放熱板に貼付され、半導体素子の搭載領域上に前記アウターリードの延在方向と各辺が傾きをもった略正方形の複数のダイパッドと、各ダイパッドを連結する連結リングと、インナーリードとアウターリードとの境界領域に封止樹脂の注入のために設けられ、各インナーリードとアウターリードとを矩形の各周辺方向に連結するダムバーと、前記ダムバーの各頂点から前記ダイパッドを保持する吊りリードとからなる金属部材をエッチング法又はプレス法により金属板から加工する金属部材加工工程と、前記金属部材のインナーリードの先端部近傍の下面と、前記ダイパッドの下面とに、前記放熱板の上面を貼り合わせる貼り合せ工程と、前記ダイパッドと市松模様を形成するよう前記放熱板に複数の開口部を穿設するとともに、前記ダイパッド連結リング及び吊りリードを分断する開口穿設工程とを有することとしている。
このような方法によって、開口穿設工程において、ダイパッドを複数に分断するのと同時に、開口部を形成することができるので、工程の煩雑化を防止して、改良されたリードフレームを得ることができる。
以下、本発明に係るリードフレームとそれを用いた樹脂封止型半導体装置の実施形態について、図面を用いて説明する。
（実施の形態１）
図1は、本発明に係るリードフレームの実施の形態１の平面図であり、図2は、その底面図である。
リードフレーム１０１は、矩形の枠部１０２と、枠部１０２の四辺に直角方向に延在する複数のアウターリード１０３と、アウターリードに連続して枠部１０２の内方に延びるインナーリード１０４と、インナーリード１０４の先端部近傍の下面に接着された放熱板１０５とを備え、放熱板１０５には、略正方形で、各頂点部分が丸味を帯びて、アウターリードの延在方向に略４５度傾いた複数の開口部１０６が穿設されている。この開口部１０６の一部は、鎖線で示す半導体素子の搭載領域１０７の外側に形成されている。アウターリード１０３とインナーリード１０４との境界部分は、ダムバー１０８で枠部１０２の四辺方向に連結されている。ダムバー１０８の内側で鎖線で示す領域１０９内は、このリードフレーム１０１を用いた樹脂封止型半導体装置で封止樹脂に覆われる領域を示している。
リードフレーム１０１の放熱板１０５以外は、銅合金からなる、例えば厚さ０．１５ｍｍ、硬度Ｈｖ＝１５０〜１８５の金属板をエッチング法またはプレス法で加工して得られる。放熱板１０５は、銅合金からなる金属板であり、例えば厚みを０．１３ｍｍとされる。放熱板１０５は、接着剤でインナーリード１０４の先端部の底面に加熱接着されている。
図３は、このリードフレーム１０１を用いた樹脂封止型半導体装置の図１のＳ−Ｓ´切断線で切断した断面図である。
リードフレーム１０１の放熱板１０５の半導体素子搭載領域１０７には、半導体素子３０１が例えば銀ペースト等のダイボンド３０２で放熱板１０５に接着されている。半導体素子３０１の電極パッドと対応するインナーリード１０４との間は、金属細線等のワイヤで接続されている。アウターリード１０３を露出させて、例えばエポキシ系樹脂からなる封止樹脂３０４で樹脂封止型半導体装置は樹脂封止されている。
次に、本実施の形態の樹脂封止型半導体装置の製造工程を図４を参照して説明する。図４は、図１に示した切断線Ｓ−S´で切断した断面図である。
図４（ａ）、（ｂ）は、リードフレーム１０１の製造工程を示している。
図４（ａ）は、銅合金の金属板を加工してアウターリード１０３、インナーリード１０４等を枠部１０２で連結した金属部材と、インナーリード１０４の先端部の下面と放熱板１０５の上面とを接着剤で貼り合わせる貼り合せ工程を示している。なお、断面図は、煩雑さを防止するため背景部分を省略している。以下も同様である。
図４（ｂ）は、金属部材と貼り合わされた放熱板１０５とにパンチ加工等によって、開口部１０６を形成する開口穿設工程を示している。これによって、リードフレーム１０１が製造される。
図４（ｃ）は、リードフレーム１０１に半導体素子３０１を固着する半導体素子固着工程を示す。
リードフレーム１０１の放熱板１０５の図１に点線で示すポイント１１０にダイボンド３０２を滴下し、半導体素子３０１を載置し固着する。
図４（ｄ）は、ワイヤボンディング工程を示す。半導体素子３０１の電極パッドと対応するインナーリード１０４の先端部とをワイヤ３０３で接続する。
図４（ｅ）は、樹脂封止工程を示す。アウターリード１０３を露出させ、金型をリードフレーム１０１とワイヤ３０３とを覆うように配置し、エポキシ樹脂からなる封止樹脂を金型温度１８０℃で注入する。注入時間は例えば、８秒間とする。冷却後、金型を外す。
図４（ｆ）は、アウターリード１０３のベンディング工程を示す。リードフレーム１０１の枠部１０２をタイバーカットにより切り離し、アウターリード１０３をベンディング加工して樹脂封止型半導体装置が得られる。
本実施の形態では、図４（ｅ）に示す樹脂封止工程において、半導体素子搭載領域１０７からはみ出した開口部１０６から注入された封止樹脂が半導体素子３０１と放熱板１０５との隙間に入り込み、半導体素子３０１と放熱板１０５との密着性を高める。これによって、半導体素子３０１と放熱板１０５との間に空隙が生ずることを防止できる。
（実施の形態２）
次に、本発明に係るダイパッド付きリードフレーム及びそれを用いた樹脂封止型半導体装置の実施の形態２について説明する。上記実施の形態１の構成と同様の部分についてはその説明を省略し、本実施の形態固有の部分についてのみ説明する。
図５は、ダイパッド付きリードフレームの平面図であり、図６は、その底面図である。ダイパッド付きリードフレーム５０１の半導体素子搭載領域１０７に開口部１０６と傾いた市松模様を形成するように複数のダイパッド５０２が設けられている。ダイパッド５０２は、略正方形であり、開口部１０６と同様に各辺がアウターリード１０３の延在方向と略４５度の傾きをもっている。
開口部１０６のうち、外周に穿設された各開口部１０６の一部は、半導体素子搭載領域１０７の外側に位置している。
ここで、開口部１０６と開口部１０６に取り囲まれたダイパッド５０２とが市松模様を形成し、アウターリード１０３の延在方向に各辺が略４５°に傾いているので、半導体素子搭載領域１０７に閉めるダイパッド５０２の面積がちょうど半導体素子３０１の接着剤の滴下領域に最適となる。
ダイパッド付きリードフレーム５０１のダムバー１０８の矩形の各頂点から中心に向けて吊りリード５０３が突出している。
ダイパッド５０２の底面とインナーリード１０４の先端部近傍の底面とは、接着剤で放熱板１０５と接着されている。
図７は、図５、図６に示したダイパッド付きリードフレーム５０１の開口部１０６の形成前のリードフレームの平面図であり、図８はその底面図である。
各ダイパッド５０２は、連結リング７０１で連結されており、連結リング７０１は、吊りリード５０３でダムバー１０８に連なっている。これらの各ダイパッド５０２、連結リング７０１、吊りリード５０３の下面は、接着剤で放熱板１０５の上面に貼付されている。
なお、放熱板１０５を除くリードフレーム５０１は、上記実施の形態１と同様に、銅合金からなる金属板を例えばプレス法で一体成型されて製造される。
図９は、このリードフレーム５０１を用いた樹脂封止型半導体装置の図５のＳ−Ｓ´切断線で切断した断面図である。
この樹脂封止型半導体装置では、放熱板１０５の上面と半導体素子３０１との間にそれぞれ接着剤で貼り合わされたダイパッド５０２を介在させている。これによって、放熱板５０２と半導体素子３０１との間の空間が拡がり、封止樹脂３０４が複数の開口部１０６を通じて流入し易くなっているので、半導体素子３０１と放熱板５０２との間に空隙が発生することを低減することができる。
次に、本実施の形態のダイパッド付きリードフレーム及び樹脂封止型半導体装置の製造工程を図１０の断面図を用いて説明する。
なお、この断面図は、図５に示したＳ−Ｓ´断面であり、煩雑さを避けるため、背景部分を省略して示している。また、上記実施の形態１の図４に示した工程と略同様の工程である図１０（ｄ）−図１０（ｆ）については説明を省略する。
図１０（ａ）は、銅合金の金属板を加工したアウターリード１０３、インナーリード１０４、ダイパッド５０２等を枠部１０２で連結した金属部材のインナーリード１０４の先端部、ダイパッド５０２の下面と放熱板１０５の上面とを接着剤で貼り合せる貼り合せ工程を示している。
図１０（ｂ）は、金属部材と貼り合わされた放熱板１０６とにパンチ加工等によって、複数の開口部１０６を形成するとともに、連結リング７０１、吊りリード５０３の一部を同時に取り除き、ダイパッド５０２を分離する開口穿設工程を示している。この開口部１０６は、ダイパッド付きリードフレーム５０１の矩形の各辺と略４５度傾いた略正方形であり、ダイパッド５０２と市松模様を形成するように配設され、外周に位置する各開口部１０６の一部は、半導体素子搭載領域の外側に位置している。
図１０（ｃ）は、ダイパッド付きリードフレーム５０１に半導体素子３０１を固着する半導体素子固着工程を示す。各ダイパッド５０２の上面にダイボンド３０２を滴下し、半導体素子３０１を載置し固着する。
図１０（ｄ）−図１０（ｆ）の各工程は、上記実施の形態１と同様である。
なお、図１０（ｅ）の樹脂封止工程では、封止樹脂は、上記実施の形態１よりも放熱板１０５と半導体素子１０３との間の空間により注入され易くなっている。
（実施の形態３）
次に、本発明に係る環状体付きリードフレーム及びそれを用いた樹脂封止型半導体装置の実施の形態３について説明する。上記実施の形態１の構成と同様の部分についてはその説明を省略し、本実施の形態固有の部分についてのみ説明する。
図１１は、環状体付きリードフレームの平面図であり、図１２はその底面図である。
この環状体付きリードフレーム１１００には、上記実施の形態１のリードフレーム１０１に半導体素子３０１の搭載領域１０７を囲繞する環状体１１０１が形成されている。この環状体１１０１には、各辺の中央部に半導体素子３０１側に突出したキャップ状の凸部１１０３が形成されている。この環状体１１０１の各コーナーでは、ダムバー１０８にこの環状体１１０１を連接する吊りリード１１０２が形成されている。なお、このリードフレーム１１００は、放熱板１０５を除き、金属板から一体的に形成されている。
図１３は、この環状体付きリードフレーム１１００を用いた樹脂封止型半導体装置の断面図である。この断面図は、図１１のＳ−Ｓ´切断線での断面を示している。
インナーリード１０４の内方には、半導体素子３０１を囲繞する環状体１１０１が配設されており、環状体１１０１の凸部１１０３の断面が示されている。
図１４は、この環状体付きリードフレーム１１００及びこれを用いた樹脂封止型半導体装置の製造工程を説明する断面図である。なお、この断面図は図１１に示されＳ−Ｓ´断面であり、背景部分を省略している。
図１４（ａ）は、金属部材と放熱板１０５との貼り合せ工程を示している。
インナーリード１０４の先端部の下面と、環状体１１０１の下面とに接着剤を塗布し、放熱板１０５の上面と、熱接着により貼り合わせる。
この工程において、吊りリード１１０２に連接された環状体１１０１がインナーリード１０４の内方にあるので、放熱板１０５の接着時に放熱板１０５が波状に変形して接着されることを防止でき、また、熱による変形を環状体１１０１の各辺の中央に設けられた凸部１１０３で吸収することができる。
図１４（ｂ）−図１４（ｄ）の各工程は、上記実施の形態１の各工程と略同様であるので説明を省略する。
図１４（ｅ）の樹脂封止工程において、環状体１１０１が形成されていることによって、封止樹脂３０４の注入時に、封止樹脂が半導体素子３０１に衝撃的に注入されることが防止される。
図１４（ｆ）のベンディング工程は、上記実施の形態１と略同様である。
以上、各実施の形態のリードフレームとそれを用いた樹脂封止型半導体装置について、説明したけれども、各実施の形態のリードフレームの構成を組み合わせて実施することができるのは勿論である。
例えば、実施の形態２で説明したダイパッドと実施の形態３で説明した環状体とを有するリードフレームである。
次に、上記実施の形態２と実施の形態１とにおける樹脂封止工程における封止樹脂の流れを図１５、図１６を用いて説明する。
図１５は、ダイパッド５０２を介して半導体素子３０１が放熱板１０５に固着された状態を示しており、図１６は、半導体素子３０１が直接放熱板１０５に固着された状態を示している。半導体素子３０１は、ダイボンド３０２によって固着されているが、実施の形態２のように、ダイパッド５０２を介して放熱板１０５に固着されているとき、ダイパッド５０２の厚みだけ、半導体素子３０１と放熱板１０５との間の空間が拡がっている。このため、封止樹脂は矢符１５０１で示すように、放熱板１０５と半導体素子３０１との間の空間内にも開口部１０６から十分に流れ込むことができる。図１６に示す実施の形態１の場合においても、開口部１０６を介して放熱板１０５と半導体素子３０１との間に、矢符１６０１に示すように封止樹脂が流入し、空隙の発生を防止している。
（比較例）
次に、上記実施の形態２で製造された樹脂封止型半導体装置（本装置）と従来例の樹脂封止型半導体装置（従来装置）との鉛フリー半田を用いた実装を想定した比較実験の結果を示す。
従来例のリードフレームの平面図を図１７に、その底面図を図１８に示している。このリードフレームでは、半導体素子３０１の搭載領域１０７の下方の放熱板１０５に一つの開口１７０１が穿設されている。図１９は、このリードフレームを用いた従来例の樹脂封止型半導体装置の図１７のＳ−Ｓ´断面を示す断面図である。
先ず、本装置と従来装置とを温度１２５℃で１２時間ベーキングし、乾燥する。その後、温度３０℃で相対湿度７０％の雰囲気で７２時間、吸湿させる。その後２６５℃の高温下で５分間放置した後、再度、温度３０℃で相対湿度７０％の雰囲気に９６時間放置する。再度、２６５℃の高温下で５分間放置した後、室温まで冷却後、本装置と従来装置との剥離とクラックとを超音波で検査した。
両装置のサンプル数は１５とした。
剥離とクラックとが生じたサンプル数を次表に示す。
Figure 2006140208
上表の結果より、上記実施の形態２で説明した樹脂封止型半導体装置では、鉛フリーの半田を用いて基板等への実装を行っても、半導体素子の剥離や封止樹脂のクラック発生を完全に防止することが確認された。
なお、上記各実施の形態では、リードフレームを１個だけ示したけれども、上下左右方向に連続した複数のリードフレームを形成しておき、半導体素子の接着、ワイヤボンディングの後、金型で覆い封止樹脂を注入した後、各樹脂封止型半導体装置を切り離すようにしてよいのは勿論である。
本発明に係るリードフレーム及び樹脂封止型半導体装置は、環境に配慮した半導体装置として、半導体の製造分野で利用される。
本発明に係るリードフレームの実施の形態１の平面図である。 図１の底面図である。 上記実施の形態のリードフレームを用いた樹脂封止型半導体装置の図１のＳ−Ｓ´で切断した断面図である。 （ａ）−（ｆ）は、上記実施の形態の樹脂封止型半導体装置の製造工程を示す断面図である。 本発明に係るダイパッド付きリードフレームの実施の形態２の平面図である。 図５の底面図である。 図５に示すリードフレームの開口部の形成前の平面図である。 図７の底面図である。 上記実施の形態のダイパッド付きリードフレームを用いた樹脂封止型半導体装置の図５のＳ−Ｓ´で切断した断面図である。 （ａ）−（ｆ）は、上記実施の形態の樹脂封止型半導体装置の製造工程を示す断面図である。 本発明に係る環状体付きリードフレームの実施の形態３の平面図である。 図１１の底面図である。 上記実施の形態の環状体付きリードフレームを用いた樹脂封止型半導体装置の図１１のＳ−Ｓ´で切断した断面図である。 （ａ）−（ｆ）は、上記実施の形態の樹脂封止型半導体装置の製造工程を示す断面図である。 上記実施の形態２の封止樹脂の流れを模式的に示した断面図である。 上記実施の形態１の封止樹脂の流れを模式的に示した断面図である。 上記実施の形態２の樹脂封止型半導体装置のクラック等の発生を検証するための比較例に用いた従来のリードフレームの平面図である。 図１７の底面図である。 図１７に示したリードフレームを用いた樹脂封止型半導体装置の断面図である。
符号の説明
１０１ リードフレーム
１０２ 枠部
１０３ アウターリード
１０４ インナーリード
１０５ 放熱板
１０６ 開口部
１０７ 半導体素子搭載領域
１０８ ダムバー
１０９ 封止領域
１１０ ダイボンド滴下領域
３０１ 半導体素子
３０２ ダイボンド
３０３ ワイヤ
３０４ 封止樹脂
５０１ ダイパッド付きリードフレーム
５０２ ダイパッド
５０３ 吊りリード
７０１ 連結リング
１１００ 環状体付きリードフレーム
１１０１ 環状体
１１０２ 吊りリード
１１０３ 凸部

Claims (6)

  1. 放熱板上に半導体素子が搭載される樹脂封止型半導体装置であって、
    矩形の各辺に直角方向に延在し、外部との電気的接続のために設けられた複数本のアウターリードと、
    アウターリードに連続し、半導体素子の電極パッドと接続部材で電気的に接続されるインナーリードと、
    各インナーリードの先端部近傍の下面に接着された前記放熱板と、
    前記放熱板に前記アウターリードの延在方向に対して略正方形の各辺が傾いて配列され、前記半導体素子の搭載領域からその一部がはみ出した複数の開口部と、
    前記開口部に挟まれた放熱板の上面の領域に接着剤で貼付される半導体素子と、
    前記半導体素子の複数の電極パッドと各々対応したインナーリードとを電気的に接続する金属細線と、
    前記アウターリードを露出させて前記インナーリードと半導体素子と金属細線とを封止する封止樹脂とを備えたことを特徴とする樹脂封止型半導体装置。
  2. 前記開口部の各辺は略４５度傾いて配列され、
    前記半導体素子と前記放熱板の上面とは、複数のダイパッドを介して固着されていることを特徴とする請求項１記載の樹脂封止型半導体装置。
  3. 前記インナーリードの先端に囲まれ、前記半導体素子の搭載領域を囲繞する環状体が設けられ、環状体の四辺の各中央には内側に凸部を有し、
    前記放熱板の上面と環状体の下面とが接着されていることを特徴とする請求項１記載の樹脂封止型半導体装置。
  4. 放熱板上に半導体素子が搭載される樹脂封止型半導体装置に用いられるダイパッド付きリードフレームであって、
    矩形の各辺に直角方向に延在し、外部との電気的接続のために設けられた複数本のアウターリードと、
    アウターリードに連続し、半導体素子の電極パッドと接続部材で電気的に接続されるインナーリードと、
    アウターリードと離反する各インナーリードの先端部近傍の下面に接着された前記放熱板と、
    前記放熱板に貼付され、半導体素子の搭載領域上に前記アウターリードの延在方向と各辺が傾きをもった略正方形の複数のダイパッドと、
    前記ダイパッドと市松模様を形成するよう前記放熱板に穿設された複数の開口部とを備えることを特徴とするダイパッド付きリードフレーム。
  5. 前記傾きは略４５度であり、
    前記複数の開口部のうち、外周に位置する各開口部の一部は、前記半導体素子の搭載領域の外側にあり、
    前記開口部の各頂点は、丸味を帯びていることを特徴とする請求項４記載のダイパッド付きリードフレーム。
  6. 放熱板上に半導体素子が搭載される樹脂封止型半導体装置に用いられるダイパッド付きリードフレームの製造方法であって、
    矩形の各辺に直角方向に延在し、外部との電気的接続のために設けられた複数本のアウターリードと、アウターリードに連続し、半導体素子の電極パッドと接続部材で電気的に接続されるインナーリードと、前記放熱板に貼付され、半導体素子の搭載領域上に前記アウターリードの延在方向と各辺が傾きをもった略正方形の複数のダイパッドと、各ダイパッドを連結する連結リングと、インナーリードとアウターリードとの境界領域に封止樹脂の注入のために設けられ、各インナーリードとアウターリードとを矩形の各周辺方向に連結するダムバーと、前記ダムバーの各頂点から前記ダイパッドを保持する吊りリードとからなる金属部材をエッチング法又はプレス法により金属板から加工する金属部材加工工程と、
    前記金属部材のインナーリードの先端部近傍の下面と、前記ダイパッドの下面とに、前記放熱板の上面を貼り合わせる貼り合せ工程と、
    前記ダイパッドと市松模様を形成するよう前記放熱板に複数の開口部を穿設するとともに、前記ダイパッド連結リング及び吊りリードを分断する開口穿設工程とを有することを特徴とするダイパッド付きリードフレームの製造方法。
JP2004326513A 2004-11-10 2004-11-10 半導体装置、リードフレーム及びリードフレームの製造方法 Expired - Fee Related JP4307362B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004326513A JP4307362B2 (ja) 2004-11-10 2004-11-10 半導体装置、リードフレーム及びリードフレームの製造方法
TW094123200A TW200618232A (en) 2004-11-10 2005-07-08 Resin-sealed semiconductor device, lead frame with die pads, and manufacturing method for lead frame with die pads
US11/194,691 US20060097371A1 (en) 2004-11-10 2005-08-02 Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
CNA2005101194537A CN1790687A (zh) 2004-11-10 2005-11-10 树脂密封半导体器件、具有管芯垫的引线框及其制造方法
CN200810165935XA CN101383330B (zh) 2004-11-10 2005-11-10 树脂密封半导体器件、具有管芯垫的引线框及其制造方法
US12/208,804 US7952177B2 (en) 2004-11-10 2008-09-11 Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326513A JP4307362B2 (ja) 2004-11-10 2004-11-10 半導体装置、リードフレーム及びリードフレームの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008187140A Division JP4695672B2 (ja) 2008-07-18 2008-07-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2006140208A true JP2006140208A (ja) 2006-06-01
JP4307362B2 JP4307362B2 (ja) 2009-08-05

Family

ID=36315488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326513A Expired - Fee Related JP4307362B2 (ja) 2004-11-10 2004-11-10 半導体装置、リードフレーム及びリードフレームの製造方法

Country Status (4)

Country Link
US (2) US20060097371A1 (ja)
JP (1) JP4307362B2 (ja)
CN (2) CN1790687A (ja)
TW (1) TW200618232A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010208A (ja) * 2007-06-28 2009-01-15 Mitsui High Tec Inc 複合リードフレーム及びこの複合リードフレームを用いた半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270190B (en) * 2005-09-29 2007-01-01 Siliconware Precision Industries Co Ltd Lead frame structure and package for integrating the same
US8414554B2 (en) 2008-05-14 2013-04-09 J & J Solutions, Inc. Systems and methods for safe medicament transport
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US9054077B2 (en) * 2010-03-10 2015-06-09 Altera Corporation Package having spaced apart heat sink
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
US9754861B2 (en) * 2014-10-10 2017-09-05 Stmicroelectronics Pte Ltd Patterned lead frame
MX2018003089A (es) 2015-09-17 2018-05-11 J&J Solutions Inc D/B/A Corvida Medical Ensamble de vial para medicamento.
JP2018530396A (ja) 2015-10-13 2018-10-18 ジェイ アンド ジェイ ソリューションズ，インコーポレイテッド 閉鎖流体移動システムのための自動配合設備
JP2018107296A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108493169A (zh) * 2018-05-31 2018-09-04 江苏长电科技股份有限公司 一种无基岛框架封装结构及其工艺方法
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US6552417B2 (en) * 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH0878605A (ja) 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
CN1080793C (zh) 1997-03-14 2002-03-13 何振才 外环状道路立体交通系统及其建造方法
JPH11354706A (ja) 1998-06-09 1999-12-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP2000174193A (ja) 1998-12-07 2000-06-23 Hitachi Cable Ltd 放熱板付きリードフレーム
US6258630B1 (en) 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
JP3454192B2 (ja) 1999-07-02 2003-10-06 松下電器産業株式会社 リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010208A (ja) * 2007-06-28 2009-01-15 Mitsui High Tec Inc 複合リードフレーム及びこの複合リードフレームを用いた半導体装置

Also Published As

Publication number Publication date
CN1790687A (zh) 2006-06-21
JP4307362B2 (ja) 2009-08-05
US20090008754A1 (en) 2009-01-08
CN101383330B (zh) 2010-06-16
TW200618232A (en) 2006-06-01
US20060097371A1 (en) 2006-05-11
CN101383330A (zh) 2009-03-11
US7952177B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
JP2009140962A (ja) 半導体装置およびその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2008028011A (ja) モールドパッケージおよびその製造方法
JP2009038145A (ja) リード端子型半導体装置
JP4695672B2 (ja) 半導体装置
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP2006210941A (ja) 半導体装置
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP5898575B2 (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP4207791B2 (ja) 半導体装置
JP4018853B2 (ja) ターミナルランドフレーム
JP4705614B2 (ja) 樹脂封止型半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2009158825A (ja) 半導体装置
JP2008258541A (ja) 半導体装置及びその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2005252295A (ja) 半導体装置およびその製造方法
JP2022173569A (ja) 半導体装置
JP2006032773A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090428

R150 Certificate of patent or registration of utility model

Ref document number: 4307362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees