JP2004335776A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004335776A
JP2004335776A JP2003130306A JP2003130306A JP2004335776A JP 2004335776 A JP2004335776 A JP 2004335776A JP 2003130306 A JP2003130306 A JP 2003130306A JP 2003130306 A JP2003130306 A JP 2003130306A JP 2004335776 A JP2004335776 A JP 2004335776A
Authority
JP
Japan
Prior art keywords
groove
frame
semiconductor pellet
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003130306A
Other languages
English (en)
Other versions
JP3934079B2 (ja
Inventor
Toshiyuki Namita
俊幸 波多
Isamu Ikeda
勇 池田
Koichi Kiyozuka
巧一 清塚
Makoto Nakajima
誠 中嶋
Kichiji Hayashi
吉次 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2003130306A priority Critical patent/JP3934079B2/ja
Publication of JP2004335776A publication Critical patent/JP2004335776A/ja
Application granted granted Critical
Publication of JP3934079B2 publication Critical patent/JP3934079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】接合材に起因してフレームから封止体が剥離するのを防止し、かつスペースの増加を抑制することが可能な技術を提供する。
【解決手段】半導体ペレットをフレームに搭載し、封止体によって封止する半導体装置において、前記フレームの半導体ペレット搭載領域近傍にはレジンロック溝が形成されており、このレジンロック溝は、中央の溝とその両側の溝とからなり、両側の溝では、半導体ペレット搭載領域側の溝の断面積が、反対側の溝の断面積よりも大きく、断面形状が非対称形となっており、中央の溝では半導体ペレット搭載領域側の入口部分が、フレームの表面とほぼ同じ高さとなっており、入口部分が中央の溝の内側に突き出した形状となっている。
上述した本発明によれば、レジンロック溝とハンダ溝とを一体に形成することができるので、ハンダ溝によるスペースの増加を抑制することが可能となる。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、フレームが露出する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置の製造では、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括形成して所定の回路を構成し、隣接する素子形成領域間のスクライビング領域にてウェハを切断して、夫々の素子形成領域を個々の半導体ペレットとして分離するダイシングを行い、こうして分離された個々の半導体ペレットが、例えばベース基板或いはリードフレームに固定するダイボンディング及びワイヤボンディング等の実装工程及び樹脂封止等の封止工程を経て半導体装置として完成する。
【０００３】
例えば、パワートランジスタでは、フレームと呼ばれる金属板にハンダ等の接合材を用いて半導体ペレットを固定し、フレームに近接させて配置したリードと半導体ペレットとをボンディングワイヤ等によって電気的に接続し、半導体ペレット及びボンディングワイヤと、リードの接続部分及びフレームの半導体ペレット搭載面のみを樹脂封止してある。
【０００４】
半導体ペレット搭載面とは反対面を樹脂封止せずにフレームの金属面を露出させているのは放熱性を向上させるためであり、このため半導体装置では、フレームと封止体との界面が露出している。このため、フレームと封止体との熱膨張率の相違による熱応力等が、この界面に繰り返し加えられることによって、この界面に剥離が生じ、やがて剥離が進展して、半導体ペレットまで達すると、半導体ペレットにも応力が集中してクラックを生じさせることがある。このような剥離は樹脂封止の不良によっても発生する。
【０００５】
【特許文献１】
実公昭５５−３５８０９号公報
このため、前記特許文献１には、入口が内部よりも狭穿された溝又は孔を形成し、この溝又は孔に樹脂を充填して、フレームから封止樹脂が剥離するのを防止する技術が記載されている。
【０００６】
図１は、こうしたレジンロック溝を示す部分縦断面図であり、この半導体装置では、半導体ペレット１を金属製のフレーム２にハンダ等の接合材３によって固定し、エポキシ樹脂等を用いた封止体４によって樹脂封止しているが、フレーム２には、内部の幅よりも入口部分２ａの幅が狭められたレジンロック溝が形成されており、このレジンロック溝に充填された封止体４ａが入口部分２ａによって規制されるため、フレーム２と封止体４との剥離を防止する。
【０００７】
【発明が解決しようとする課題】
しかし、半導体装置が小型化されるにつれて、半導体ペレットとレジンロック溝との間の距離が短くなり、図２に示すように、半導体ペレット１を固定する際に溶融したハンダ等の接合材３がレジンロック溝に流入し、レジンロックの効果が発揮されない場合が生じていた。
【０００８】
図３は、従来の半導体装置の樹脂封止前の状態を示す平面図であり、図４は、図３中のａ‐ａ線に沿った部分拡大縦断面図である。この半導体装置は、半導体ペレット１を金属製のフレーム２に固定するハンダ等の接合材３の流出を防止するハンダ溝２ｂが、半導体ペレット１の近傍に配置されている。なお、フレーム２に近接させて配置したリード５と半導体ペレット１とはボンディングワイヤ６によって電気的に接続してある。
【０００９】
このハンダ溝２ｂを、図５に示すように、前述したレジンロック溝と半導体ペレット１との間に配置して、流出してくる接合材３をこのハンダ溝２ｂに溜めて接合材３がレジンロック溝に流入するのを防止することも考えられる。
【００１０】
しかし、半導体装置では、例えばパワートランジスタでは、オン抵抗の低減が求められており、このため搭載する半導体ペレットではゲート幅が延長されて大型化する傾向にあるが、半導体装置の外形は規格によって定められているため、半導体ペレットの大型化に合わせて、半導体装置の外形を大型化することは許されない。従って、半導体ペレットの周囲に残されたスペースが少なくなっており、ハンダ溝２ｂを設ける余地がなくなっている。
【００１１】
本発明の課題は、これらの問題点を解決し、接合材に起因してフレームから封止体が剥離するのを防止し、かつスペースの増加を抑制することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体ペレットをフレームに搭載し、封止体によって封止する半導体装置において、前記フレームの半導体ペレット搭載領域近傍にはレジンロック溝が形成されており、このレジンロック溝は、中央の溝とその両側の溝とからなり、両側の溝では、半導体ペレット搭載領域側の溝の断面積が、反対側の溝の断面積よりも大きく、断面形状が非対称形となっており、中央の溝では半導体ペレット搭載領域側の入口部分が、フレームの表面とほぼ同じ高さとなっており、入口部分が中央の溝の内側に突き出した形状となっている。
【００１３】
上述した本発明によれば、レジンロック溝とハンダ溝とを一体に形成することができるので、ハンダ溝によるスペースの増加を抑制することが可能となる。
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
【発明の実施の形態】
図６は、本発明の一実施の形態である半導体装置の樹脂封止前の状態を示す平面図であり、図７は、図６中のａ‐ａ線に沿った部分拡大縦断面図である。
本実施の形態の半導体装置は、単結晶シリコン等の半導体基板にパワートランジスタを形成した半導体ペレット１を金属製のフレーム２にハンダ等の接合材３によって固定し、フレーム２に近接させて配置したリード５と半導体ペレットとをボンディングワイヤ６によって電気的に接続してある。
【００１６】
半導体ペレット１及びボンディングワイヤ６と、リード５の接続部分及びフレーム２の半導体ペレット１搭載面は、エポキシ樹脂等を用いた封止体４によって破線図示のごとく樹脂封止し、半導体ペレット１搭載面の反対側では、樹脂封止せずにフレーム２の金属面を露出させてある。
【００１７】
フレームには半導体ペレット１の近傍にレジンロック溝を形成するが、このレジンロック溝は、中央の溝とその両側の溝とからなり、両側の溝では、半導体ペレット搭載領域側の溝の断面積が、反対側の溝の断面積よりも大きく、断面形状が非対称形となっている。
【００１８】
また、中央の溝では半導体ペレット搭載領域側の入口部分２ａが、フレーム２の表面とほぼ同じ高さとなっており、入口部分２ａが中央の溝の内側に突き出した形状となっているため、中央の溝がレジンロック溝として機能し、半導体ペレット搭載領域側の溝がハンダ溝２ｂとして機能する。
【００１９】
従って、ハンダ溝２ｂによって接合材の流入によるレジンロック機能の低下を防止し、レジンロック溝とハンダ溝２ｂとが一体に形成されるため、ハンダ溝２ｂによるスペースの増加を抑制することが可能となる。また、従来のレジンロック溝形成と同等の工程によって、ハンダ溝を形成することができるので、ハンダ溝形成によって工程数を増加させることがない。
【００２０】
続いて、このレジンロック溝の形成方法について説明する。先ず図８に示すように、パンチ７によって中央のレジンロック溝を形成する。次に、図９に示すように、中央の溝に対して非対称形状のパンチ８によって、両側の溝を形成するが、この際に中央の溝が変形して、入口部分２ａが中央の溝よりに突き出した形状とすることができる。
【００２１】
上述した実施の形態では、半導体ペレット１搭載領域の一方にレジンロック溝を配置してあるが、必要に応じて他の方向にレジンロック溝を配置してもよい。例えば図１０に示すように、本実施の形態のレジンロック溝を半導体ペレット１搭載領域の四方に配置してもよい。
【００２２】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、レジンロック溝とハンダ溝とを一体に形成することができるという効果がある。
（２）本発明によれば、上記効果（１）により、ハンダ溝によって接合材の流入によるレジンロック機能の低下を防止することができるという効果がある。
（３）本発明によれば、上記効果（１）により、ハンダ溝によるスペースの増加を抑制することが可能となるという効果がある。
（４）本発明によれば、上記効果（１）により、従来のハンダ溝の形成によって、工程数を増加させることがないという効果がある。
【図面の簡単な説明】
【図１】従来のレジンロック溝を示す部分拡大縦断面図である。
【図２】従来のレジンロック溝を示す部分拡大縦断面図である。
【図３】従来の半導体装置を示す平面図である。
【図４】図３中のａ−ａ線に沿った部分拡大縦断面図である。
【図５】従来のレジンロック溝及びハンダ溝を示す部分拡大縦断面図である。
【図６】本発明の一実施の形態である半導体装置を示す平面図である。
【図７】図６中のａ−ａ線に沿った部分拡大縦断面図である。
【図８】本発明のレジンロック溝の形成を工程毎に示す部分拡大縦断面図である。
【図９】本発明のレジンロック溝の形成を工程毎に示す部分拡大縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の変形例を示す平面図である。
【符号の説明】
１…半導体ペレット、２…フレーム、２ａ…入口部分、２ｂ…ハンダ溝、３…接合材、４…封止体、５…リード、６…ボンディングワイヤ、７，８…パンチ。

Claims (5)

  1. 半導体ペレットをフレームに搭載し、封止体によって封止する半導体装置において、
    前記フレームの半導体ペレット搭載領域近傍にはレジンロック溝が形成されており、このレジンロック溝は、中央の溝とその両側の溝とからなり、両側の溝では、半導体ペレット搭載領域側の溝の断面積が、反対側の溝の断面積よりも大きく、断面形状が非対称形となっており、
    中央の溝では半導体ペレット搭載領域側の入口部分が、フレームの表面とほぼ同じ高さとなっており、入口部分が中央の溝の内側に突き出した形状となっていることを特徴とする半導体装置。
  2. 前記フレームが封止体から部分的に露出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体ペレットがハンダを接合材としてフレームに搭載されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記半導体ペレットがパワートランジスタであることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
  5. 前記レジンロック溝が半導体ペレットの一方乃至四方に配置されていることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体装置。
JP2003130306A 2003-05-08 2003-05-08 半導体装置 Expired - Fee Related JP3934079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003130306A JP3934079B2 (ja) 2003-05-08 2003-05-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003130306A JP3934079B2 (ja) 2003-05-08 2003-05-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2004335776A true JP2004335776A (ja) 2004-11-25
JP3934079B2 JP3934079B2 (ja) 2007-06-20

Family

ID=33505870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003130306A Expired - Fee Related JP3934079B2 (ja) 2003-05-08 2003-05-08 半導体装置

Country Status (1)

Country Link
JP (1) JP3934079B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235876B2 (en) 2005-09-12 2007-06-26 Denso Corporation Semiconductor device having metallic plate with groove
US9517532B2 (en) 2013-12-09 2016-12-13 Denso Corporation Metal member, metal member surface processing method, semiconductor device, semiconductor device manufacturing method, and composite molded body
US9831160B2 (en) 2013-09-05 2017-11-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
CN110544675A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235876B2 (en) 2005-09-12 2007-06-26 Denso Corporation Semiconductor device having metallic plate with groove
US9831160B2 (en) 2013-09-05 2017-11-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9517532B2 (en) 2013-12-09 2016-12-13 Denso Corporation Metal member, metal member surface processing method, semiconductor device, semiconductor device manufacturing method, and composite molded body
JP6449523B1 (ja) * 2017-09-05 2019-01-09 新電元工業株式会社 半導体装置
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
CN111095545A (zh) * 2017-09-05 2020-05-01 新电元工业株式会社 半导体装置
US10985092B2 (en) 2017-09-05 2021-04-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN111095545B (zh) * 2017-09-05 2023-10-20 新电元工业株式会社 半导体装置
CN110544675A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块

Also Published As

Publication number Publication date
JP3934079B2 (ja) 2007-06-20

Similar Documents

Publication Publication Date Title
US6608366B1 (en) Lead frame with plated end leads
US7339259B2 (en) Semiconductor device
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
KR20080027920A (ko) 반도체 디바이스
KR101017533B1 (ko) 오버몰드된 플라스틱 패키지를 위한 히트싱크 또는플래그용 소형 몰드로크들
JP2009010423A (ja) 半導体装置
JP4525277B2 (ja) 半導体装置
TWI389222B (zh) 引線框為基礎之半導體封裝相關改良及其製造方法
JP6677616B2 (ja) 半導体装置の製造方法
US20090203171A1 (en) Semiconductor device fabricating method
EP1856738A1 (en) An integrated circuit device package with an additional contact pad, a lead frame and an electronic device
US20090206459A1 (en) Quad flat non-leaded package structure
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP3934079B2 (ja) 半導体装置
JPH043450A (ja) 樹脂封止型半導体装置
US10186432B2 (en) Method for manufacturing semiconductor device
JP2007294568A (ja) 半導体装置
JP3633364B2 (ja) Ｂｇａ型半導体装置の製造方法
WO2009081494A1 (ja) 半導体装置及びその製造方法
US20040053447A1 (en) Leadframe having fine pitch bond fingers formed using laser cutting method
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP4207791B2 (ja) 半導体装置
JP5343301B2 (ja) 半導体装置およびその製造方法
US20220077052A1 (en) Qfn semiconductor package, semiconductor package and lead frame
JPH06268144A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees