JPS6354759A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS6354759A JPS6354759A JP61197185A JP19718586A JPS6354759A JP S6354759 A JPS6354759 A JP S6354759A JP 61197185 A JP61197185 A JP 61197185A JP 19718586 A JP19718586 A JP 19718586A JP S6354759 A JPS6354759 A JP S6354759A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- package
- peripheral edge
- outer peripheral
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 230000035882 stress Effects 0.000 abstract description 22
- 239000008188 pellet Substances 0.000 abstract description 17
- 230000002093 peripheral effect Effects 0.000 abstract description 15
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 238000004080 punching Methods 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 2
- 238000012360 testing method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- ZJPGOXWRFNKIQL-JYJNAYRXSA-N Phe-Pro-Pro Chemical compound C([C@H](N)C(=O)N1[C@@H](CCC1)C(=O)N1[C@@H](CCC1)C(O)=O)C1=CC=CC=C1 ZJPGOXWRFNKIQL-JYJNAYRXSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置、特に、樹脂封止型パンケージにお
けるクランクの発生防止技術に関し、例えば、フラット
・プラスチック・バフケージを備えている半導体装置（
以下、ＰＰＰＩＣという。
けるクランクの発生防止技術に関し、例えば、フラット
・プラスチック・バフケージを備えている半導体装置（
以下、ＰＰＰＩＣという。
）に利用して有効な技術に関する。
高密度実装を実現するための半導体装置として、ペレッ
トがボンディングされたタブの周囲にリードが四方に配
設されている樹脂封止型パッケージを備えているＰＰＰ
ＩＣがある。
トがボンディングされたタブの周囲にリードが四方に配
設されている樹脂封止型パッケージを備えているＰＰＰ
ＩＣがある。
なお、ＰＰＰＩＣを述べである例としては、株式会社工
業調査会発行ｒｌｃ化実装技術」昭和５５年１月１０日
発行Ｐ１３５〜Ｐ１５５、がある。
業調査会発行ｒｌｃ化実装技術」昭和５５年１月１０日
発行Ｐ１３５〜Ｐ１５５、がある。
しかし、このようなＰＰＰｒＣにおいては、ペレットを
形成しているシリコン、リードフレームを形成している
４２７０イや銅、およびパッケージを形成している樹脂
についての熱膨張係数が大きく異なるため、ＰＰＰ［Ｃ
が温度サイクル試験、熱衝撃試験等を受けることにより
、パッケージと、ペレットおよびリードフレームのタブ
との接着界面に剥がれが生じ、その結果、樹脂パッケー
ジにクランクが発生し、耐湿性が低下するという問題点
があることが、本発明者によって明らかにされた。
形成しているシリコン、リードフレームを形成している
４２７０イや銅、およびパッケージを形成している樹脂
についての熱膨張係数が大きく異なるため、ＰＰＰ［Ｃ
が温度サイクル試験、熱衝撃試験等を受けることにより
、パッケージと、ペレットおよびリードフレームのタブ
との接着界面に剥がれが生じ、その結果、樹脂パッケー
ジにクランクが発生し、耐湿性が低下するという問題点
があることが、本発明者によって明らかにされた。
本発明の目的は、樹脂封止型パッケージにおけるクラン
クの発生を防止することができる電子装置を提供するこ
とにある。
クの発生を防止することができる電子装置を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
を説明すれば、次の通りである。
すなわち、パッケージに樹脂封止されるペレットの取付
部であるタブの外周縁を凸状の弯曲面に形成したもので
ある。
部であるタブの外周縁を凸状の弯曲面に形成したもので
ある。
前記した手段によれば、温度サイクル試験等によりパン
ケージ内部に応力が発生し、パッケージとペレットおよ
びタブとの間に剥離が生じたとしても、タブの外周縁が
丸められているため、タブの外周縁に接しているパッケ
ージ部分に応力が望中する現象が回避されることになる
。その結果、この応力望中によってパッケージに発生す
るクランクは防止されることになる。
ケージ内部に応力が発生し、パッケージとペレットおよ
びタブとの間に剥離が生じたとしても、タブの外周縁が
丸められているため、タブの外周縁に接しているパッケ
ージ部分に応力が望中する現象が回避されることになる
。その結果、この応力望中によってパッケージに発生す
るクランクは防止されることになる。
Ｃ実Ｊ＆ｉ ｆｌｆン
第１図は本発明の一実施例であるＦＰＰＩＣを示す紺断
面図、第２図はその拡大部分断面図、第３図はその製造
途中を示す平面図、第４図はその作用を説明するための
パンケージ内部の応力分布図である。
面図、第２図はその拡大部分断面図、第３図はその製造
途中を示す平面図、第４図はその作用を説明するための
パンケージ内部の応力分布図である。
本実施例において、ＰＰＰ ＩＣＩはリードフレーム２
を備えており、リードフレーム２はパンケージング以前
には第３図に示されているように構成されている。ずな
わら、リードフレーム２は交差部に略正方形の空所３が
残るように略十字形状に配設されている複数本のインナ
リード４と、各インナリード４にそれぞれ一体的に連設
されている複数本のアウタリード５と、隣り合うアウタ
リード５．５間に架設されているダム６と、一対のアウ
タリード５群に連設されている一対の外枠７と、空所３
に配されてこれよりも若干小さめの略正方形の平盤形状
に形成されているタブ８と、ダム６に四隅からそれぞれ
突設されてタブ８を吊持している保持部材９とを備えて
いる。
を備えており、リードフレーム２はパンケージング以前
には第３図に示されているように構成されている。ずな
わら、リードフレーム２は交差部に略正方形の空所３が
残るように略十字形状に配設されている複数本のインナ
リード４と、各インナリード４にそれぞれ一体的に連設
されている複数本のアウタリード５と、隣り合うアウタ
リード５．５間に架設されているダム６と、一対のアウ
タリード５群に連設されている一対の外枠７と、空所３
に配されてこれよりも若干小さめの略正方形の平盤形状
に形成されているタブ８と、ダム６に四隅からそれぞれ
突設されてタブ８を吊持している保持部材９とを備えて
いる。
タブ８は略正方形の平板形状に形成されており、その外
周縁には断面略半円形状の弯曲面部１０が全体にわたっ
て形成されている。リードフレーム２は打ち抜きプレス
加工により形成されるため、タブ８の外周縁は鋭い角に
なっている。そこで、例えば、タブ８の外周縁部を熔融
させると、表面張力によりタブ８の外周縁に弯曲面部１
０が形成される。また、タブ８の外周縁部にエツチング
加工を施しても弯曲面部１０が形成される。
周縁には断面略半円形状の弯曲面部１０が全体にわたっ
て形成されている。リードフレーム２は打ち抜きプレス
加工により形成されるため、タブ８の外周縁は鋭い角に
なっている。そこで、例えば、タブ８の外周縁部を熔融
させると、表面張力によりタブ８の外周縁に弯曲面部１
０が形成される。また、タブ８の外周縁部にエツチング
加工を施しても弯曲面部１０が形成される。
本実施例においては、インナリード４群の外周縁にも断
面略半円形状の弯曲面部１１が全体にわたって形成され
ており、この弯曲面部１１もタブ３のそれと同様に同時
形成されている。
面略半円形状の弯曲面部１１が全体にわたって形成され
ており、この弯曲面部１１もタブ３のそれと同様に同時
形成されている。
タブ８上には集積回路を作り込まれたペレット１２が適
当な手段によりボンディングされており、ペレット１２
の電極パッド（図示せず）には各インナリード４との間
にワイヤ１３がそれぞれボンディングされている。ペレ
ット１２の集積回路は電極バンド、ワイヤ１３、インナ
リード４およびアウタリード５を介して電気的に外部に
引き出されるようになっている。
当な手段によりボンディングされており、ペレット１２
の電極パッド（図示せず）には各インナリード４との間
にワイヤ１３がそれぞれボンディングされている。ペレ
ット１２の集積回路は電極バンド、ワイヤ１３、インナ
リード４およびアウタリード５を介して電気的に外部に
引き出されるようになっている。
そして、このＰＰＰＩＣＩは樹脂を用いてトランスファ
成形法等により略正方形の平盤形状に一体成形されたバ
フケージ１４を備えており、このパッケージ１４により
前記リードフレーム２の一部、ペレット１２、ワイヤ１
３およびタブ８が非気密封止されている。すなわち、タ
ブ８等以外のアウタリード５群はパッケージ１４の４側
面からそれぞれ突出され、そして、アウタリード５群は
パッケージ１４の外部において下方向に屈曲された後、
水平外方向にさらに屈曲されている。ちなみに、パッケ
ージ１４の成形後、前記外枠７および隣接するアウタリ
ード５．５間は切り落とされる。
成形法等により略正方形の平盤形状に一体成形されたバ
フケージ１４を備えており、このパッケージ１４により
前記リードフレーム２の一部、ペレット１２、ワイヤ１
３およびタブ８が非気密封止されている。すなわち、タ
ブ８等以外のアウタリード５群はパッケージ１４の４側
面からそれぞれ突出され、そして、アウタリード５群は
パッケージ１４の外部において下方向に屈曲された後、
水平外方向にさらに屈曲されている。ちなみに、パッケ
ージ１４の成形後、前記外枠７および隣接するアウタリ
ード５．５間は切り落とされる。
次に作用を説明する。
前記構成にかかるＰＰＰＩＣは出荷前に抜き取り検査を
実施される。法き取り検査としては温度サイクル試験や
熱衝撃試験を含む環境試験が実施される。
実施される。法き取り検査としては温度サイクル試験や
熱衝撃試験を含む環境試験が実施される。
このように環境試験または実使用時に熱ストレスが前記
ＰＰＰＩＧに加えられた場合、構成材料の熱膨張係数差
によりパッド１４の内部に応力が発生する。
ＰＰＰＩＧに加えられた場合、構成材料の熱膨張係数差
によりパッド１４の内部に応力が発生する。
ところで、タブの外周縁が鋭い角に形成されている場合
、第４図に示されているように、パンケージの内部応力
はタブ８′の裏面における外縁付近に集中する。但し、
パンケージのクランクはこの程度の応力集中では発生し
ない、しかし、変型なる熱ストレスによる繰り返し応力
により、タブ下面とパッケージまたはタブとペレットと
の界面に剥離が発生すると、前記応力集中箇所に過大な
応力が作用するため、そこにクランクが発生するという
問題点があることが、本発明者によって明らかにされた
。
、第４図に示されているように、パンケージの内部応力
はタブ８′の裏面における外縁付近に集中する。但し、
パンケージのクランクはこの程度の応力集中では発生し
ない、しかし、変型なる熱ストレスによる繰り返し応力
により、タブ下面とパッケージまたはタブとペレットと
の界面に剥離が発生すると、前記応力集中箇所に過大な
応力が作用するため、そこにクランクが発生するという
問題点があることが、本発明者によって明らかにされた
。
そして、４２７０イからなるリードフレームが使用され
ている場合、タブ裏面とパッケージとの界面における剥
離、銅からなるリードフレームが使用されている場合、
ペレットとタブとの界面における剥離がそれぞれ発生し
たときに、タブ下端部の応力は大幅に増加し、パッケー
ジにクラックが発生する。特に、熱膨張係数がレジンと
略同−の銅からなるリードフレームが使用されている場
合でも、ペレットとタブとの界面における剥離が発生す
ると、タブ側面に接するレジンが開口し、過大な応力が
作用してクラックが発生する。
ている場合、タブ裏面とパッケージとの界面における剥
離、銅からなるリードフレームが使用されている場合、
ペレットとタブとの界面における剥離がそれぞれ発生し
たときに、タブ下端部の応力は大幅に増加し、パッケー
ジにクラックが発生する。特に、熱膨張係数がレジンと
略同−の銅からなるリードフレームが使用されている場
合でも、ペレットとタブとの界面における剥離が発生す
ると、タブ側面に接するレジンが開口し、過大な応力が
作用してクラックが発生する。
しかし、本実施例においては、タブ８の外周縁には弯曲
面部１０が形成されているため、パッケージ１４にクラ
ンクが発生することはない。すなわち、熱ストレスによ
る繰り返し応力により、タブ下面とパンケージまたはタ
ブとペレットとの界面に剥離が発生しても、タブ８の外
周縁に弯曲面部１０が形成されることによって応力が分
散されて集中しないため、この箇所に過大な応力が作用
することはなく、その結果、ここからクランクが発生す
る現象は防止されることになる。
面部１０が形成されているため、パッケージ１４にクラ
ンクが発生することはない。すなわち、熱ストレスによ
る繰り返し応力により、タブ下面とパンケージまたはタ
ブとペレットとの界面に剥離が発生しても、タブ８の外
周縁に弯曲面部１０が形成されることによって応力が分
散されて集中しないため、この箇所に過大な応力が作用
することはなく、その結果、ここからクランクが発生す
る現象は防止されることになる。
前記実施例によれば次の効果が得られる。
（１）タブの外周縁を弯曲面に形成することにより、熱
ストレスに伴い発生する応力がタブの外周縁に集中する
のを防止することができるため、タブの外周縁を起点と
するパッケージにおけるクランクの発生を防止すること
ができる。
ストレスに伴い発生する応力がタブの外周縁に集中する
のを防止することができるため、タブの外周縁を起点と
するパッケージにおけるクランクの発生を防止すること
ができる。
（２）前記（１）により、パフケージクラックの発生を
防止することができるので、薄型でかつ小型パッケージ
からなる電子装置の集積密度および実装密度の高度化を
実現させることができる。
防止することができるので、薄型でかつ小型パッケージ
からなる電子装置の集積密度および実装密度の高度化を
実現させることができる。
（３） タブの外周縁の弯曲面化は、電子装置の創造
工程下のリードフレームの外周縁についての熔融および
エツチング等により形成することができるため、作業性
の低下を抑制することができる。
工程下のリードフレームの外周縁についての熔融および
エツチング等により形成することができるため、作業性
の低下を抑制することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、タブの外周縁の形状は断面半円形状に形成する
に限らず、応力が分散できるような弯曲面形状であれば
よい。
に限らず、応力が分散できるような弯曲面形状であれば
よい。
また、ペレットに集中する応力を分散するには、ペレッ
トの端部を弯曲面化することが望ましい。
トの端部を弯曲面化することが望ましい。
さらに、応力はタブとペレットとの剥がれによっても発
生するので、両者の接着性を強化することは言うまでも
ない。
生するので、両者の接着性を強化することは言うまでも
ない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型のＦＰＰ
ＩＣに通用した場合について説明したが、それに限定さ
れるものではなく、その他の非気密封止型のパフケージ
を備えたＩＣ等の電子装置全般に適用することができる
。
をその背景となった利用分野である樹脂封止型のＦＰＰ
ＩＣに通用した場合について説明したが、それに限定さ
れるものではなく、その他の非気密封止型のパフケージ
を備えたＩＣ等の電子装置全般に適用することができる
。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
て得られる効果を簡単に説明すれば、次の通りである。
ペレット取付部であるタブの外周縁を弯曲面に形成する
ことにより、熱ストレスによって樹脂封止パッケージの
内部に発生する応力がタブの外周縁に集中するのを防止
することができるため、該コーナを起点とするパッケー
ジクランクの発生を防止することができる。
ことにより、熱ストレスによって樹脂封止パッケージの
内部に発生する応力がタブの外周縁に集中するのを防止
することができるため、該コーナを起点とするパッケー
ジクランクの発生を防止することができる。
第１図は本発明の一実施例であるＰＰＰＩＣを示す縦断
面図、 第２図はその拡大部分断面図、 第３図はその製造途中を示す平面図、 第４図はその作用を説明するためのパッケージ内部の応
力分布図である。 １・・・ＰＰＰＩＣ（電子装置）、２・・・リードフレ
ーム、３・・・空所、４−− ・インナリード、５・・
・アウタリード、６・・・ダム、７・・・外枠、８・・
・タブ、９・・・保持部材、１０．１１・・・弯曲面部
、１２・・・ペレット、１３・・・ポンディングワイヤ
、１４・・・パンケージ。 ＼こ− 第 １ 図 第 ２ 図 ７４− へ′ツブー−＞”
面図、 第２図はその拡大部分断面図、 第３図はその製造途中を示す平面図、 第４図はその作用を説明するためのパッケージ内部の応
力分布図である。 １・・・ＰＰＰＩＣ（電子装置）、２・・・リードフレ
ーム、３・・・空所、４−− ・インナリード、５・・
・アウタリード、６・・・ダム、７・・・外枠、８・・
・タブ、９・・・保持部材、１０．１１・・・弯曲面部
、１２・・・ペレット、１３・・・ポンディングワイヤ
、１４・・・パンケージ。 ＼こ− 第 １ 図 第 ２ 図 ７４− へ′ツブー−＞”
Claims (1)
- 【特許請求の範囲】 １、樹脂封止型パッケージを備えている電子装置であっ
て、インナリードと対向するように配設されているタブ
の外周縁が凸状の弯曲面に形成されていることを特徴と
する電子装置。 ２、インナリードの端部が、凸状の弯曲面に形成されて
いることを特徴とする特許請求の範囲第１項記載の電子
装置。 ３、凸状の弯曲面が、側縁部を熔融させて形成されてい
ることを特徴とする特許請求の範囲第１項記載の電子装
置。 ４、凸状の弯曲面が、エッチング加工によって形成され
ていることを特徴とする特許請求の範囲第１項記載の電
子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197185A JPS6354759A (ja) | 1986-08-25 | 1986-08-25 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197185A JPS6354759A (ja) | 1986-08-25 | 1986-08-25 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6354759A true JPS6354759A (ja) | 1988-03-09 |
Family
ID=16370216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197185A Pending JPS6354759A (ja) | 1986-08-25 | 1986-08-25 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6354759A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251747A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
| US7842107B2 (en) | 2004-05-03 | 2010-11-30 | Evergreen Energy Inc. | Method and apparatus for thermally upgrading carbonaceous materials |
-
1986
- 1986-08-25 JP JP61197185A patent/JPS6354759A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251747A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
| US5440170A (en) * | 1990-09-10 | 1995-08-08 | Fujitsu Limited | Semiconductor device having a die pad with rounded edges and its manufacturing method |
| US7842107B2 (en) | 2004-05-03 | 2010-11-30 | Evergreen Energy Inc. | Method and apparatus for thermally upgrading carbonaceous materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| TWI245429B (en) | Photosensitive semiconductor device, method for fabricating the same and lead frame thereof | |
| JP2006509371A (ja) | 露出された集積回路装置を有するパッケージ | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| JP2570611B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6354759A (ja) | 電子装置 | |
| JPS6381966A (ja) | 電子装置 | |
| JP2569008B2 (ja) | 半導体装置 | |
| JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS63208255A (ja) | 電子装置 | |
| JPS6381965A (ja) | 電子装置 | |
| JPS63164250A (ja) | 電子装置 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPS63164254A (ja) | 半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| KR0176113B1 (ko) | 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지 | |
| JPS6223096Y2 (ja) | ||
| JPS62276863A (ja) | 電子装置 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH0870087A (ja) | リードフレーム | |
| JPH0419805Y2 (ja) | ||
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JPH0250438A (ja) | 半導体記憶装置 | |
| JPH07122685A (ja) | 半導体装置 |