JPS6381965A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS6381965A JPS6381965A JP61225951A JP22595186A JPS6381965A JP S6381965 A JPS6381965 A JP S6381965A JP 61225951 A JP61225951 A JP 61225951A JP 22595186 A JP22595186 A JP 22595186A JP S6381965 A JPS6381965 A JP S6381965A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- stress
- package
- section
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 claims abstract description 19
- 238000003825 pressing Methods 0.000 claims description 2
- 230000035882 stress Effects 0.000 abstract description 26
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- 230000008646 thermal stress Effects 0.000 abstract description 6
- 238000004080 punching Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- ZJPGOXWRFNKIQL-JYJNAYRXSA-N Phe-Pro-Pro Chemical compound C([C@H](N)C(=O)N1[C@@H](CCC1)C(=O)N1[C@@H](CCC1)C(O)=O)C1=CC=CC=C1 ZJPGOXWRFNKIQL-JYJNAYRXSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置、特に、樹脂封止型パンケージにお
けるクラックの発生防止技術に関し、例えば、フラット
・プラスチック・パッケージを備えている半導体装置（
以下、ＰＰＰＴＣという。
けるクラックの発生防止技術に関し、例えば、フラット
・プラスチック・パッケージを備えている半導体装置（
以下、ＰＰＰＴＣという。
）に利用して有効な技術に関する。
高密度実装を実現するための半導体装置として、ペレッ
トがボンディングされたタブの周囲にリードが四方に配
設されている樹脂封止型パフケージを備えているＰＰＰ
ｒＣがある。
トがボンディングされたタブの周囲にリードが四方に配
設されている樹脂封止型パフケージを備えているＰＰＰ
ｒＣがある。
なお、ＰＰＰＩＣを述べである例としては、株式会社工
業調査会発行ｒｆｃ化実装技術」昭和５５年１月１０日
発行 Ｐ１３５〜Ｐ１５５、がある。
業調査会発行ｒｆｃ化実装技術」昭和５５年１月１０日
発行 Ｐ１３５〜Ｐ１５５、がある。
しかし、このようなＰＰＰＩＣにおいては、ペレットを
形成しているシリコン、リードフレームを形成している
４２７０イや銅、およびパッケージを形成している樹脂
についての熱膨張係数が大きく異なるため、ＰＰＰＩＣ
が温度サイクル試験、熱衝撃試験等を受けることにより
、パッケージと、ペレットおよびリードフレームのタブ
との接着界面に剥がれが生じ、その結果、樹脂パッケー
ジにクランクが発生し、耐湿性が低下するという問題点
があることが、本発明者によって明らかにされた。
形成しているシリコン、リードフレームを形成している
４２７０イや銅、およびパッケージを形成している樹脂
についての熱膨張係数が大きく異なるため、ＰＰＰＩＣ
が温度サイクル試験、熱衝撃試験等を受けることにより
、パッケージと、ペレットおよびリードフレームのタブ
との接着界面に剥がれが生じ、その結果、樹脂パッケー
ジにクランクが発生し、耐湿性が低下するという問題点
があることが、本発明者によって明らかにされた。
本発明の目的は、樹脂封止型バフケージにおけるクラン
クの発生を防止することができる電子装置を提供するこ
とにある。
クの発生を防止することができる電子装置を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
を説明すれば、次の通りである。
すなわち、パフケージに樹脂封止されるベレットの取付
部であるタブの外周縁に面取り部を下方すぼまりに形成
したものである。
部であるタブの外周縁に面取り部を下方すぼまりに形成
したものである。
〔作用〕
前記した手段によれば、温度サイクル試験等によりパッ
ケージ内部に応力が発生し、パッケージとベレットおよ
びタブとの間に剥離が生じたとしても、タブの外周縁に
面取り部が設けられているため、タブの外周縁に接して
いるパッケージ部分に応力が集中する現象が回避される
ことになる。
ケージ内部に応力が発生し、パッケージとベレットおよ
びタブとの間に剥離が生じたとしても、タブの外周縁に
面取り部が設けられているため、タブの外周縁に接して
いるパッケージ部分に応力が集中する現象が回避される
ことになる。
その結果、この応力集中によってパフケージに発生する
クランクは防止されることになる。
クランクは防止されることになる。
第１図は本発明の一実施例であるＦＰＰＩＣを示す可断
面図、第２図はその拡大部分断面図、第３図はその製造
途中を示す平面図、第４図はその作用を説明するための
パッケージ内部の応力分布図である。
面図、第２図はその拡大部分断面図、第３図はその製造
途中を示す平面図、第４図はその作用を説明するための
パッケージ内部の応力分布図である。
本実施例において、ＰＰＰＩＣＩはリードフレーム２を
備えており、リードフレーム２はパンケージング以前に
は第３図に示されているように構成されている。すなわ
ち、リードフレーム２は交差部に略正方形の空所３が残
るように略十字形状に配設されている複数本のインナリ
ード４と、各インナリード４にそれぞれ一体的に連設さ
れている複数本のアウタリード５と、隣り合うアウタリ
ード５．５間に架設されているダム６と、一対のアウタ
リード５群に連設されている一対の外枠７と、空所３に
配されてこれよりも若干小さめの略正方形の平盤形状に
形成されているタブ８と、ダム６に四隅からそれぞれ突
設されてタブ８を吊持している保持部材９とを備えてい
る。
備えており、リードフレーム２はパンケージング以前に
は第３図に示されているように構成されている。すなわ
ち、リードフレーム２は交差部に略正方形の空所３が残
るように略十字形状に配設されている複数本のインナリ
ード４と、各インナリード４にそれぞれ一体的に連設さ
れている複数本のアウタリード５と、隣り合うアウタリ
ード５．５間に架設されているダム６と、一対のアウタ
リード５群に連設されている一対の外枠７と、空所３に
配されてこれよりも若干小さめの略正方形の平盤形状に
形成されているタブ８と、ダム６に四隅からそれぞれ突
設されてタブ８を吊持している保持部材９とを備えてい
る。
タブ８は略正方形の平板形状に形成されており、その外
周縁には面取り部１０が後記するベレット搭載面（以下
、上面とする。）側から反対側の端面に行くにしたがっ
てすぼまるように全体にわたって形成されている。リー
ドフレーム２は打ち抜きプレス加工により形成される。
周縁には面取り部１０が後記するベレット搭載面（以下
、上面とする。）側から反対側の端面に行くにしたがっ
てすぼまるように全体にわたって形成されている。リー
ドフレーム２は打ち抜きプレス加工により形成される。
そこで、例えば、タブ８を打ち抜くプレス金型の刃を所
定の角度に傾斜させておくことにより、面取り部ＩＯは
タブ８の打ち抜き加工と同時に形成される。また、タブ
８の外周縁部にエツチング加工を施しても面取り部１０
が形成される。
定の角度に傾斜させておくことにより、面取り部ＩＯは
タブ８の打ち抜き加工と同時に形成される。また、タブ
８の外周縁部にエツチング加工を施しても面取り部１０
が形成される。
本実施例においては、インナリード４群の外周縁にも同
様の面取り部１１が全体にわたって形成タブ８上には集
積回路を作り込まれたベレット１２が適当な手段により
ボンディングされており、ベレット１２の電極パッド（
図示せず）には各インナリード４との間にワイヤ１３が
それぞれボンディングされている。ベレット１２の集積
回路は電極バッド、ワイヤ１３、インナリード４および
アウタリード５を介して電気的に外部に引き出されるよ
うになっている。
様の面取り部１１が全体にわたって形成タブ８上には集
積回路を作り込まれたベレット１２が適当な手段により
ボンディングされており、ベレット１２の電極パッド（
図示せず）には各インナリード４との間にワイヤ１３が
それぞれボンディングされている。ベレット１２の集積
回路は電極バッド、ワイヤ１３、インナリード４および
アウタリード５を介して電気的に外部に引き出されるよ
うになっている。
そして、このＰＰＰＩＣＩは樹脂を用いてトランスファ
成形法等により略正方形の平盤形状に一体成形されたパ
ッケージ１４を備えており、このパッケージ１４により
前記リードフレーム２の一部、ベレット１２、ワイヤエ
３およびタブ８が非気密封止されている。すなわち、タ
ブ８等以外のアウタリード５群はパッケージ１４の４側
面からそれぞれ突出され、そして、アウタリード５群は
パッケージ１４の外部において下方向に屈曲された後、
水平外方向にさらに屈曲されている。ちなみに、パッケ
ージ１４の成形後、前記外枠７および隣接するアウタリ
ード５．５間は切り落とされる。
成形法等により略正方形の平盤形状に一体成形されたパ
ッケージ１４を備えており、このパッケージ１４により
前記リードフレーム２の一部、ベレット１２、ワイヤエ
３およびタブ８が非気密封止されている。すなわち、タ
ブ８等以外のアウタリード５群はパッケージ１４の４側
面からそれぞれ突出され、そして、アウタリード５群は
パッケージ１４の外部において下方向に屈曲された後、
水平外方向にさらに屈曲されている。ちなみに、パッケ
ージ１４の成形後、前記外枠７および隣接するアウタリ
ード５．５間は切り落とされる。
次に作用を説明する。
前記構成にかかるＰＰＰＩＣは出荷前に抜き取り検査を
実施される。抜き取り検査としては温度サイクル試験や
熱衝撃試験を含む環境試験が実施される。
実施される。抜き取り検査としては温度サイクル試験や
熱衝撃試験を含む環境試験が実施される。
このように環境試験または実使用時に熱ストレスが前記
ＰＰＰＩＣに加えられた場合、構成材料の熱膨張係数差
によりパッケージ１４の内部に応力が発生する。
ＰＰＰＩＣに加えられた場合、構成材料の熱膨張係数差
によりパッケージ１４の内部に応力が発生する。
ところで、タブの外周縁が鋭い直角に形成されている場
合、第４図に示されているように、パッケージの内部応
力はタブ８°の裏面における外縁付近に集中する。但し
、パッケージのクランクはこの程度の応力集中では発生
しない、しかし、変型なる熱ストレスによる繰り返し応
力により、タブ下面とパフケージまたはタブとペレット
との界面に剥離が発生すると、前記応力集中箇所に過大
な応力が作用するため、そこにクランクが発生するとい
う問題点があることが、本発明者によって明らかにされ
た。
合、第４図に示されているように、パッケージの内部応
力はタブ８°の裏面における外縁付近に集中する。但し
、パッケージのクランクはこの程度の応力集中では発生
しない、しかし、変型なる熱ストレスによる繰り返し応
力により、タブ下面とパフケージまたはタブとペレット
との界面に剥離が発生すると、前記応力集中箇所に過大
な応力が作用するため、そこにクランクが発生するとい
う問題点があることが、本発明者によって明らかにされ
た。
そして、４２７０イからなるリードフレームが使用され
ている場合、タブ下面とパッケージとの界面における剥
離、銅からなるリードフレームが使用されている場合、
ペレットとタブとの界面における剥離がそれぞれ発生し
たときに、タブ下端部の応力は大幅に増加し、パンケー
ジにクランクが発生する。特に、熱膨張係数がレジンと
略同−の銅からなるリードフレームが使用されている場
合でも、ペレットとタブとの鼻面における剥離が発生す
ると、タブ側面に接するレジンが開口し、過大な応力が
作用してクランクが発生する。
ている場合、タブ下面とパッケージとの界面における剥
離、銅からなるリードフレームが使用されている場合、
ペレットとタブとの界面における剥離がそれぞれ発生し
たときに、タブ下端部の応力は大幅に増加し、パンケー
ジにクランクが発生する。特に、熱膨張係数がレジンと
略同−の銅からなるリードフレームが使用されている場
合でも、ペレットとタブとの鼻面における剥離が発生す
ると、タブ側面に接するレジンが開口し、過大な応力が
作用してクランクが発生する。
しかし、本実施例においては、タブ８の外周縁には面取
り部１０が形成されているため、パッケージ１４にクラ
ックが発生することはない、すなわち、熱ストレスによ
る繰り返し応力により、タブ下面とパッケージまたはタ
ブとペレットとの界面に剥離が発生しても、タブ８の外
周縁に面取り部１０が形成されることによって応力が第
２図に矢印で示されているように分散されて集中しない
ため、この箇所に過大な応力が作用することばなく、そ
の結果、ここからクランクが発生する現象は防止される
ことになる。この応力の分散は面取り部１０の傾斜角θ
が約４５度に設定されている場合に最も良好に行われる
。
り部１０が形成されているため、パッケージ１４にクラ
ックが発生することはない、すなわち、熱ストレスによ
る繰り返し応力により、タブ下面とパッケージまたはタ
ブとペレットとの界面に剥離が発生しても、タブ８の外
周縁に面取り部１０が形成されることによって応力が第
２図に矢印で示されているように分散されて集中しない
ため、この箇所に過大な応力が作用することばなく、そ
の結果、ここからクランクが発生する現象は防止される
ことになる。この応力の分散は面取り部１０の傾斜角θ
が約４５度に設定されている場合に最も良好に行われる
。
前記実施例によれば次の効果が得られる。
１１＋ タブの外周縁に下方すぼまりの面取り部を形
成することにより、熱ストレスに伴い発生する応力がタ
ブの外周縁に集中するのを防止することができるため、
タブの外周縁を起点とするパッケージにおけるクランク
の発生を防止することができる。
成することにより、熱ストレスに伴い発生する応力がタ
ブの外周縁に集中するのを防止することができるため、
タブの外周縁を起点とするパッケージにおけるクランク
の発生を防止することができる。
（２）前記（１１により、パッケージクラックの発生を
防止することができるので、薄型でかつ小型パッケージ
からなる電子装置の集積密度および実装密度の高度化を
実現させることができる。
防止することができるので、薄型でかつ小型パッケージ
からなる電子装置の集積密度および実装密度の高度化を
実現させることができる。
（３） タブ外周縁の面取り部についての形成は、電
子装置の製造工程下におけるリードフレームの打ち抜き
プレス加工時に同時成形することができるため、作業性
の低下を抑制することができる。
子装置の製造工程下におけるリードフレームの打ち抜き
プレス加工時に同時成形することができるため、作業性
の低下を抑制することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、タブ外周縁の面取り部の形状は断面台形形状に
形成するに限らず、第５図に示されている面取り部１０
のようにタブ外周面における下縁を部分的に切除してな
る形状等であってもよい。
形成するに限らず、第５図に示されている面取り部１０
のようにタブ外周面における下縁を部分的に切除してな
る形状等であってもよい。
また、ペレットに集中する応力を分散するには、ペレッ
トの端部に面取り部を形成することが望ましい。さらに
、応力はタブとペレットとの剥がれによっても発生する
ので、両者の接着性を強化することが望ましいのは言う
までもない。
トの端部に面取り部を形成することが望ましい。さらに
、応力はタブとペレットとの剥がれによっても発生する
ので、両者の接着性を強化することが望ましいのは言う
までもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型のＦＰＰ
Ｉ Ｃに通用した場合について説明したが、それに限
定されるものではな（、その他の樹脂封止型のパッケー
ジを備えたＩＣ等の電子装置全般に通用することができ
る。
をその背景となった利用分野である樹脂封止型のＦＰＰ
Ｉ Ｃに通用した場合について説明したが、それに限
定されるものではな（、その他の樹脂封止型のパッケー
ジを備えたＩＣ等の電子装置全般に通用することができ
る。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
て得られる効果を簡単に説明すれば、次の通りである。
ベレット取付部であるタブの外周縁に面取り部を下方す
ぼまりに形成することにより、熱ストレスによって樹脂
封止パッケージの内部に発生する応力がタブの外周縁に
集中するのを防止することができるため、該コーナを起
点とするパッケージクランクの発生を防止することがで
きる。
ぼまりに形成することにより、熱ストレスによって樹脂
封止パッケージの内部に発生する応力がタブの外周縁に
集中するのを防止することができるため、該コーナを起
点とするパッケージクランクの発生を防止することがで
きる。
第１図は本発明の一実施例であるＰＰＰ［Ｃを示す縦断
面図、 第２図はその拡大部分断面図、 第３図はその製造途中を示す平面図、 第４図はその作用を説明するためのパッケージ内部の応
力分布図、 第５図はその変形例を示す拡大部分断面図である。 １・・・ＰＰＰＩＣ（電子装置）、２・・・リードフレ
ーム、３・・・空所、４・・・インナリード、５・・・
アウタリード、６・・・ダム、７・・・外枠、８・・・
タブ、９・・・保持部材、１０．１１・・・面取り部、
１２・・・ペレット、１３・・・ボンディングワイヤ、
１４・・ ・パッケージ。 第 ３ 図 第 ４ 図 第 ５ 図
面図、 第２図はその拡大部分断面図、 第３図はその製造途中を示す平面図、 第４図はその作用を説明するためのパッケージ内部の応
力分布図、 第５図はその変形例を示す拡大部分断面図である。 １・・・ＰＰＰＩＣ（電子装置）、２・・・リードフレ
ーム、３・・・空所、４・・・インナリード、５・・・
アウタリード、６・・・ダム、７・・・外枠、８・・・
タブ、９・・・保持部材、１０．１１・・・面取り部、
１２・・・ペレット、１３・・・ボンディングワイヤ、
１４・・ ・パッケージ。 第 ３ 図 第 ４ 図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、樹脂封止型パッケージを備えている電子装置であっ
て、インナリードと対向するように配設されているタブ
におけるペレット搭載面とは反対側の端面に面取り部が
先方すぼまりに形成されていることを特徴とする電子装
置。 ２、面取り部が、その傾斜角を約４５度に形成されてい
ることを特徴とする特許請求の範囲第１項記載の電子装
置。 ３、面取り部が、タブのプレス加工と同時成形されてい
ることを特徴とする特許請求の範囲第１項記載の電子装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61225951A JPS6381965A (ja) | 1986-09-26 | 1986-09-26 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61225951A JPS6381965A (ja) | 1986-09-26 | 1986-09-26 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381965A true JPS6381965A (ja) | 1988-04-12 |
Family
ID=16837448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61225951A Pending JPS6381965A (ja) | 1986-09-26 | 1986-09-26 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369248U (ja) * | 1989-11-10 | 1991-07-09 | ||
| US5233222A (en) * | 1992-07-27 | 1993-08-03 | Motorola, Inc. | Semiconductor device having window-frame flag with tapered edge in opening |
-
1986
- 1986-09-26 JP JP61225951A patent/JPS6381965A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369248U (ja) * | 1989-11-10 | 1991-07-09 | ||
| US5233222A (en) * | 1992-07-27 | 1993-08-03 | Motorola, Inc. | Semiconductor device having window-frame flag with tapered edge in opening |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR20040030514A (ko) | 플라스틱 반도체 패키지 | |
| KR100242393B1 (ko) | 반도체 패키지 및 제조방법 | |
| JP2006509371A (ja) | 露出された集積回路装置を有するパッケージ | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| JPS6381966A (ja) | 電子装置 | |
| JPS6381965A (ja) | 電子装置 | |
| JP2569008B2 (ja) | 半導体装置 | |
| JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
| JPS63208255A (ja) | 電子装置 | |
| JPH0418468B2 (ja) | ||
| JPS6354759A (ja) | 電子装置 | |
| JPS63164250A (ja) | 電子装置 | |
| JPS6223096Y2 (ja) | ||
| JPH079961B2 (ja) | 樹脂封止形半導体装置 | |
| JPS63164254A (ja) | 半導体装置 | |
| JPH05315540A (ja) | 半導体装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS6352451A (ja) | レジン封止型半導体装置 | |
| KR20240053158A (ko) | 다이 본더 접착력 향상을 위한 리드 프레임 구조 | |
| KR200165742Y1 (ko) | 반도체 패키지 | |
| JPH0419805Y2 (ja) | ||
| JPH0311754A (ja) | 半導体装置 | |
| JPH03133161A (ja) | 半導体装置 |