JPH03133161A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03133161A JPH03133161A JP27038289A JP27038289A JPH03133161A JP H03133161 A JPH03133161 A JP H03133161A JP 27038289 A JP27038289 A JP 27038289A JP 27038289 A JP27038289 A JP 27038289A JP H03133161 A JPH03133161 A JP H03133161A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide resin
- sealing resin
- opening
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 229920001721 polyimide Polymers 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 36
- 229920005989 resin Polymers 0.000 claims abstract description 36
- 238000007789 sealing Methods 0.000 claims abstract description 28
- 239000009719 polyimide resin Substances 0.000 claims description 40
- 239000004642 Polyimide Substances 0.000 abstract 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、特に半導体チップ上にポリイミド系樹脂を
被覆して、耐湿性向上を図った半導体装置に関する。
被覆して、耐湿性向上を図った半導体装置に関する。
(従来の技術)
現在、ハラケージ後の半導体装置において、半導体チッ
プ上に存在するボンディングパッドの消失、いわゆるア
ルミニウムコロ−ジョンの問題がクローズアップされて
いる。
プ上に存在するボンディングパッドの消失、いわゆるア
ルミニウムコロ−ジョンの問題がクローズアップされて
いる。
アルミニウムコロ−ジョンとは、ボンディングパッドを
構成するアルミニウムが、水分等の装置内浸入により、
腐食、電解されて消失することをいう。パッド部におい
て、アルミニウムコロ−ジョンが発生すると、リードと
、チップとを電気的に接続しているアルミニウムが消失
するため、リードオーブン、配線の断線等を招く。
構成するアルミニウムが、水分等の装置内浸入により、
腐食、電解されて消失することをいう。パッド部におい
て、アルミニウムコロ−ジョンが発生すると、リードと
、チップとを電気的に接続しているアルミニウムが消失
するため、リードオーブン、配線の断線等を招く。
このような、アルミニウムコロ−ジョンを防止するには
、特にパッケージ後の半導体装置の耐湿性向上を図るこ
とが得策である。
、特にパッケージ後の半導体装置の耐湿性向上を図るこ
とが得策である。
そこで、パッケージ後の半導体装置の耐湿性向上を図る
ために、半導体チップ表面へのポリイミド系樹脂の被覆
が行なわれている。
ために、半導体チップ表面へのポリイミド系樹脂の被覆
が行なわれている。
ポリイミド系樹脂を半導体チップ表面に被覆させると、
封止樹脂と、半導体チップとの密着性が高まる。特にア
センブリ工程である半田デイツプ、あるいは半田リフロ
ー等の工程において、熱衝撃を受けても、封止樹脂と、
半導体チップとの剥離が、はとんどなくなる。
封止樹脂と、半導体チップとの密着性が高まる。特にア
センブリ工程である半田デイツプ、あるいは半田リフロ
ー等の工程において、熱衝撃を受けても、封止樹脂と、
半導体チップとの剥離が、はとんどなくなる。
このように、封止樹脂と、半導体チップとの密着性が高
まると、これらの界面にて隙間を、はとんど生じること
がないので、半導体装置の耐湿性が向上し、アルミニウ
ムコロ−ジョンの発生が抑制され、半導体装置の信頼性
、およびライフタイム等が飛躍的に高まる。
まると、これらの界面にて隙間を、はとんど生じること
がないので、半導体装置の耐湿性が向上し、アルミニウ
ムコロ−ジョンの発生が抑制され、半導体装置の信頼性
、およびライフタイム等が飛躍的に高まる。
ところが、上記のような装置では、封止樹脂と、半導体
チップとの間に、ポリイミド系樹脂が存在する構造とな
っているために、封止樹脂と、ポリイミド系樹脂との熱
膨張係数に差異があると、半田デイツプや、半田リフロ
ー等の工程における熱衝撃での膨脹が、それぞれ異なる
ことになる。つまり、熱衝撃での膨張率の違いにより、
配線、特にボンディングワイヤと、パッドとの接続部に
おいて、応力を生じ、配線に対する信頼性、特に配線切
れ等の接触不良に関する信頼性の低下や、装置のライフ
タイム等に悪影響を及ぼす恐れがある。
チップとの間に、ポリイミド系樹脂が存在する構造とな
っているために、封止樹脂と、ポリイミド系樹脂との熱
膨張係数に差異があると、半田デイツプや、半田リフロ
ー等の工程における熱衝撃での膨脹が、それぞれ異なる
ことになる。つまり、熱衝撃での膨張率の違いにより、
配線、特にボンディングワイヤと、パッドとの接続部に
おいて、応力を生じ、配線に対する信頼性、特に配線切
れ等の接触不良に関する信頼性の低下や、装置のライフ
タイム等に悪影響を及ぼす恐れがある。
(発明が解決しようとする課題)
この発明は上記のような点に鑑み為されたもので、耐湿
性向上を図るために、半導体チップ上にポリイミド系樹
脂を介して封止樹脂を被覆した半導体装置において、封
止樹脂と、ポリイミド系樹脂との熱膨脹係数の差異によ
ってもたらされる配線に対する信頼性や、装置のライフ
タイムへの悪影響を除去し、配線に対する信頼性、およ
びライフタイムのいっそうの向上が図れる半導体装置を
提供することを目的とする。
性向上を図るために、半導体チップ上にポリイミド系樹
脂を介して封止樹脂を被覆した半導体装置において、封
止樹脂と、ポリイミド系樹脂との熱膨脹係数の差異によ
ってもたらされる配線に対する信頼性や、装置のライフ
タイムへの悪影響を除去し、配線に対する信頼性、およ
びライフタイムのいっそうの向上が図れる半導体装置を
提供することを目的とする。
[発明の構成〕
(課題を解決するための手段)
この発明による半導体装置によれば、半導体チップ表面
に被覆されたポリイミド系樹脂と、ポリイミド系樹脂表
面に被覆された封止用樹脂とを具備してなる半導体装置
において、上記ポリイミド系樹脂表面に、チップ上に存
在するボンディングパッドに対して開孔された少なくと
も1つの第1の開孔部と、 ポリイミド系樹脂と、封止用樹脂との密着性向上のため
にポリイミド系樹脂表面に設けられた少なくとも1つの
第2の開孔部とを具備することを特徴とする。
に被覆されたポリイミド系樹脂と、ポリイミド系樹脂表
面に被覆された封止用樹脂とを具備してなる半導体装置
において、上記ポリイミド系樹脂表面に、チップ上に存
在するボンディングパッドに対して開孔された少なくと
も1つの第1の開孔部と、 ポリイミド系樹脂と、封止用樹脂との密着性向上のため
にポリイミド系樹脂表面に設けられた少なくとも1つの
第2の開孔部とを具備することを特徴とする。
(作 用)
上記のような半導体装置にあっては、ポリイミド系樹脂
表面に、パッド部に対する開孔部とは別に、封止樹脂と
の密着性向上のための開孔部を設けることで、ポリイミ
ド系樹脂と、封止樹脂との穴埋め効率の利用がなされ、
ポリイミド系樹脂と、封止樹脂との密着性が高まる。よ
って、熱膨脹係数に差異があっても、それぞれの膨脹は
、はぼ同じ程度のものに限定される。
表面に、パッド部に対する開孔部とは別に、封止樹脂と
の密着性向上のための開孔部を設けることで、ポリイミ
ド系樹脂と、封止樹脂との穴埋め効率の利用がなされ、
ポリイミド系樹脂と、封止樹脂との密着性が高まる。よ
って、熱膨脹係数に差異があっても、それぞれの膨脹は
、はぼ同じ程度のものに限定される。
(実施例)
以下、図面を参照して、この発明の実施例について説明
する。
する。
第1図は、この発明の第1の実施例に係わる半導体装置
の概念を示す斜視図である。
の概念を示す斜視図である。
第1図に示すように、半導体チップ1の表面には、ポリ
イミド系樹脂層2が被覆されている。ポリイミド系樹脂
層2の表面には、半導体チップ1上に存在するボンディ
ングパッド3に対して開孔された第1の開孔部4が形成
されている。さらに、第1の開孔部4以外に、封止用樹
脂(第1図には図示せず)と、ポリイミド系樹脂2との
密着性向上を図るために開孔された第2の開孔部5群が
形成されている。また、全面を封止樹脂8によって覆っ
ている。
イミド系樹脂層2が被覆されている。ポリイミド系樹脂
層2の表面には、半導体チップ1上に存在するボンディ
ングパッド3に対して開孔された第1の開孔部4が形成
されている。さらに、第1の開孔部4以外に、封止用樹
脂(第1図には図示せず)と、ポリイミド系樹脂2との
密着性向上を図るために開孔された第2の開孔部5群が
形成されている。また、全面を封止樹脂8によって覆っ
ている。
上記第1の開孔部4、および第2の開孔部5群の形成方
法としては、例えば写真蝕刻法を用いる。
法としては、例えば写真蝕刻法を用いる。
また、第2の開孔部5のサイズの一例としては、例えば
平面から見て5μmX5μmの正方形とし、第2の開孔
部5の半導体チップ1上に占める面積の一例としては、
大体50%程度とする。
平面から見て5μmX5μmの正方形とし、第2の開孔
部5の半導体チップ1上に占める面積の一例としては、
大体50%程度とする。
第1図中のA−A ”線に沿う断面図を、第2図に示し
、引き続き第1の実施例について説明する。
、引き続き第1の実施例について説明する。
第2図に示すように、第1、第2の開孔部3、および5
を形成した後、外部端子となるリード6と、ボンディン
グパッド3とを、例えばワイヤボンディングにより、例
えば金ワイヤ7にて電気的に接続をする。そして、封止
樹脂8(例えばエポキシ系樹脂)にて、装置をパッケー
ジすることにより、第1の実施例に係わる半導体装置が
形成されている。
を形成した後、外部端子となるリード6と、ボンディン
グパッド3とを、例えばワイヤボンディングにより、例
えば金ワイヤ7にて電気的に接続をする。そして、封止
樹脂8(例えばエポキシ系樹脂)にて、装置をパッケー
ジすることにより、第1の実施例に係わる半導体装置が
形成されている。
このような第1の実施例に係わる半導体装置であると、
半導体チップ1表面が、ポリイミド系樹脂層5にて被覆
されていることにより、封止樹脂8と、半導体チップ1
との密着性向上による耐湿性の向上が図られている。
半導体チップ1表面が、ポリイミド系樹脂層5にて被覆
されていることにより、封止樹脂8と、半導体チップ1
との密着性向上による耐湿性の向上が図られている。
この効果に加えて、ポリイミド系樹脂層5の表面に、デ
インプル状に第2の開孔部群5が形成されていることに
より、封止樹脂8と、ポリイミド系樹脂層5との間で、
穴埋め効率を利用した密着性の向上が図られている。よ
って、例えば半田デイツプや、半田リフロー等の工程で
熱衝撃を受けても、それぞれの熱による膨脹は、はぼ同
じ程度の膨脹に限定できる。したがって、封止樹脂8と
、ポリイミド系樹脂層2との熱膨張係数の差異によって
もたらされる、例えば金ワイヤ7と、ボンディングパッ
ド3との接続部にて生じる応力を低減させることができ
、配線、例えば金ワイヤ7の、特に配線切れ等の接触不
良に関する信頼性を高めることができる。
インプル状に第2の開孔部群5が形成されていることに
より、封止樹脂8と、ポリイミド系樹脂層5との間で、
穴埋め効率を利用した密着性の向上が図られている。よ
って、例えば半田デイツプや、半田リフロー等の工程で
熱衝撃を受けても、それぞれの熱による膨脹は、はぼ同
じ程度の膨脹に限定できる。したがって、封止樹脂8と
、ポリイミド系樹脂層2との熱膨張係数の差異によって
もたらされる、例えば金ワイヤ7と、ボンディングパッ
ド3との接続部にて生じる応力を低減させることができ
、配線、例えば金ワイヤ7の、特に配線切れ等の接触不
良に関する信頼性を高めることができる。
さらに、配線、例えば金ワイヤ7の信頼性が高められて
いることにより、装置のライフタイムのいっそうの向上
も併せて達成できる。
いることにより、装置のライフタイムのいっそうの向上
も併せて達成できる。
尚、第2図では、第2の開孔部5がポリイミド系樹脂層
2を貫通して、半導体チップ1に達しているが、必ずし
も貫通させる必要はなく第3図に示すように、ポリイミ
ド系樹脂層2の深さ方向の途中で、第2の開孔部5を止
めても良い。このようにしても、上記第1図、第2図に
示す装置と、同様な効果が得られることは勿論である。
2を貫通して、半導体チップ1に達しているが、必ずし
も貫通させる必要はなく第3図に示すように、ポリイミ
ド系樹脂層2の深さ方向の途中で、第2の開孔部5を止
めても良い。このようにしても、上記第1図、第2図に
示す装置と、同様な効果が得られることは勿論である。
また、第3図に示す第2の開孔部5の形状を持つ装置で
は、ポリイミド系樹脂層2が、半導体チップ1上を、は
ぼ被服する形で形成されている。
は、ポリイミド系樹脂層2が、半導体チップ1上を、は
ぼ被服する形で形成されている。
ポリイミド系樹脂層2は、α線の遮断の効果を持つこと
から、半導体記憶装置、例えばダイナミックRAMを搭
載している半導体チップ1であれば、第3図に示す第2
の開孔部5の形状を持つほうが望ましい。つまり、ポリ
イミド系樹脂層2で、α線が遮断されることによって、
ギ揮発性メモリのソフトエラーを防止することができる
からである。
から、半導体記憶装置、例えばダイナミックRAMを搭
載している半導体チップ1であれば、第3図に示す第2
の開孔部5の形状を持つほうが望ましい。つまり、ポリ
イミド系樹脂層2で、α線が遮断されることによって、
ギ揮発性メモリのソフトエラーを防止することができる
からである。
次に、この発明の第2の実施例に係わる半導体装置を第
4図を参照して説明する。
4図を参照して説明する。
第4図は、この発明の第2の実施例に係わる半導体装置
の概念を示す斜視図である。第4図において、第1図と
同一部分には、同一の符号を付し、重複する説明は避け
る。
の概念を示す斜視図である。第4図において、第1図と
同一部分には、同一の符号を付し、重複する説明は避け
る。
第4図に示すように、第2の実施例の特徴としては、第
2の開孔部5゛が溝状に形成されている点である。第1
の実施例では、これがデインプル状に形成されていた。
2の開孔部5゛が溝状に形成されている点である。第1
の実施例では、これがデインプル状に形成されていた。
このように、封止樹脂(第4図では図示せず)と、ポリ
イミド系樹脂層2との密希性向上のために設けられた第
2の開孔部5゛ (第1図の開孔部5と対応)は、溝状
に形成されていても、第1の実施例と、同様な効果が得
られることは言うまでもない。さらに、第1の実施例同
様、第2の開孔部5″は、ポリイミド系樹脂層2を貫通
させて形成しても、貫通させないで形成しても、どちら
でも構わない。
イミド系樹脂層2との密希性向上のために設けられた第
2の開孔部5゛ (第1図の開孔部5と対応)は、溝状
に形成されていても、第1の実施例と、同様な効果が得
られることは言うまでもない。さらに、第1の実施例同
様、第2の開孔部5″は、ポリイミド系樹脂層2を貫通
させて形成しても、貫通させないで形成しても、どちら
でも構わない。
尚、第2の開孔部5.5′の平面がら見た形状は、角の
ない、例えば円形、楕円形でも構わないし、角のある五
角形、六角形のような多角形でも構わない。また、断面
から見た形状では、第2の開孔部5.5゛の側壁にテー
バをつけても構わない。つまり、本発明では、ポリイミ
ド系樹脂層8に対して、少なくとも1つの第2の開孔部
5′を設けることで、封止樹脂8との穴埋め効率を利用
した密着性の向上を図っている。したがって、第2の開
孔部5.5″の形状は、円形、楕円形、多角形いずれの
場合でも本発明の趣旨を逸脱する範囲ではないし、同様
に、第2の開孔部5.5″の側壁にテーバがついていて
も本発明の趣旨を逸脱する範囲ではない。
ない、例えば円形、楕円形でも構わないし、角のある五
角形、六角形のような多角形でも構わない。また、断面
から見た形状では、第2の開孔部5.5゛の側壁にテー
バをつけても構わない。つまり、本発明では、ポリイミ
ド系樹脂層8に対して、少なくとも1つの第2の開孔部
5′を設けることで、封止樹脂8との穴埋め効率を利用
した密着性の向上を図っている。したがって、第2の開
孔部5.5″の形状は、円形、楕円形、多角形いずれの
場合でも本発明の趣旨を逸脱する範囲ではないし、同様
に、第2の開孔部5.5″の側壁にテーバがついていて
も本発明の趣旨を逸脱する範囲ではない。
また、第1の実施例において、第2の開孔部5の具体的
なサイズの数値例を示したが、これも上記数値に限定さ
れるものではなく、半導体チップ1のサイズ等、種々検
討して最適な数値に設定しても良いことは勿論である。
なサイズの数値例を示したが、これも上記数値に限定さ
れるものではなく、半導体チップ1のサイズ等、種々検
討して最適な数値に設定しても良いことは勿論である。
[発明の効果]
以上説明したようにこの発明によれば、耐湿性向上を図
るために、半導体チップ上にポリイミド系樹脂を被覆し
た半導体装置において、封止樹脂と、ポリイミド系樹脂
との熱膨張係数の差異によってもたらされる配線に対す
る信頼性や、装置のライフタイムへの悪影響が除去され
、配線に対する信頼性、およびライフタイムがいっそう
向上した半導体装置が提供される。
るために、半導体チップ上にポリイミド系樹脂を被覆し
た半導体装置において、封止樹脂と、ポリイミド系樹脂
との熱膨張係数の差異によってもたらされる配線に対す
る信頼性や、装置のライフタイムへの悪影響が除去され
、配線に対する信頼性、およびライフタイムがいっそう
向上した半導体装置が提供される。
第1図はこの発明の第1の実施例に係わる半導体装置の
概念を示す斜視図、第2図は第1図中のA−A−線に沿
う断面図、第3図は第2の開孔部形状の変形例を示す断
面図、第4図はこの発明の第2の実施例に係わる半導体
装置の概念を示す斜視図である。 1・・・半導体チップ、2・・・ポリイミド系樹脂層、
3・・・ボンディングパッド、4・・・第1の開孔部、
5.5′・・・第2の開孔部、6・・・リード、7・・
・金ワイヤ、8・・・封11−樹脂。
概念を示す斜視図、第2図は第1図中のA−A−線に沿
う断面図、第3図は第2の開孔部形状の変形例を示す断
面図、第4図はこの発明の第2の実施例に係わる半導体
装置の概念を示す斜視図である。 1・・・半導体チップ、2・・・ポリイミド系樹脂層、
3・・・ボンディングパッド、4・・・第1の開孔部、
5.5′・・・第2の開孔部、6・・・リード、7・・
・金ワイヤ、8・・・封11−樹脂。
Claims (1)
- 【特許請求の範囲】 半導体チップ表面に被覆されたポリイミド系樹脂と、 ポリイミド系樹脂表面に被覆された封止用樹脂とを具備
してなる半導体装置において、 上記ポリイミド系樹脂表面に、チップ上に存在するボン
ディングパッドに対して開孔された少なくとも1つの第
1の開孔部と、 ポリイミド系樹脂と、封止用樹脂との密着性向上のため
にポリイミド系樹脂表面に設けられた少なくとも1つの
第2の開孔部とを具備することを特徴とする半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27038289A JPH03133161A (ja) | 1989-10-19 | 1989-10-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27038289A JPH03133161A (ja) | 1989-10-19 | 1989-10-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03133161A true JPH03133161A (ja) | 1991-06-06 |
Family
ID=17485482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27038289A Pending JPH03133161A (ja) | 1989-10-19 | 1989-10-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03133161A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2399284A2 (en) * | 2009-02-18 | 2011-12-28 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcement layer |
US10340133B2 (en) | 2015-07-15 | 2019-07-02 | Mitsubishi Electric Corporation | Method for fabricating semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56164564A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Semiconductor device |
JPS58166748A (ja) * | 1982-03-29 | 1983-10-01 | Hitachi Ltd | 半導体装置 |
JPS6473650A (en) * | 1987-09-14 | 1989-03-17 | Oki Electric Ind Co Ltd | Semiconductor device |
-
1989
- 1989-10-19 JP JP27038289A patent/JPH03133161A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56164564A (en) * | 1980-05-21 | 1981-12-17 | Hitachi Ltd | Semiconductor device |
JPS58166748A (ja) * | 1982-03-29 | 1983-10-01 | Hitachi Ltd | 半導体装置 |
JPS6473650A (en) * | 1987-09-14 | 1989-03-17 | Oki Electric Ind Co Ltd | Semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2399284A2 (en) * | 2009-02-18 | 2011-12-28 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcement layer |
JP2012518282A (ja) * | 2009-02-18 | 2012-08-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 補強層を伴う半導体チップ |
EP2399284B1 (en) * | 2009-02-18 | 2015-06-17 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcement layer |
US10340133B2 (en) | 2015-07-15 | 2019-07-02 | Mitsubishi Electric Corporation | Method for fabricating semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6664643B2 (en) | Semiconductor device and method for manufacturing the same | |
KR0179921B1 (ko) | 적측형 반도체 패키지 | |
US6222259B1 (en) | Stack package and method of fabricating the same | |
US5723369A (en) | Method of flip chip assembly | |
US6262473B1 (en) | Film carrier tape and semiconductor device, method of making the same and circuit board | |
US5602420A (en) | Stacked high mounting density semiconductor devices | |
US5184208A (en) | Semiconductor device | |
US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
US5514905A (en) | Semiconductor device | |
JP2570611B2 (ja) | 樹脂封止型半導体装置 | |
KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
JPH03133161A (ja) | 半導体装置 | |
JP3633364B2 (ja) | Bga型半導体装置の製造方法 | |
US5043793A (en) | Semiconductor device with stress relief coating at the periphery of the device | |
JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
EP0410116B1 (en) | Method of manufacturing a wire-bonded semiconductor device | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
JPH04322451A (ja) | 半導体装置 | |
JP2815974B2 (ja) | 半導体装置 | |
JPH0511661B2 (ja) | ||
KR200173019Y1 (ko) | 반도체 패키지 | |
KR0176113B1 (ko) | 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지 |