KR200173019Y1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR200173019Y1 KR200173019Y1 KR2019960017875U KR19960017875U KR200173019Y1 KR 200173019 Y1 KR200173019 Y1 KR 200173019Y1 KR 2019960017875 U KR2019960017875 U KR 2019960017875U KR 19960017875 U KR19960017875 U KR 19960017875U KR 200173019 Y1 KR200173019 Y1 KR 200173019Y1
- Authority
- KR
- South Korea
- Prior art keywords
- tape carrier
- semiconductor chip
- gap
- semiconductor package
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 고안은 반도체 패키지에 관한 것으로, 반도체 칩과 그 하부에 위치하는 테이프 캐리어를 수 개의 금속 범프를 이용하여 전기적으로 접속하고, 상기 금속 범프에 연결되도록 테이프 캐리어에 형성된 회로 패턴에 기판과의 접속을 위한 솔더 볼을 장착하여 구성하는 반도체 패키지에 있어서, 상기 테이프 캐리어의 금속 범프 연결부에 소정 깊이의 홈을 형성하여 금속 범프를 수용토록 하고, 상기 반도체 칩과 테이프 캐리어의 가장자리를 밀봉하여 구성한 것이다. 이와 같은 본 고안에 의한 반도체 패키지는 반도체 칩과 테이프 캐리어를 전기적으로 연결하는 금속 범프의 하단부가 테이프 캐리어에 형성된 홈부에 수용되어 반도체 칩과 테이프 캐리어간의 틈새가 거의 생기지 않고, 또 테이프 캐리어의 가장자리가 에폭시 수지에 의해 밀봉되므로 틈새를 통한 외부로부터의 수분 침투를 방지할 수 있다. 따라서 제품의 신뢰성을 향상시킬 수 있다. 또한 본 고안은 솔더 볼을 이용하여 기판에 실장할 때 칩과 테이프 캐리어간의 간격이 극히 작으므로 큰 간격 때문에 발생되는 스프링 백(쿠션 현상)이 없어 접착성이 우수해진다는 부수적인 효과도 있다.
Description
제1도는 일반적인 반도체 패키지의 구조를 보인 단면도.
제2도는 본 고안에 의한 반도체 패키지의 구조를 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 테이프 캐리어
3 : 금속 범프 4 : 솔더 볼
10 : 홈 20 : 에폭시 수지
[고안의 속하는 기술 분야]
본 고안은 반도체 패키지에 관한 것으로, 특히 테이프 캐리어를 이용하여 이 테이프 캐리어와 칩을 금속 범프로 연결시키고, 솔더 볼을 이용하여 기판에 실장하는 타입의 반도체 패키지에 관한 것이다.
[종래 기술]
상술한 바와 같은 테이프 캐리어를 이용한 반도체 패키지의 전형적인 한 예가 제1도에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.
도면은 테이프 캐리어를 이용한 반도체 패키지의 구조를 나타낸 단면도로서, 도면에서 참조 부호 1은 반도체 칩이고, 2는 테이프 캐리어이며, 3은 금속 범프, 4는 솔더 볼이다.
도시된 바와 같이, 상기 반도체 칩(1)과 이 칩의 하부에 위치되어 있는 테이프 캐리어(2)는 금속 범프(3)에 의해 전기적으로 연결되어 있다.
보다 구체적으로 설명하면, 테이프 캐리어(2)에는 비아홀이 상하로 관통, 형성되어 있고, 메탈 라인(5)이 비아홀에 충진되어서 테이프 캐리어(2)의 상하로 노출되어 있다. 상부로 노출된 메탈 라인(5) 부분이 금속 범프(3)를 매개로 반도체 칩(1)의 본드 패드(1a)과 전기적으로 연결되어 있다. 하부로 노출된 메탈 라인(5) 부분에 기판에 실장되는 솔더 볼(4)이 마운트되어 있다.
상기와 같이 기판에 실장된 반도체 패키지는 전원이 인가되면, 칩 내부에서 발생되는 소정의 전기적인 신호를 기판으로 출력하고 또한 받아들이는 작용을 하게 된다.
[고안이 이루고자 하는 기술적 과제]
그러나, 제1도에 도시된 종래의 반도체 패키지는, 반도체 칩과 테이프 캐리어간에 소정의 틈새(약 10㎛ 정도)가 발생된다. 그 이유는, 금속 범프가 상부로 노출된 메탈 라인상에 본딩되어 있기 때문으로서, 금속 범프의 높이가 높을수록 틈새는 더욱 커지게 된다.
이와 같이, 반도체 칩과 테이프 캐리어간에 큰 틈새가 형성되면, 이 틈새를 통해서 외부로부터의 수분이 침투하여 제품의 신뢰성에 악영향을 끼치는 문제점이 유발되었다.
이와 같은 문제를 방지하기 위하여 칩과 테이프 캐리어간의 틈새에 액상의 봉지제를 주입하여 외부와 격리시키는 방법이 알려지고 있으나, 이 틈새가 봉지제를 주입할 정도로는 크지 않기 때문에, 이 방법도 실효를 거두지 못하고 있다.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 칩과 테이프 캐리어간의 틈새를 최소화하고, 테이프 캐리어의 가장자리 들뜸을 방지하여 칩의 신뢰성을 높일 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
[고안의 구성 및 작용]
상기와 같은 목적을 달성하기 위한 본 고안에 의한 반도체 패키지는, 반도체 칩과 그 하부에 위치하는 테이프 캐리어를 수 개의 금속 범프를 이용하여 전기적으로 접속하고, 상기 금속 범프에 연결되도록 테이프 캐리어에 형성된 회로 패턴에 기판과의 접속을 위한 솔더 볼을 장착하여 구성하는 반도체 패키지에 있어서, 상기 테이프 캐리어의 금속 범프 연결부에 소정 깊이의 홈을 형성하여, 상기 홈에 금속 범프가 수용되도록 하고, 상기 반도체 칩과 테이프 캐리어의 가장자리를 밀봉하여 구성한 것을 특징으로 한다.
여기서, 상기 반도체 칩과 테이프 캐리어의 가장자리 밀봉은 에폭시 수지를 코팅하는 것에 의하여 이루어지며, 테이프 캐리어는 반도체 칩의 크기보다 약간 작게 형성되어 코팅이 오버 플로우되지 않도록 함이 바람직하다.
이와 같은 본 고안에 의한 반도체 패키지는 반도체 칩과 테이프 캐리어를 전기적으로 연결하는 금속 범프의 하단부가 테이프 캐리어에 형성된 홈부에 수용되어 반도체 칩과 테이프 캐리어간의 틈새가 거의 생기지 않고, 또 테이프 캐리어의 가장자리가 에폭시 수지에 의해 밀봉되므로 틈새를 통한 외부로부터의 수분 침투를 방지할 수 있다. 따라서 제품의 신뢰성을 향상시킬 수 있다. 또한, 본 고안은 솔더 볼을 이용하여 기판에 실장할 때, 칩과 테이프 캐리어간의 간격이 극히 적으므로, 큰 간격 때문에 발생되는 스프링 백(쿠션 현상)이 없어 접착성이 우수해진다는 부수적인 효과도 있다.
[실시예]
이하, 상기한 바와 같은 본 고안에 의한 반도체 패키지를 첨부한 도면의 바람직한 실시예를 참조하여 설명한다. 첨부한 제2도는 본 고안에 의한 반도체 패키지의 구조를 보인 단면도로서, 이에 도시한 바와 같이, 본 고안은 반도체 칩(1)의 하부에 테이프 캐리어(2)가 위치되어 있고, 이들 반도체 칩(1)과 테이프 캐리어(2)는 수 개의 금속 범프(3)에 의해 전기적으로 접속되어 있다.
다시 말하면, 상기 금속 범프(3)가 반도체 칩(1)의 본드 패드(1a)와 테이프 캐리어(2)의 회로 패턴(5)과의 사이에 위치하여 반도체 칩(1)과 테이프 캐리어(2)를 전기적으로 연결하고 있는 것이다.
그리고, 상기 테이프 캐리어(2)의 금속 범프(3) 연결부에는 소정 깊이의 홈(10)이 형성되어 있고, 이 홈(10)에 금속 범프(3)의 하단부가 삽입된 채로 회로 패턴에 접속되어 있다. 따라서, 반도체 칩(1)과 테이프 캐리어(2)간의 틈새를 극히 작게 가져갈 수 있는 것이다.
또한, 본 고안은 반도체 칩(1)과 테이프 캐리어(2)의 가장자리가 밀봉되어 외부로부터의 수분 침투를 방지할 수 있도록 되어 있는 바, 상기와 같은 밀봉은 에폭시 수지(20) 등과 같은 수지를 코팅하는 것에 의하여 이루어진다.
이와 같은 코팅을 함에 있어서는, 코팅을 불량을 방지하기 위하여 테이프 캐리어(2)의 크기를 반도체 칩(1)의 크기보다 약간 작게 하여야만 한다. 이는, 만약 반도체 칩과 테이프 캐리어(2)의 크기가 같다면, 테이프 캐리어(2) 및 칩의 후면으로 코팅이 오버 플로우되기 때문에, 이를 방지하기 위함이다.
도면에서 미설명부호 4는 기판과의 접속을 위한 외부 연결 단자로서의 솔더 볼을 보인 것으로, 이는 종래의 그것과 같게 이루어진다.
이와 같은 본 고안에 의한 반도체 패키지의 제조 방법을 보면 다음과 같다.
먼저, 반도체 칩의 본드 패드와 테이프 캐리어의 회로 패턴 사이에 금속 범프를 개재하여 접속시킨다. 이후 금속 범프가 테이프 캐리어에 접착되면 그의 가장자리를 에폭시 수지로 밀봉하여 외부로부터의 수분 침투가 일어나지 않도록 한다. 그리고 마지막으로 테이프 캐리어의 하면으로 노출되어 있는 회로 패턴에 솔더 볼을 장착하여 도면과 같은 반도체 패키지를 제조하는 것이다.
이와 같이 제조된 반도체 패키지는 종래의 그것과 같이, 테이프 캐리어에 장착된 솔더 볼을 기판에 솔더링하는 것에 의하여 실장되어 소정의 전기적인 신호를 입출력하는 작용을 하게 되는데, 이때 반도체 칩과 테이프 캐리어간의 틈새가 극히 적고 또 칩의 가장자리가 코팅되어 있으므로 종래와 같은 수분의 침투 현상은 일어나지 않게 된다. 따라서 제품의 신뢰성을 향상시킬 수 있는 것이다.
[고안의 효과]
이상에서 설명한 바와 같이, 본 고안에 의한 반도체 패키지는 반도체 칩과 테이프 캐리어를 전기적으로 연결하는 금속 범프의 하단부가 테이프 캐리어에 형성된 홈부에 수용되어 반도체 칩과 테이프 캐리어간의 틈새가 거의 생기지 않고, 또 테이프 캐리어의 가장자리가 에폭시 수지에 의해 밀봉되므로, 틈새를 통한 외부로부터의 수분 침투를 방지할 수 있다. 따라서, 제품의 신뢰성을 향상시킬 수 있다. 또한 본 고안은 솔더 볼을 이용하여 기판에 실장할 때, 칩과 테이프 캐리어간의 간격이 극히 적으므로, 큰 간격 때문에 발생되는 스프링 백(쿠션 현상)이 없어 접착성이 우수해진다는 부수적인 효과도 있다.
이상에서는 본 고안에 의한 반도체 패키지를 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (1)
- 본드 패드(1a)가 하부를 향해 배치된 반도체 칩(1), 상기 반도체 칩(1)의 밑면에 소정 간격으로 두고 대향, 배치되고, 밑면을 통해 노출되는 회로 패턴(5)을 가지며, 표면에는 상기 회로 패턴(5)이 노출되는 홈(10)이 형성된 테이프 캐리어(2), 상기 테이프 캐리어(2)의 홈(10)에 수용되어, 상기 회로 패턴(5)과 본드 패드(1a)를 전기적으로 연결하는 금속 범프(3), 상기 반도체 칩(1)과 테이프 캐리어(2)의 가장자리를 밀봉하는 에폭시 수지(20), 및 상기 테이프 캐리어(2)의 밑면을 통해 노출된 회로 패턴(5)에 마운트된 솔더 볼(4)을 포함하는 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960017875U KR200173019Y1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960017875U KR200173019Y1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005467U KR980005467U (ko) | 1998-03-30 |
| KR200173019Y1 true KR200173019Y1 (ko) | 2000-03-02 |
Family
ID=19459750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960017875U KR200173019Y1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200173019Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415687B1 (ko) * | 2001-07-19 | 2004-01-24 | 에쓰에쓰아이 주식회사 | 반도체 칩 스케일 패키지 및 그 제조방법 |
-
1996
- 1996-06-27 KR KR2019960017875U patent/KR200173019Y1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415687B1 (ko) * | 2001-07-19 | 2004-01-24 | 에쓰에쓰아이 주식회사 | 반도체 칩 스케일 패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005467U (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191487B1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| KR100608608B1 (ko) | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 | |
| KR100596685B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| US20090146314A1 (en) | Semiconductor Device | |
| US5909054A (en) | Semiconductor device having a multiple-terminal integrated circuit formed on a circuit substrate | |
| KR200173019Y1 (ko) | 반도체 패키지 | |
| KR100592784B1 (ko) | 멀티 칩 패키지 | |
| JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| KR19980044540A (ko) | 클립 리드 패키지 | |
| KR100701685B1 (ko) | 멀티 칩 패키지 | |
| KR20080062565A (ko) | 플립 칩 패키지 | |
| KR940003374B1 (ko) | 반도체소자 패키지 | |
| KR20050053246A (ko) | 멀티 칩 패키지 | |
| JP2993480B2 (ja) | 半導体装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| KR100709695B1 (ko) | 반도체 패키지 | |
| KR19980044255A (ko) | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 | |
| KR101040311B1 (ko) | 반도체 패키지 및 그 형성 방법 | |
| KR100344648B1 (ko) | 랜드 그리드 어레이 패키지 | |
| KR19980021175A (ko) | 열 방출형 볼 그리드 어레이(bga) 패키지 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20051116 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |