JPH0511661B2 - - Google Patents
Info
- Publication number
- JPH0511661B2 JPH0511661B2 JP29923186A JP29923186A JPH0511661B2 JP H0511661 B2 JPH0511661 B2 JP H0511661B2 JP 29923186 A JP29923186 A JP 29923186A JP 29923186 A JP29923186 A JP 29923186A JP H0511661 B2 JPH0511661 B2 JP H0511661B2
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- organic resin
- present
- bump
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 230000035882 stress Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にTAB方式の
MOS型半導体装置に関する。
MOS型半導体装置に関する。
一般にTAB方式の半導体装置においてバンプ
とリードの接続には一活熱圧着方式がとられる
が、この際に圧着の機械的・熱的ストレスのため
にバンプ下にクラツクが入つたり、極端な場合は
バンプが剥れてしまうことがある。
とリードの接続には一活熱圧着方式がとられる
が、この際に圧着の機械的・熱的ストレスのため
にバンプ下にクラツクが入つたり、極端な場合は
バンプが剥れてしまうことがある。
従来この不都合を解消するために半導体チツプ
全面にポリイミド等の樹脂膜を披着したのち、バ
ンプの表面部をエツチングして露出させリードと
の接続を行ない、この樹脂膜によつてストレスを
吸収するという方法がとられていた。
全面にポリイミド等の樹脂膜を披着したのち、バ
ンプの表面部をエツチングして露出させリードと
の接続を行ない、この樹脂膜によつてストレスを
吸収するという方法がとられていた。
上記の方法はバンプとリードとの接続（以下ボ
ンデイングと記す）時のストレス吸収に顕著な効
果があり、特にバイポーラ型の半導体装置に対し
て非常に有効な方法となつている。
ンデイングと記す）時のストレス吸収に顕著な効
果があり、特にバイポーラ型の半導体装置に対し
て非常に有効な方法となつている。
一方、近年MOS型半導体装置に対してもTAB
方式で製造する必要性が高まつてきた。この場
合、加工技術上は上記と同様の製造方法が使用で
きるが、MOS型半導体装置は比較的機械的応力
による電気的特性の変動が大きく、特にポリイミ
ド等の樹脂膜を用いた場合、膜の応力による電気
特性の劣化が無視できないという問題がでてき
た。
方式で製造する必要性が高まつてきた。この場
合、加工技術上は上記と同様の製造方法が使用で
きるが、MOS型半導体装置は比較的機械的応力
による電気的特性の変動が大きく、特にポリイミ
ド等の樹脂膜を用いた場合、膜の応力による電気
特性の劣化が無視できないという問題がでてき
た。
即ち第３図に示すように、従来の製法では半導
体チツプ１のバンプ２を除く全面が有機樹脂膜３
で覆われているためチツプ全体に膜の収縮力が加
わり初期的電気特性が不十分なものとなつたり、
寿命試験で経時劣化等が発生し、品質及び製造歩
留りが低下するという問題点があつた。
体チツプ１のバンプ２を除く全面が有機樹脂膜３
で覆われているためチツプ全体に膜の収縮力が加
わり初期的電気特性が不十分なものとなつたり、
寿命試験で経時劣化等が発生し、品質及び製造歩
留りが低下するという問題点があつた。
本発明の目的は、上記問題点を除去し、品質及
び製造歩留りの向上した半導体装置を提供するこ
とにある。
び製造歩留りの向上した半導体装置を提供するこ
とにある。
本発明の半導体装置は、半導体素子が形成され
た半導体基板上にバンプと有機樹脂膜とが形成さ
れた半導体装置であつて、前記有機樹脂膜は前記
バンプの周囲の領域のみに形成されているもので
ある。
た半導体基板上にバンプと有機樹脂膜とが形成さ
れた半導体装置であつて、前記有機樹脂膜は前記
バンプの周囲の領域のみに形成されているもので
ある。
次に、本発明の実施例について図面を用いて説
明する。
明する。
第１図は本発明の第１の実施例を示す平面図で
ある。
ある。
第１図において半導体素子が形成された素子領
域４を有する半導体チツプ１上には高さ20〜30μ
ｍのバンプ２が形成されており、その周囲領域の
みに厚さ数μｍの有機樹脂膜３が配されている。
域４を有する半導体チツプ１上には高さ20〜30μ
ｍのバンプ２が形成されており、その周囲領域の
みに厚さ数μｍの有機樹脂膜３が配されている。
このようにバンプ４の周囲を有機樹脂膜で覆う
ことによりボンデイング時でのストレスが吸収さ
れ、ボンデイングストレスによる不都合が解消さ
れる。他方半導体チツプ１の主たる素子領域４に
は有機樹脂膜３が存在しないので膜のストレスに
よる素子特性への悪影響も発生しない。
ことによりボンデイング時でのストレスが吸収さ
れ、ボンデイングストレスによる不都合が解消さ
れる。他方半導体チツプ１の主たる素子領域４に
は有機樹脂膜３が存在しないので膜のストレスに
よる素子特性への悪影響も発生しない。
第２図は本発明の第２の実施例の平面図であ
り、第１の実施例と同様にバンプ２が有機樹脂膜
３で囲まれ、かつ主たる素子領域４には有機樹脂
膜が存在しないので、第１の実施例と同じ効果を
有する。
り、第１の実施例と同様にバンプ２が有機樹脂膜
３で囲まれ、かつ主たる素子領域４には有機樹脂
膜が存在しないので、第１の実施例と同じ効果を
有する。
以上説明した様に本発明はバンプ周囲の領域に
のみ有機樹脂膜を形成し、ボンデイングストレス
を解消すると共に、有機樹脂膜の収縮力を緩和す
ることにより、品質、製造歩留りの良好な半導体
装置が得られる。
のみ有機樹脂膜を形成し、ボンデイングストレス
を解消すると共に、有機樹脂膜の収縮力を緩和す
ることにより、品質、製造歩留りの良好な半導体
装置が得られる。
第１図及び第２図は本発明の第１及び第２の実
施例の平面図、第３図は従来の半導体装置の平面
図である。 １……半導体チツプ、２……バンプ、３……有
機樹脂膜、４……素子領域。
施例の平面図、第３図は従来の半導体装置の平面
図である。 １……半導体チツプ、２……バンプ、３……有
機樹脂膜、４……素子領域。
Claims (1)
- １ 半導体素子が形成された半導体チツプ上にバ
ンプと有機樹脂膜とを有する半導体装置におい
て、前記有機樹脂膜は前記バンプの周囲の領域の
みに形成されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29923186A JPS63150931A (ja) | 1986-12-15 | 1986-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29923186A JPS63150931A (ja) | 1986-12-15 | 1986-12-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63150931A JPS63150931A (ja) | 1988-06-23 |
| JPH0511661B2 true JPH0511661B2 (ja) | 1993-02-16 |
Family
ID=17869839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29923186A Granted JPS63150931A (ja) | 1986-12-15 | 1986-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63150931A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US6022761A (en) * | 1996-05-28 | 2000-02-08 | Motorola, Inc. | Method for coupling substrates and structure |
| US6483190B1 (en) | 1999-10-20 | 2002-11-19 | Fujitsu Limited | Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method |
-
1986
- 1986-12-15 JP JP29923186A patent/JPS63150931A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63150931A (ja) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654584A (en) | Semiconductor device having tape automated bonding leads | |
| US5556810A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| US3517278A (en) | Flip chip structure | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| JP3474858B2 (ja) | ベースレス半導体装置およびその製造方法 | |
| JPH0511661B2 (ja) | ||
| JPS61214444A (ja) | 半導体装置 | |
| JPS6220707B2 (ja) | ||
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| US20020000676A1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
| JPH10214933A (ja) | 半導体装置とその製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP2002208602A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0515306B2 (ja) | ||
| JPH0536861A (ja) | 半導体デバイス | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JPH01135052A (ja) | 半導体装置およびその製造方法 | |
| JP2694779B2 (ja) | 半導体集積回路装置 |