JPS6215844A - 半導体リ−ドフレ−ム - Google Patents
半導体リ−ドフレ−ムInfo
- Publication number
- JPS6215844A JPS6215844A JP15396185A JP15396185A JPS6215844A JP S6215844 A JPS6215844 A JP S6215844A JP 15396185 A JP15396185 A JP 15396185A JP 15396185 A JP15396185 A JP 15396185A JP S6215844 A JPS6215844 A JP S6215844A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead frame
- semiconductor chip
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体のリードフレーム構造に係り。
特に半導体チップを搭載するタブ部分の改良に関するも
のである。
のである。
従来、半導体パッケージ、特に樹脂封止型半導体パッケ
ージにおいては、金属製リードフレームが使用される。
ージにおいては、金属製リードフレームが使用される。
このリードフレームは、半導体チップを搭載するための
タブと、半導体チップとパッケージ外部とを電気接続す
るための内部リードとこのリードをプリント基板等に接
続するための外部リードと、タブを支持するためのタブ
吊りリードなどから成っており、これらはいずれも外枠
によって支持されている。
タブと、半導体チップとパッケージ外部とを電気接続す
るための内部リードとこのリードをプリント基板等に接
続するための外部リードと、タブを支持するためのタブ
吊りリードなどから成っており、これらはいずれも外枠
によって支持されている。
こりようなリードフレームを使用した樹脂封止型半導体
パッケージにおけるパッヶ−ジング工程では、まず、リ
ードフレーム中央のタブの上に半導体チップをボンディ
ングし、半導体チップと内部リードの間を金線などのボ
ンディングワイヤによって電気接続した後、エポキシ等
の樹脂によってモールドする。半導体チップとタブのボ
ンディング材には、銀ペーストなどの接着剤やはんだな
どのろう材が用いられる。樹脂モールド工程の後は、外
部リード相互の接続部及び外枠を切断除去し、外部リー
ドを所定の形状に成形して樹脂封止型半導体パッケージ
を得る。
パッケージにおけるパッヶ−ジング工程では、まず、リ
ードフレーム中央のタブの上に半導体チップをボンディ
ングし、半導体チップと内部リードの間を金線などのボ
ンディングワイヤによって電気接続した後、エポキシ等
の樹脂によってモールドする。半導体チップとタブのボ
ンディング材には、銀ペーストなどの接着剤やはんだな
どのろう材が用いられる。樹脂モールド工程の後は、外
部リード相互の接続部及び外枠を切断除去し、外部リー
ドを所定の形状に成形して樹脂封止型半導体パッケージ
を得る。
上記のような構造の半導体パッケージにおいて、これを
構成する半導体チップ、タブ及び樹脂は通常、互いに線
膨張係数が異なっているため、パッケージの温度が変化
する場合に、チップあるいはパッケージ全体に反りを生
じさせる原因となる。
構成する半導体チップ、タブ及び樹脂は通常、互いに線
膨張係数が異なっているため、パッケージの温度が変化
する場合に、チップあるいはパッケージ全体に反りを生
じさせる原因となる。
タブの材料、すなわちリードフレーム材に、Ｆｅ−４２
％Ｎｉ合金のように比較的半導体チップと線膨張係数の
近い材料を使用する場合には、半導体チップとタブの相
互作用による反りが小さいため、半導体チップの上部と
、タブの下部に存在する樹脂の厚さのバランスを適正に
設計することによって、半導体チップあるいはパッケー
ジ全体の反りを防止することが可能である。しかしなが
ら。
％Ｎｉ合金のように比較的半導体チップと線膨張係数の
近い材料を使用する場合には、半導体チップとタブの相
互作用による反りが小さいため、半導体チップの上部と
、タブの下部に存在する樹脂の厚さのバランスを適正に
設計することによって、半導体チップあるいはパッケー
ジ全体の反りを防止することが可能である。しかしなが
ら。
リードフレーム材にＣｕ合金のような、半導体チップと
の線膨張係数差の大きい材料を使用する場合には、半導
体チップとタブの間のバイメタル効果によって大きな反
りが発生し、これらの材料より弾性係数の小さい樹脂の
上下バランスだけでこの反りを防止することは困雛な場
合がある。
の線膨張係数差の大きい材料を使用する場合には、半導
体チップとタブの間のバイメタル効果によって大きな反
りが発生し、これらの材料より弾性係数の小さい樹脂の
上下バランスだけでこの反りを防止することは困雛な場
合がある。
例えば、長方形の大形半導体チップをＣｕ合金リードフ
レームに搭載し、温度を低下させた場合の、樹脂内での
半導体チップ、タブ境界面の変形は−、半導体チップ上
側の樹脂の厚さと、タブ下側の樹脂の厚さの比が大、中
、小に影響を受ける。
レームに搭載し、温度を低下させた場合の、樹脂内での
半導体チップ、タブ境界面の変形は−、半導体チップ上
側の樹脂の厚さと、タブ下側の樹脂の厚さの比が大、中
、小に影響を受ける。
半導体チップの長短辺両方向の中心線上での変位は、長
辺方向に関しては、半導体チップ及びタブが樹脂に接す
る距離が長いため、樹脂の影響を強く受け、上下の厚さ
比の大小によって、反りの方向が変化する。これに対し
て、短辺方向に関しては、樹脂の変形拘束が弱いため反
りは大部分、半導体チップとタブの間のバイメタル効果
によって支配される。従って、長辺方向側の反りを最小
にするような樹脂の上下バランス点で短辺方向側の反り
を防止することはできない。
辺方向に関しては、半導体チップ及びタブが樹脂に接す
る距離が長いため、樹脂の影響を強く受け、上下の厚さ
比の大小によって、反りの方向が変化する。これに対し
て、短辺方向に関しては、樹脂の変形拘束が弱いため反
りは大部分、半導体チップとタブの間のバイメタル効果
によって支配される。従って、長辺方向側の反りを最小
にするような樹脂の上下バランス点で短辺方向側の反り
を防止することはできない。
上記のような半導体チップあるいはパッケージ全体の温
度変化による反りは、ボンディングワイヤの断線や樹脂
のクラック、また外部リードをプリント基板等に接続す
る際のはんだ付は部の彼断などの不良の原因となり得る
ため、できる限り低減することが必要である。
度変化による反りは、ボンディングワイヤの断線や樹脂
のクラック、また外部リードをプリント基板等に接続す
る際のはんだ付は部の彼断などの不良の原因となり得る
ため、できる限り低減することが必要である。
このような反りを防止する構造として、例えば特開昭５
５−１２７０４６号公報に示されるように、タブ端部を
直角に下方に折り曲げて、タブの曲げ剛性を増加させる
ものが知られている。この構造は、主としてタブの長辺
に沿う両端部を折り曲げることによって、長辺方向の曲
げ剛性を増加させるものであり、幅の狭いタブの長辺方
向の反りを防止する方法としては有効なものである。し
かしながら、この構造では、折り曲げ部の補強効果がタ
ブの中央部まで及びにくく、特に細長いタブにおいて、
短辺方向の反りが問題となる場合には、十分な反り防止
効果が得られないという問題があった。
５−１２７０４６号公報に示されるように、タブ端部を
直角に下方に折り曲げて、タブの曲げ剛性を増加させる
ものが知られている。この構造は、主としてタブの長辺
に沿う両端部を折り曲げることによって、長辺方向の曲
げ剛性を増加させるものであり、幅の狭いタブの長辺方
向の反りを防止する方法としては有効なものである。し
かしながら、この構造では、折り曲げ部の補強効果がタ
ブの中央部まで及びにくく、特に細長いタブにおいて、
短辺方向の反りが問題となる場合には、十分な反り防止
効果が得られないという問題があった。
本発明の目的は、タブの曲げ剛性が高く、半導体パッケ
ージ構成材料間の熱膨張差などによる反りを生じにくい
半導体リードフレームを提供することにある。
ージ構成材料間の熱膨張差などによる反りを生じにくい
半導体リードフレームを提供することにある。
本発明の半導体リードフレームは、タブの全面又は一部
に反り防止部を形成して、曲げ剛性を高め、反りを防止
することを特徴とする。
に反り防止部を形成して、曲げ剛性を高め、反りを防止
することを特徴とする。
以下、本発明の実施例を第１図及び第２図によって説明
する。
する。
第１図は、本発明の一実施例である半導体リードフレー
ムのタブ部分の斜視図、第２図はこの半導体リードフレ
ームを使用したパッケージの断面図である。リードフレ
ームのタブ１は、その全面にわ光リタブ吊りリード４の
方向に対して直交する方向に反り防止部としての波状部
２が形成されている。この波状部２は、例えばリードフ
レームを作るときにプレスにより成形される。このタブ
１上に半導体チップ６が搭載され、全体はエポキシなど
の樹脂８でモールドされる。なお、図示はされていない
がリードフレームは、半導体チップ６と外部とを電気的
に接続するための内部リード、この内部リードをプリン
ト基板などに接続するための外部リードを備えている。
ムのタブ部分の斜視図、第２図はこの半導体リードフレ
ームを使用したパッケージの断面図である。リードフレ
ームのタブ１は、その全面にわ光リタブ吊りリード４の
方向に対して直交する方向に反り防止部としての波状部
２が形成されている。この波状部２は、例えばリードフ
レームを作るときにプレスにより成形される。このタブ
１上に半導体チップ６が搭載され、全体はエポキシなど
の樹脂８でモールドされる。なお、図示はされていない
がリードフレームは、半導体チップ６と外部とを電気的
に接続するための内部リード、この内部リードをプリン
ト基板などに接続するための外部リードを備えている。
タブ１を波形に成形することによって生じるタブ１表面
と半導体チップ６とのすき間１２は、半導体チップ６の
ボンディング時に銀ペーストやはんだなどのボンディン
グ材９を充てんして５半導体チップ６の放熱性を損なわ
ないようにすることが望ましい。
と半導体チップ６とのすき間１２は、半導体チップ６の
ボンディング時に銀ペーストやはんだなどのボンディン
グ材９を充てんして５半導体チップ６の放熱性を損なわ
ないようにすることが望ましい。
第２の実施例によれば、波形の山又は谷に沿う方向すな
わち第２図においてタブ吊りリード４の方向に対して直
交する方向の曲げ剛性を、タブ１の全面にわたって増加
させることができる。また、このときタブ１面内の引張
り又は圧縮方向の剛性は、タブ吊りリード４の方向に対
して直交する方向についてはほとんど変化せず、タブ吊
りリード４の方向については、逆に低下するので、半導
体チップ６に加わる応力を増加させることが少ない。
わち第２図においてタブ吊りリード４の方向に対して直
交する方向の曲げ剛性を、タブ１の全面にわたって増加
させることができる。また、このときタブ１面内の引張
り又は圧縮方向の剛性は、タブ吊りリード４の方向に対
して直交する方向についてはほとんど変化せず、タブ吊
りリード４の方向については、逆に低下するので、半導
体チップ６に加わる応力を増加させることが少ない。
なお、この構造によれば、タブ１の１方向の曲げ剛性し
か強化させることができない。この場合は。
か強化させることができない。この場合は。
反りが問題となる方向に対して本発明の方法による曲げ
剛性強化を行い、これに垂直な方向は、樹脂８の上下バ
ランスなどによって反りを防止すればよい。またタブ１
の波状部１ａの形状は必ずしも正弦波のような上下対称
のなめらがな波形に限定されるものではなく、これらの
上下いずれが半分のような非対称形状や三角波、方形波
、これらの組合せなど任意の波形でよい。
剛性強化を行い、これに垂直な方向は、樹脂８の上下バ
ランスなどによって反りを防止すればよい。またタブ１
の波状部１ａの形状は必ずしも正弦波のような上下対称
のなめらがな波形に限定されるものではなく、これらの
上下いずれが半分のような非対称形状や三角波、方形波
、これらの組合せなど任意の波形でよい。
第３図は、本発明の他の例による半導体リードフレーム
を使用した半導体パッケージの断面図である。この例で
は、タブ１の全面を円筒面のように１方向に突出する曲
面となるよう成形して反り防止部を形成したものであり
、第１図に示した例の波形の数を減少させた場合の極限
に相当する。
を使用した半導体パッケージの断面図である。この例で
は、タブ１の全面を円筒面のように１方向に突出する曲
面となるよう成形して反り防止部を形成したものであり
、第１図に示した例の波形の数を減少させた場合の極限
に相当する。
この例のように、タブ１に１方向の曲率を付与しただけ
でも、これに垂直な方向に高い曲げ剛性を得ることがで
き、第１図の例に比べて、タブ１の曲面成形が容易にな
る。半導体チップ６とのすき間１２をボンディング材９
で充てんするなど、パッケージの他の構造、製造工程は
同一である。
でも、これに垂直な方向に高い曲げ剛性を得ることがで
き、第１図の例に比べて、タブ１の曲面成形が容易にな
る。半導体チップ６とのすき間１２をボンディング材９
で充てんするなど、パッケージの他の構造、製造工程は
同一である。
第４図は、本発明の更に他の例を示すものであり、反り
防止部をタブ１の一部に限定した場合の例を示すパッケ
ージの断面図である。この例の場合１反り防止部として
溝状部１３を、曲げ剛性強化上必要な最小限とし、他の
部分ではタブ１を半導体チップ６に密着させることによ
って、半導体チップ６の放熱性を向上させることができ
る。
防止部をタブ１の一部に限定した場合の例を示すパッケ
ージの断面図である。この例の場合１反り防止部として
溝状部１３を、曲げ剛性強化上必要な最小限とし、他の
部分ではタブ１を半導体チップ６に密着させることによ
って、半導体チップ６の放熱性を向上させることができ
る。
第５図及び第６図は、本発明の更に別の例による半導体
リードフレー１１のタブ部分の構造を示す図である。こ
の例において、一つの溝状部１３は、タブ１の幅方向全
体を横断することなく、内部で途切れている。この場合
の溝状の成形も、プレスによって容易に行うことができ
る。この例においては、タブ１に応力が作用しても、溝
部分の曲率が変化しにくいため、幅方向全体を波形成形
する場合に比べて溝方向の曲げ剛性補強効果が大きく、
またこれに垂直な方向の曲げ剛性の低下も少ない。
リードフレー１１のタブ部分の構造を示す図である。こ
の例において、一つの溝状部１３は、タブ１の幅方向全
体を横断することなく、内部で途切れている。この場合
の溝状の成形も、プレスによって容易に行うことができ
る。この例においては、タブ１に応力が作用しても、溝
部分の曲率が変化しにくいため、幅方向全体を波形成形
する場合に比べて溝方向の曲げ剛性補強効果が大きく、
またこれに垂直な方向の曲げ剛性の低下も少ない。
第７図及び第８図も本発明の更に他の例を示す斜視図で
ある。第７図に示す例は、第５図に示す例の溝成形をタ
ブ１の直交する２方向に対して施した場合である。また
、第８図に示す例は、第５図に示す例の溝成形をタブ１
の中心から放射状に施した場合である。これらの例に示
すように複数の方向に対して波形成形を施せば、タブ１
の全方向に対する曲げ剛性を強化することが可能となる
。
ある。第７図に示す例は、第５図に示す例の溝成形をタ
ブ１の直交する２方向に対して施した場合である。また
、第８図に示す例は、第５図に示す例の溝成形をタブ１
の中心から放射状に施した場合である。これらの例に示
すように複数の方向に対して波形成形を施せば、タブ１
の全方向に対する曲げ剛性を強化することが可能となる
。
なお、この場合の溝は第６図のような、タブ内部で途切
れた形の溝に限定されるものではなく、タブ１の外周部
まで到達するものでも良い。
れた形の溝に限定されるものではなく、タブ１の外周部
まで到達するものでも良い。
以上述べたように、本発明によれば、タブの任意の位置
において曲げ剛性の強化が可能となるので、半導体パッ
ケージを組立てた際の半導体チップ及びパッケージ全体
の反りを効果的に防止することができる。
において曲げ剛性の強化が可能となるので、半導体パッ
ケージを組立てた際の半導体チップ及びパッケージ全体
の反りを効果的に防止することができる。
第１図は本発明の半導体リードフレームの−例を示す斜
視図、第２図は第１図に示した半導体リードフレームを
使用して製造した樹脂封止型半導体パッケージのタブ吊
りリードの方向に垂直な中央面における断面側面図、第
３図及び第４図は本発明の半導体リードフレームの他の
例を使用して製造した樹脂封止型半導体パッケージの第
２図と同様な断面側面図、第５図は本発明の更に他の例
の斜視図、第６図は第５図のＶＩ−ＶＩ’線矢視断面図
、第７図及び第８図は本発明の更に他の例の斜視図であ
る。 １・・・タブ、２・・・波状部、４・・・タブ吊りリー
ド、６・・・半導体チップ、８・・・樹脂、１２・・・
すき間、１３・・・溝状部。
視図、第２図は第１図に示した半導体リードフレームを
使用して製造した樹脂封止型半導体パッケージのタブ吊
りリードの方向に垂直な中央面における断面側面図、第
３図及び第４図は本発明の半導体リードフレームの他の
例を使用して製造した樹脂封止型半導体パッケージの第
２図と同様な断面側面図、第５図は本発明の更に他の例
の斜視図、第６図は第５図のＶＩ−ＶＩ’線矢視断面図
、第７図及び第８図は本発明の更に他の例の斜視図であ
る。 １・・・タブ、２・・・波状部、４・・・タブ吊りリー
ド、６・・・半導体チップ、８・・・樹脂、１２・・・
すき間、１３・・・溝状部。
Claims (1)
- 【特許請求の範囲】 １、半導体チップを搭載するタブとこのタブを支持する
ためのタブ吊りリードを備える半導体リードフレームに
おいて、前記タブには、少なくともタブ吊りリードの方
向に直交する方向に剛性を有する反り防止部を形成した
ことを特徴とする半導体リードフレーム。 ２、反り防止部はタブの全面にタブ吊りリードの方向に
直交する方向の波状部により形成したことを特徴とする
特許請求の範囲第１項記載の半導体リードフレーム。 ３、反り防止部は、タブ全面を１方向に突出する曲面部
により形成したことを特徴とする特許請求の範囲第１項
記載の半導体リードフレーム。 ４、反り防止部は、タブ面上にタブ吊りリードの方向に
直交する方向の複数の溝状部により形成したことを特徴
とする特許請求の範囲第１項記載の半導体リードフレー
ム。 ５、反り防止部は、タブ面上の複数の方向の溝状部によ
り形成したことを特徴とする特許請求の範囲第１項記載
の半導体リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15396185A JPS6215844A (ja) | 1985-07-15 | 1985-07-15 | 半導体リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15396185A JPS6215844A (ja) | 1985-07-15 | 1985-07-15 | 半導体リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215844A true JPS6215844A (ja) | 1987-01-24 |
Family
ID=15573850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15396185A Pending JPS6215844A (ja) | 1985-07-15 | 1985-07-15 | 半導体リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215844A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187329U (ja) * | 1987-05-25 | 1988-11-30 | ||
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5138428A (en) * | 1989-05-31 | 1992-08-11 | Siemens Aktiengesellschaft | Connection of a semiconductor component to a metal carrier |
| JPH04125458U (ja) * | 1991-05-07 | 1992-11-16 | 山口日本電気株式会社 | リードフレーム |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| JP2006310177A (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Works Ltd | 放電灯始動装置、放電灯装置、車両用前照灯及び車両 |
| JP2007053195A (ja) * | 2005-08-17 | 2007-03-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN104112728A (zh) * | 2013-11-22 | 2014-10-22 | 广东美的制冷设备有限公司 | 器件安装结构和集成电路模块 |
-
1985
- 1985-07-15 JP JP15396185A patent/JPS6215844A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187329U (ja) * | 1987-05-25 | 1988-11-30 | ||
| US5138428A (en) * | 1989-05-31 | 1992-08-11 | Siemens Aktiengesellschaft | Connection of a semiconductor component to a metal carrier |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| JPH04125458U (ja) * | 1991-05-07 | 1992-11-16 | 山口日本電気株式会社 | リードフレーム |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| EP0771029A3 (en) * | 1995-10-24 | 1997-07-30 | Oki Electric Ind Co Ltd | Semiconductor device with improved structure to avoid cracks and manufacturing process |
| US6459145B1 (en) * | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
| JP2006310177A (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Works Ltd | 放電灯始動装置、放電灯装置、車両用前照灯及び車両 |
| JP2007053195A (ja) * | 2005-08-17 | 2007-03-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4668729B2 (ja) * | 2005-08-17 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104112728A (zh) * | 2013-11-22 | 2014-10-22 | 广东美的制冷设备有限公司 | 器件安装结构和集成电路模块 |
| CN104112728B (zh) * | 2013-11-22 | 2017-10-31 | 广东美的制冷设备有限公司 | 器件安装结构和集成电路模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554885A (en) | Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape | |
| JP3334864B2 (ja) | 電子装置 | |
| KR920008254B1 (ko) | 개선된 리드구조를 갖춘 반도체장치와 그 제조방법 | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| JP2939614B2 (ja) | 積層型半導体パッケージ | |
| JP2602076B2 (ja) | 半導体装置用リードフレーム | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| US5970320A (en) | Process of resin sealing a semiconductor device and lead frame | |
| JPH04280664A (ja) | 半導体装置用リードフレーム | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JPS6215844A (ja) | 半導体リ−ドフレ−ム | |
| JP2008016469A (ja) | 半導体装置 | |
| US20080179723A1 (en) | Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section | |
| JP3417095B2 (ja) | 半導体装置 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JPH01296653A (ja) | 樹脂封止形半導体装置 | |
| KR100227149B1 (ko) | 반도체 패키지 | |
| JP3003114B2 (ja) | リードフレーム | |
| JP3061715B2 (ja) | 樹脂封止型半導体装置 | |
| KR960003854B1 (ko) | 반도체 장치 제조방법 | |
| JPS6336699Y2 (ja) |