JPH01108731A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH01108731A
JPH01108731A JP62267185A JP26718587A JPH01108731A JP H01108731 A JPH01108731 A JP H01108731A JP 62267185 A JP62267185 A JP 62267185A JP 26718587 A JP26718587 A JP 26718587A JP H01108731 A JPH01108731 A JP H01108731A
Authority
JP
Japan
Prior art keywords
die pad
rib
lead
semiconductor chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62267185A
Other languages
English (en)
Inventor
Hideya Ogoura
御秡如　英也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62267185A priority Critical patent/JPH01108731A/ja
Publication of JPH01108731A publication Critical patent/JPH01108731A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に使用されるリードフレームに関し
、４！にリードよシ下方に位置付けられるダイパッド部
の形状に関するものである。
〔従来の技術〕
従来、リードフレームのダイパッド部に半導体チツ、プ
をダイボンドし、半導体チップの表面電極とリードフレ
ームのリードとを金線等の金属ワイヤーでワイヤボンデ
ィングする際に１半導体チップの側縁部と金属細線とが
短絡しないようダイパッド部がリードよル下方に位置付
けられたリードフレームを使用している。第７図はこの
種リードフレームのダイパッド部を拡大して示す斜視図
で、同図Ｋかいて、１はリードフレーム（図示せず）Ｋ
吊〕リード２を介して連結されたダイパッド部で、この
ダイパッド部１は吊シリード２を折曲げるように上方か
ら押圧され、吊シリード２に対して下方に位置付けられ
ている。３は半導体チップで、裏面電位を取るためやワ
イヤーボンディング時に金属細線がボンディングされや
すいように１前記ダイパッド部１上に半田等の接合材４
を介して固着されている。
このように構成されたダイパッド部１は、半導体チップ
３がダイボンディングされる直前に加圧部材（図示せず
）によって上方から押圧され、吊シリード２がダイパッ
ド部１との接続部分から折曲げられるととＫよって吊シ
リード２よ）下方に位置付けられる。
〔発明が解決しようとする問題点〕
しかるに、ダイパッド部を押圧し吊〕リードを折曲げ加
工すると、ダイパッド部の剛性が低いため吊シリードの
みが折曲されるととＫはならず、ダイパッド部にも反シ
が生じていた。そして、近年とのダイパッド部は大型の
半導体チップをグイボンドするためにその面積が大きく
形成されたシ、パッケージの薄型化のためにリードフレ
ームの板厚が薄く形成されたシして、さらに反シやすく
なってきておシ、グイボンド後も半導体チップが反シや
すく、割れたシ、その電気的特性が低下するという問題
があった。
〔問題点を解決するための手段〕
本発明に係るリードフレームは、ダイパッドの側縁部を
上方へ曲げ、リブを形成したものである。
〔作用〕
ダイパッド部はリブによって曲げ剛性が高められ、リー
ドを折曲げ加工する際に反らずに９−ドのみが折曲げら
れる。
〔実施例〕 以下、その構成等を図に示す実施例によシ詳細に説明す
る。
第１図（ａ）　、　（ｂ）は本発明に係るリードフレー
ムのダイパッド部を拡大して示す図で、（ａ）は側面図
、（ｂ）は（ａ）図中Ｉ−１線断面図である。これらの
図に訃いて前記従来例で説明したものと同一もしくは同
等部材については同一符号を付し、詳細な説明は省略す
る。これらの図において、符号１１はダイパッド部１を
補強するためのリブで、とのリブ１１はダイパッド部Ｉ
Ｋおける吊シリード２の軸線方向と平行な側縁部を上方
へ折曲げることによって形成されている。なお、１２は
リードフレーム（図示せず）のインナーリード、１３は
半導体チップ３の表面電極３轟とインナーリード１２と
を接続するための金属ワイヤーである。すなわち、ダイ
パッド部１の側縁部にリブ１１を形成することで、ダイ
パッド部１の断面二次モーメントが増大し、曲げに対す
る強度が増すととＫなる。断面二次モーメン）Ｉは第２
図（ｂ）および第３図（ｂ）　Ｋ示すような断面形状を
有する部材においては、それぞれ で与えられる。ここｋおいて、第２図−）は従来のダイ
パッド部の平面図、同図（ｂ）は（畠）図中１−１線断
面図を示し、第３図（＆）唸本発１！Ｉ１１に係るダイ
パッド部の平面図、同図（ｂ）は（ａ）図中１−１線断
面図を示す。
ζこで、例えばＢ＝５ｍｍ、ｔ＝０．１−とし、第３図
（ｂ）のＨ，ｈを変化させた時の断面二次モーメントＩ
は下記に示す表１の様にリブ１２の高さＨを増す毎に増
大される。
表１ また、第４図に示すような一様分布荷重を受ける両端支
持のは）においては、−様分布荷重をＷ（神／ｍ＋）、
はシのヤング率をＥ（神／ｍｍ”）、はシの断面二次モ
ーメントをＩ（ｍｍ’）とすると、はシの中央部分のた
わみ量ｙは、 で示され、同じ材料を使用した場合断面二次モーメント
ＩＫ反比例するととくなる。したがって、ダイパッド部
１のリブ１１の高さＲをよシ大きく形成するととくよっ
て、たわみ量を減少させることができる。
また、ダイパッド部１にリブ１１を形成するととくよっ
て、半導体チップ３をグイボンドする際、線膨張係数の
差によって生じる反シ等も小さくすることができる。
なお、上記実施例ではリブ１１０角度を直角に形成した
ものを示したが、第５図に示すような角度く形成しても
よい。同図はダイパッド部の縦断面図を示し、このよう
にリブＩＩＫおけるグイボンド面１４側を広げるように
形成することＫよって、リードフレームを複数枚重ね合
わせることができると共に１従来のリードフレーム搬送
装置等を改造するととなく使用することができる。
さらＫまた、リブ１１は第６図に示すようにダイパッド
部１の全周にわたシ形成してもよい。このようにすると
吊シリード２の軸線方向のみならず、その直交する方向
に対しても補強されることになる。
〔発明の効果〕
以上説明したように本発明によれば、ダイパッドの側縁
部を上方へ曲げ、リブを形成したため、ダイパッド部は
リブによって補強され、同じ材質、板厚でも曲げに対す
る強度を大きくとることができるから、リードを折曲げ
加工する際に反らすにリードのみが折曲げられる。した
がって、半導体チップがダイパッド部と共に反るような
ことがなくなシ、割れや、電気的特性の不良を起こすこ
ともなく、信頼性の高い半導体装置を得ることができる
。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）は本発明に係るリードフレー
ムのダイパッド部を拡大して示す図、第２図（ａ）　ｔ
　（ｂ）および第３図（ａ）　、　０１）は従来のダイ
パッド部と本発明に係るダイパッド部のそれぞれの平面
図と縦断面図、第４図はは°シのたわみ量の算式を説明
するための図、第５図および第６図は他の実施例を示す
図、第７図は従来のリードフレームにおけるダイパッド
部を示す斜視図である。 １・・・・ダイパッド部、２・・・・吊シリード、３・
・・・半導体チップ、１１・・・・リブ。

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップが固着されるダイパッド部がリードより
    下方に位置付けられたリードフレームにおいて、前記ダ
    イパッドの側縁部を上方へ曲げ、リブを形成したことを
    特徴とするリードフレーム。
JP62267185A 1987-10-21 1987-10-21 リードフレーム Pending JPH01108731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62267185A JPH01108731A (ja) 1987-10-21 1987-10-21 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62267185A JPH01108731A (ja) 1987-10-21 1987-10-21 リードフレーム

Publications (1)

Publication Number Publication Date
JPH01108731A true JPH01108731A (ja) 1989-04-26

Family

ID=17441292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62267185A Pending JPH01108731A (ja) 1987-10-21 1987-10-21 リードフレーム

Country Status (1)

Country Link
JP (1) JPH01108731A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546435A2 (en) * 1991-12-12 1993-06-16 STMicroelectronics S.r.l. Protection device for integrated circuit associated with relative supports
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2014053461A (ja) * 2012-09-07 2014-03-20 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546435A2 (en) * 1991-12-12 1993-06-16 STMicroelectronics S.r.l. Protection device for integrated circuit associated with relative supports
EP0546435A3 (ja) * 1991-12-12 1994-03-16 Sgs Thomson Microelectronics
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2014053461A (ja) * 2012-09-07 2014-03-20 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9385071B2 (en) 2012-09-07 2016-07-05 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム

Similar Documents

Publication Publication Date Title
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
JP2611748B2 (ja) 樹脂封止型半導体装置
US4400714A (en) Lead frame for semiconductor chip
JP4615282B2 (ja) 半導体パッケージの製造方法
JP3370646B2 (ja) 半導体装置
JPH01108731A (ja) リードフレーム
JP3872530B2 (ja) 半導体装置およびその製造に用いるリードフレーム
JP5795277B2 (ja) 半導体装置の製造方法および半導体装置
JP3290869B2 (ja) 半導体装置
JPS62252159A (ja) 半導体装置用リ−ドフレ−ム
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JPH07161910A (ja) 樹脂封止型半導体装置
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
US7279706B2 (en) Semiconductor device with electrode pad having probe mark
US10147700B2 (en) Flexible window clamp
JPH06275768A (ja) リードフレーム
JPH0714656U (ja) 多ピンリ−ドフレ−ム
JPH0828460B2 (ja) 樹脂封止型半導体装置
KR0128247Y1 (ko) 반도체 패키지용 리드 프레임
JPS58141548A (ja) 半導体装置用リ−ドフレ−ム
JPH043508Y2 (ja)
US20010050420A1 (en) Leadframe having joined internal lead
JPH03232257A (ja) 樹脂封止型半導体装置
JP2646934B2 (ja) 半導体装置用リードフレーム
JPH06224261A (ja) 半導体装置