JP2014053461A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2014053461A
JP2014053461A JP2012197142A JP2012197142A JP2014053461A JP 2014053461 A JP2014053461 A JP 2014053461A JP 2012197142 A JP2012197142 A JP 2012197142A JP 2012197142 A JP2012197142 A JP 2012197142A JP 2014053461 A JP2014053461 A JP 2014053461A
Authority
JP
Japan
Prior art keywords
semiconductor device
suspension
die
manufacturing
die pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012197142A
Other languages
English (en)
Other versions
JP6178555B2 (ja
Inventor
Yoshiharu Kaneda
芳晴 金田
Naoko Taniguchi
直子 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012197142A priority Critical patent/JP6178555B2/ja
Priority to US13/968,289 priority patent/US8872316B2/en
Priority to KR1020130102184A priority patent/KR20140032889A/ko
Priority to CN201310403642.1A priority patent/CN103681379B/zh
Publication of JP2014053461A publication Critical patent/JP2014053461A/ja
Priority to US14/494,010 priority patent/US9076777B2/en
Priority to US14/727,046 priority patent/US9385071B2/en
Application granted granted Critical
Publication of JP6178555B2 publication Critical patent/JP6178555B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/45298—Fillers
    • H01L2224/45399—Coating material
    • H01L2224/454—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45417—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】半導体チップ１，２がそれぞれに搭載されたダイパッド３ａ，３ｈと、ダイパッド３ａ，３ｈをそれぞれに支持する複数の吊りピンと、ダイパッド３ａ，３ｈの周囲に配置された複数のインナリード３ｂおよびアウタリード３ｃと、半導体チップ１，２と複数のインナリード３ｂとを電気的に接続する複数のワイヤ６と、半導体チップ１，２と複数のインナリード３ｂおよびワイヤ６を封止する封止体４とを有し、ダイパッド３ａ，３ｈはそれぞれ各ダイパッドと一体に形成された３本の吊りピンによって支持され、それぞれ３本の吊りピンのうちの第２吊りピン３ｅ，３ｊは隣り合うインナリード３ｂ間に配置されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造技術に関し、例えばダイパッドを支持する吊りピンを備えた半導体装置とその組み立てに適用して有効な技術に関するものである。
リードフレーム装置として、第１の材料から製造されたリードフレームと、多数のリードと、第２の材料から製造されたダイパッドとを有した構造が、例えば特表２００２−５０５５２３号公報（特許文献１）に開示されている。
特表２００２−５０５５２３号公報
半導体チップが搭載されるダイパッド（アイランドともいう）を支持する吊りピン（吊りリードともいう）を備えた半導体装置（半導体パッケージ）では、吊りピンは、例えばダイパッドのコーナー部や対向する辺に配置され、ダイパッドを適正に支持している。
また、複数の半導体チップを搭載するために複数のダイパッドが横並びで配置された構造の半導体装置においても、アウタリードに繋がるリードによってダイパッドの支持を兼用することで、ダイパッドを３本の吊りピンで支持する（３点支持）ことができ、ダイボンディングやワイヤボンディング等における信頼性を確保している。
ところが、半導体装置の機能向上で半導体装置の本体の大きさ（外観サイズ）を変えずにピン数を増やそうとすると、ダイパッドを支持している吊りピンの本数を減らして独立した信号用のリードを設ける必要があるため、吊りピンの数が減ってダイパッドが２点支持となる。
その結果、ダイパッドの支持状態が不安定になり、半導体装置の組み立て工程でダイパッドに外的負荷がかかると、ダイパッドが上下方向に変形したり振動することにより、工程内での不具合が発生したり、半導体チップやワイヤにダメージが与えられる。
すなわち、ダイボンディング工程やワイヤボンディング工程で、ダイパッドが上下動（振動）して荷重が十分に伝わらないことによるボンディング不良が発生したり、もしくは樹脂モールド工程で、ダイパッドが上下動（振動）して半導体チップやワイヤにダメージが与えられるとともに、ワイヤ切れ等の不良に至ることがある。
なお、特許文献１（特表２００２−５０５５２３号公報）に開示されたリードフレーム装置では、バインドバー（吊りピン）が第１の材料から製造され、一方、ダイパッドが第２の材料から製造されており、したがって、吊りピンとダイパッドとが別々の材料で形成され、これらを後から接合したフレーム構造となっている。
このようなフレーム構造では、ダイパッドに吊りピンとの接合代が必要となり、ダイパッドをチップサイズよりかなり大きくしなければならない。つまり、ダイパッドをチップサイズと同程度に小さくすることができず、小型の半導体装置では、吊りピンとダイパッドが別対として形成され、後から接合するタイプの上記フレーム構造は採用できない。
本願において開示される実施の形態の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置の製造方法は、複数のダイパッドと複数の吊りピンとを備えたリードフレームを準備する工程と、半導体チップを複数のダイパッドに搭載する工程と、半導体チップの電極パッドとインナリードをワイヤを介して電気的に接続する工程と、複数の吊りピン、半導体チップおよび複数のワイヤを封止する封止体を形成する工程と、を有する。さらに、半導体装置の製造方法は、複数の吊りピンは、アウタリードに繋がる第１吊りピンと、複数のインナリードのうちの２本の間に配置され、タイバーに繋がる第２吊りピンと、第１吊りピンおよび第２吊りピンがそれぞれ繋がるダイパッドの辺とは異なる辺に繋がる第３吊りピンとを含み、第１、第２および第３吊りピンのそれぞれは、複数のダイパッドのそれぞれと一体に形成されている。
上記一実施の形態によれば、半導体装置の信頼性の向上を図ることができる。
実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１の半導体装置の組み立て手順の一例を示すフロー図である。 図４の組み立て手順（一部）の一例を示すプロセスフロー図である。 図４の組み立て手順（一部）の一例を示すプロセスフロー図である。 図４の組み立て手順（一部）の一例を示すプロセスフロー図である。 図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図である。 図８のリードフレームのダイパッドの安定性を示す部分平面図である。 図１の半導体装置の組み立ての個片分離工程における第２吊りピンの分離方法の一例を示す拡大部分平面図である。 図１の半導体装置の組み立てにおける第２吊りピンの分離方法（樹脂注入前）の第１変形例を示す部分平面図である。 図１１のＤ部の構造を示す拡大部分平面図である。 図１の半導体装置の組み立てにおける第２吊りピンの分離方法（樹脂注入後）の第１変形例を示す部分平面図である。 図１３のＧ部の構造を示す拡大部分平面図である。 図１４の詳細構造を示す拡大部分平面図である。 実施の形態の半導体装置の組み立てで用いられる第２変形例のリードフレームの構造を示す拡大部分平面図である。 図１６のリードフレームのダイパッドの安定性を示す部分平面図である。 実施の形態の半導体装置の組み立てで用いられる第３変形例のリードフレームの構造を示す拡大部分平面図である。 図１８のリードフレームのダイパッドの安定性を示す部分平面図である。 実施の形態の半導体装置の組み立てで用いられる第４変形例のリードフレームの構造を示す拡大部分平面図である。 図２０のリードフレームのダイパッドの安定性を示す部分平面図である。 実施の形態の半導体装置の組み立てで用いられる第５変形例のリードフレームの構造を示す拡大部分平面図および部分断面図である。 実施の形態の半導体装置の組み立てで用いられる第６変形例のリードフレームの構造を示す拡大部分平面図である。 図２３のＡ−Ａ線に沿って切断した構造を示す断面図である。 実施の形態の半導体装置の組み立てで用いられる第７変形例のリードフレームの構造を示す拡大部分平面図および部分断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
図１〜図３に示す本実施の形態の半導体装置は、後述する図８に示すデュアルアイランドタイプのリードフレーム３を用いて組み立てられるフレームタイプの半導体パッケージであり、本実施の形態では、上記半導体装置の一例として、樹脂封止型の８ピンのＳＯＰ（Small Outline Package)７を取り上げ、このＳＯＰ７の構造とその製造方法について説明する。すなわち、本実施の形態の半導体装置は、複数のダイパッド（アイランド、タブ）を有するものであり、本実施の形態では、２つのダイパッドを有するＳＯＰ７を取り上げて説明する。
まず、図１〜図３を用いてＳＯＰ７の構造について説明すると、半導体素子（半導体集積回路）１ｄが形成された半導体チップ１と、半導体素子２ｄが形成された半導体チップ２と、半導体チップ１が搭載されたダイパッド３ａと、半導体チップ２が搭載されたダイパッド３ｈとを有している。
すなわち、２つのチップ搭載部であるダイパッド３ａとダイパッド３ｈが横並びに配置されており、ダイパッド３ａの上面３ａａに半田材からなるダイボンド材５を介して半導体チップ１が搭載され、一方、ダイパッド３ｈの上面３ｈａに同じく半田材からなるダイボンド材５を介して半導体チップ２が搭載されている。
さらに、ＳＯＰ７は、ダイパッド３ａ，３ｈの周囲に配置された複数（６本）のインナリード３ｂと、インナリード３ｂと一体に形成された複数（８本）のアウタリード３ｃと、半導体チップ１，２とインナリード３ｂとを電気的に接続する複数のワイヤ６とを有している。
つまり、本実施の形態のＳＯＰ７では、ワイヤ６を介して電極パッド１ｃ，２ｃと電気的に接続されるリードをインナリード３ｂとしており、ワイヤ６と接続されるインナリード３ｂは６本であるとともに、これら６本のインナリード３ｂは、アウタリード３ｃに繋がっている。
また、ダイパッド３ａ，３ｈを支持するそれぞれ３つの吊りピンのうち、第１吊りピン３ｄ，３ｉは、それぞれアウタリード３ｃに繋がっている。したがって、アウタリード３ｃは、インナリード３ｂと繋がる６本と、第１吊りピン３ｄ，３ｉと繋がる２本とで、合計８本となっている。
なお、第２吊りピン３ｅと第３吊りピン３ｆ、および第２吊りピン３ｊと第３吊りピン３ｋにはアウタリード３ｃは繋がっていない。
また、図１および図２に示すように、半導体チップ１の表面（主面）１ａに形成された複数の電極パッド１ｃと、これらの電極パッド１ｃに対応する複数のインナリード３ｂとが複数のワイヤ６によってそれぞれ電気的に接続されている。一方 半導体チップ２の表面（主面）２ａに形成された複数の電極パッド２ｃと、これらの電極パッド２ｃに対応する複数のインナリード３ｂとが複数のワイヤ６によってそれぞれ電気的に接続されている。
なお、ＳＯＰ７はワイヤボンディングタイプであるため、半導体チップ１は、その主面（表面）１ａを上方に向けた状態で、ダイパッド３ａの上面３ａａ上にフェイスアップ実装されている。
すなわち、ダイパッド３ａの上面３ａａと、この上面３ａａと対向するように配置された半導体チップ１の裏面１ｂとがダイボンド材５を介して接合されている。
一方、半導体チップ２も、その主面（表面）２ａを上方に向けた状態で、ダイパッド３ｈの上面３ｈａ上にフェイスアップ実装されている。つまり、ダイパッド３ｈの上面３ｈａと、この上面３ｈａと対向するように配置された半導体チップ２の裏面２ｂとがダイボンド材５を介して接合されている。
また、半導体チップ１の表面１ａに形成された複数の電極パッド１ｃは、それぞれワイヤ６を介してインナリード３ｂと電気的に接続されており、これによって、半導体チップ１と、インナリード３ｂおよび外部端子となるアウタリード３ｃとが電気的に接続されている。
つまり、複数のワイヤ６のそれぞれの一端は、半導体チップ１の電極パッド１ｃに電気的に接続されており、一方、複数のワイヤ６のそれぞれの他端は、それぞれのワイヤ６に対応するインナリード３ｂに電気的に接続されている。同様に、半導体チップ２の表面２ａに形成された複数の電極パッド２ｃも、それぞれワイヤ６を介してインナリード３ｂと電気的に接続されており、これによって、半導体チップ２と、インナリード３ｂおよび外部端子となるアウタリード３ｃとが電気的に接続されている。
また、複数のワイヤ６のそれぞれの一端は、半導体チップ２の電極パッド２ｃに電気的に接続されており、一方、複数のワイヤ６のそれぞれの他端は、それぞれのワイヤ６に対応するインナリード３ｂに電気的に接続されている。
また、ダイパッド３ａ，３ｈは、平面視がそれぞれ略四角形の上面３ａａ，３ｈａ、および上面３ａａ，３ｈａと反対側の下面３ａｂ，３ｈｂを有しており、それぞれ３つの吊りピンによって支持されている。
すなわち、ダイパッド３ａは、アウタリード３ｃに繋がる第１吊りピン３ｄと、隣り合う２本のインナリード３ｂの間に配置された第２吊りピン３ｅと、他の第３吊りピン３ｆとによって支持されている。同様に、ダイパッド３ｈも、アウタリード３ｃに繋がる第１吊りピン３ｉと、隣り合う２本のインナリード３ｂの間に配置された第２吊りピン３ｊと、他の第３吊りピン３ｋとによって支持されている。
なお、ダイパッド３ａの上面３ａａは、第１辺３ａｃと第２辺３ａｄと第３辺３ａｅと第４辺３ａｆとを有しているとともに、第１吊りピン３ｄは、第１辺３ａｃに繋がっており、第２吊りピン３ｅは、第１辺３ａｃと反対側の第２辺３ａｄに繋がっている。さらに、第３吊りピン３ｆは、第１吊りピン３ｄが繋がる第１辺３ａｃおよび第２吊りピン３ｅが繋がる第２辺３ａｄの両方の辺とは異なる第３辺３ａｅに繋がっている。
一方、ダイパッド３ｈの上面３ｈａも、ダイパッド３ａと同様に、第１辺３ｈｃと第２辺３ｈｄと第３辺３ｈｅと第４辺３ｈｆとを有しているとともに、第１吊りピン３ｉは、第１辺３ｈｃに繋がっており、第２吊りピン３ｊは、第１辺３ｈｃと反対側の第２辺３ｈｄに繋がっている。さらに、第３吊りピン３ｋは、第１吊りピン３ｉが繋がる第１辺３ｈｃおよび第２吊りピン３ｊが繋がる第２辺３ｈｄの両方の辺とは異なる第３辺３ｈｅに繋がっている。
また、これら第１吊りピン３ｄ、第２吊りピン３ｅ、第３吊りピン３ｆは、それぞれダイパッド３ａと一体に形成されており、一方、第１吊りピン３ｉ、第２吊りピン３ｊ、第３吊りピン３ｋも、それぞれダイパッド３ｈと一体に形成されている。
なお、ダイパッド３ａの第４辺３ａｆおよびダイパッド３ｈの第４辺３ｈｆには、それぞれ吊りピンは繋がっておらず、第４辺３ａｆと第４辺３ｈｆが相互に対向するようにダイパッド３ａとダイパッド３ｈが配置されている。
また、本実施の形態のＳＯＰ７は、後述する図６に示す封止用樹脂８から形成され、かつ半導体チップ１，２とダイパッド３ａ，３ｈと複数のワイヤ６と複数のインナリード３ｂと各吊りピン（３ｄ，３ｅ，３ｆ，３ｉ，３ｊ，３ｋ）を封止する封止体４とを有している。
なお、ダイパッド３ａを支持する第２吊りピン３ｅおよびダイパッド３ｈを支持する第２吊りピン３ｊは、それぞれ封止体の内部で終端していることが好ましい。これは、後述する半導体装置の組み立て工程の吊りピンをリードフレーム３から分離する工程で、第２吊りピン３ｅ，３ｊを封止工程の樹脂注入圧力で引きちぎるとともに、その後、樹脂で第２吊りピン３ｅ，３ｊの先端を覆う組み立て方法を採用することによるものである。
したがって、ＳＯＰ７では、第２吊りピン３ｅ，３ｊそれぞれの先端は、封止体４の内部に埋め込まれている。ただし、第３吊りピン３ｆ，３ｋについては、組み立て工程の吊りピンをリードフレーム３から分離する工程で、樹脂封止工程の後に第３吊りピン３ｆ，３ｋを切断する組み立て方法を採用しているため、図３に示すように、封止体４の外部に僅かに露出している。
なお、第２吊りピン３ｅ，３ｊをリードフレーム３から分離する方法については、第３吊りピン３ｆ，３ｋと同様に樹脂封止工程の後に切断する方法を採用してもよく、その場合には、第３吊りピン３ｆ，３ｋと同様に封止体４の外部に僅かに露出する。
ここで、複数のインナリード３ｂやアウタリード３ｃ、および上記各吊りピンとダイパッド３ａ，３ｈは、例えば銅合金や鉄−ニッケル合金等から成る薄板状の部材によって形成され、さらに封止体４は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂封止工程で形成されたものである。
また、複数のワイヤ６は、例えば、金（Ａｕ）ワイヤや銅（Ｃｕ）ワイヤである。
さらに、ＳＯＰ７であるため、複数のインナリード３ｂそれぞれと一体に形成された複数のアウタリード３ｃは、図２に示すように封止体４の側面から外部に向かって相反する２方向に突出しており、それぞれガルウィング状に曲げ成形されている。
次に、本実施の形態の半導体装置（ＳＯＰ７）の組み立てを、図４に示すフロー図に沿って説明する。すなわち、本実施の形態では、半導体装置の一例として、８ピンのデュアルアイランドタイプのＳＯＰ７の組み立てについて説明する。
図４は図１の半導体装置の組み立て手順の一例を示すフロー図、図５は図４の組み立て手順（一部）の一例を示すプロセスフロー図、図６は図４の組み立て手順（一部）の一例を示すプロセスフロー図、図７は図４の組み立て手順（一部）の一例を示すプロセスフロー図である。また、図８は図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図、図９は図８のリードフレームのダイパッドの安定性を示す部分平面図、図１０は図１の半導体装置の組み立ての個片分離工程における第２吊りピンの分離方法の一例を示す拡大部分平面図である。
まず、図４および図５のステップＳ１に示すリードフレーム準備を行う。本実施の形態では、図８に示すように、２つのダイパッド（アイランド）３ａ，３ｈと、２つのダイパッド３ａ，３ｈをそれぞれ支持する３本ずつの吊りピンとが設けられたリードフレーム３を準備する。さらに、リードフレーム３には、２つのダイパッド３ａ，３ｈの周囲に配置された複数のインナリード３ｂと、複数のインナリード３ｂのそれぞれと繋がる複数のアウタリード３ｃと、複数のアウタリード３ｃを連結するタイバー３ｇとが設けられている。
なお、アウタリード列の端部に配置された各アウタリード３ｃは、それぞれタイバー３ｇを介して枠部３ｑに繋がっている。
ここで、ダイパッド３ａとダイパッド３ｈは横並びで配置され、それぞれ平面視が略四角形の上面３ａａ，３ｈａ、および上面３ａａ，３ｈａと反対側の下面３ａｂ，３ｈｂ（図３参照）を有しており、ダイパッド３ａ，３ｈはそれぞれ３つの吊りピンによって支持されている。すなわち、ダイパッド３ａ，３ｈは、それぞれ吊りピンによる３点支持となっている。
詳細には、図８に示すようにダイパッド３ａは、アウタリード３ｃに繋がる第１吊りピン３ｄと、隣り合う２本のインナリード３ｂの間に配置され、かつタイバー３ｇに繋がる第２吊りピン３ｅと、枠部３ｑに繋がる第３吊りピン３ｆとによって支持されている。同様に、ダイパッド３ｈも、アウタリード３ｃに繋がる第１吊りピン３ｉと、隣り合う２本のインナリード３ｂの間に配置され、かつタイバー３ｇに繋がる第２吊りピン３ｊと、枠部３ｑに繋がる第３吊りピン３ｋとによって支持されている。
なお、これら第１吊りピン３ｄ、第２吊りピン３ｅ、第３吊りピン３ｆは、それぞれダイパッド３ａと一体に形成されており、一方、第１吊りピン３ｉ、第２吊りピン３ｊ、第３吊りピン３ｋも、それぞれダイパッド３ｈと一体に形成されている。
また、ダイパッド３ａの上面３ａａは、第１辺３ａｃと第２辺３ａｄと第３辺３ａｅと第４辺３ａｆとを有しているとともに、第１吊りピン３ｄは、第１辺３ａｃに繋がっており、第２吊りピン３ｅは、第１辺３ａｃと反対側の第２辺３ａｄに繋がっている。さらに、第３吊りピン３ｆは、第１吊りピン３ｄが繋がる第１辺３ａｃおよび第２吊りピン３ｅが繋がる第２辺３ａｄの両方の辺とは異なる第３辺３ａｅに繋がっている。
一方、ダイパッド３ｈの上面３ｈａも、ダイパッド３ａと同様に、第１辺３ｈｃと第２辺３ｈｄと第３辺３ｈｅと第４辺３ｈｆとを有しているとともに、第１吊りピン３ｉは、第１辺３ｈｃに繋がっており、第２吊りピン３ｊは、第１辺３ｈｃと反対側の第２辺３ｈｄに繋がっている。さらに、第３吊りピン３ｋは、第１吊りピン３ｉが繋がる第１辺３ｈｃおよび第２吊りピン３ｊが繋がる第２辺３ｈｄの両方の辺とは異なる第３辺３ｈｅに繋がっている。
なお、ダイパッド３ａの第４辺３ａｆおよびダイパッド３ｈの第４辺３ｈｆには、それぞれ吊りピンは繋がっておらず、第４辺３ａｆと第４辺３ｈｆが相互に対向するようにダイパッド３ａとダイパッド３ｈが配置されている。
ここで、複数のインナリード３ｂやアウタリード３ｃ、および上記各吊りピンとダイパッド３ａ，３ｈとタイバー３ｇと枠部３ｑ等を含むリードフレーム３は、例えば銅合金や鉄−ニッケル合金等から成る薄板状の部材によって形成されている。
以上のように、本実施の形態のリードフレーム３では、２つのダイパッド３ａ，３ｈのそれぞれが３本の吊りピンによる３点支持形態であるとともに、図８のＡ部に示すように、各３本の吊りピンのうちの第２吊りピン３ｅ，３ｊがそれぞれ隣り合う２本のインナリード３ｂ間に配置され、かつタイバー３ｇに繋がっている。さらに、それぞれの３本の吊りピンとダイパッド３ａ，３ｈとがそれぞれに一体で形成されている。
ここで、図９を用いて本実施の形態のリードフレーム３における２つのダイパッド３ａ，３ｈの支持形態のバランス（安定度）について説明する。図９は本実施の形態のリードフレーム３における３点支持によるそれぞれのダイパッド３ａ，３ｈの支持位置のバランスを示すものである。それぞれのダイパッド３ａ，３ｈにおいて支持位置をポイントとして三角形を形成し、この三角形の形状がバランスが良い（極端に小さな鋭角を有していない）か否かを評価したものである。
図９に示すように、ダイパッド３ａの三角形Ａも、ダイパッド３ｈの三角形Ｂも三角の形状のバランスが良く、安定度が高い支持状態となっていることが判る。
リードフレーム準備後、図４および図５のステップＳ２に示すダイボンディングを行う。本ダイボンディング工程では、まず、図５のＳ２−１に示すダイボンド材塗布を行う。すなわち、リードフレーム３のダイパッド３ａ，３ｈにダイボンド材５である半田材を塗布する。さらに、図５のＳ２−２に示すチップ搭載を行う。
ここでは、図３に示すようにダイパッド３ａの上面３ａａ上にダイボンド材５を介して半導体チップ１を搭載するとともに、ダイパッド３ｈの上面３ｈａ上にダイボンド材５を介して半導体チップ２を搭載する。なお、図１に示すように、半導体チップ１の表面１ａには複数の電極パッド１ｃが形成されており、一方、半導体チップ２の表面２ａにも複数の電極パッド２ｃが形成されている。
チップ搭載時には、半導体チップ１，２に対して所定の荷重が付与されるが、本実施の形態のリードフレーム３のダイパッド３ａ，３ｈは、それぞれ３本の吊りピンによって安定度高く３点支持されているため、ダイパッド３ａ，３ｈが上下動（振動）することを低減できる。
ダイボンディング完了後、図４および図６のステップＳ３に示すワイヤボンディングを行う。本ワイヤボンディング工程では、図１に示すように、それぞれの半導体チップ１，２の複数の電極パッド１ｃ，２ｃと、これらに対応するそれぞれの複数のインナリード３ｂとを複数のワイヤ６を介して電気的に接続する。
ワイヤボンディング時においても、半導体チップ１，２に対して所定の荷重あるいは超音波が付与されるが、本実施の形態のリードフレーム３のダイパッド３ａ，３ｈは、それぞれ３本の吊りピンによって安定度高く３点支持されているため、ワイヤボンディング時にダイパッド３ａ，３ｈが上下動（振動）することを低減できる。
ワイヤボンディング完了後、図４および図６のステップＳ４に示す樹脂封入（樹脂モールド）を行う。すなわち、上記複数の吊りピン、半導体チップ１，２、ダイパッド３ａ，３ｈ、複数のインナリード３ｂおよびワイヤ６を、図６に示す封止用樹脂８によって封入し、封止体４を形成する。
この時、樹脂成形金型９の下型９ａ上に、ワークであるワイヤボンディング済みのリードフレーム３を配置した後、下型９ａと上型９ｂとでクランプを行い、さらに下型９ａと上型９ｂとによって形成されるキャビティ９ｃに封止用樹脂８を注入して樹脂封入を行う。
樹脂封入工程の樹脂注入時においても、半導体チップ１，２やダイパッド３ａ，３ｈに対して樹脂注入による圧力が付与されるが、本実施の形態のリードフレーム３のダイパッド３ａ，３ｈは、それぞれ３本の吊りピンによって安定度高く３点支持されているため、樹脂注入時にダイパッド３ａ，３ｈが上下動（振動）することを低減できる。
樹脂封入完了後、図４および図７のステップＳ５に示すポストキュアを行う。すなわち、樹脂封入工程で形成した封止体４を熱処理して硬化させる。
ポストキュア完了後、図４のステップＳ６に示すバリ取り・外装めっきを行う。すなわち、樹脂封入工程等で形成されたレジンバリ等を除去するとともに、アウタリード３ｃ等に対して外装めっきを施す。
バリ取り・外装めっき完了後、図４および図７のステップＳ７に示す個片分離・リード加工を行う。すなわち、図７に示すように、リードフレーム３から複数のアウタリード３ｃのそれぞれを切断・分離するとともに、各アウタリード３ｃの曲げ成形を行う。本実施の形態では、各アウタリード３ｃをガルウィング状に曲げ成形する。
なお、個片分離工程では、図１０に示すように、まず、隣り合うアウタリード３ｃ間のタイバー３ｇをタイバーカットパンチ１０によって切断する（Ａ部）とともに、第２吊りピン３ｅ，３ｊを同時にタイバーカットパンチ１０によって切断する（Ｂ部、Ｃ部）。
すなわち、第２吊りピン３ｅ，３ｊは両者ともタイバー３ｇに繋がっているため、タイバーカットパンチ１０によってタイバー３ｇといっしょに切断することが可能である。つまり、第２吊りピン３ｅ，３ｊは、両者ともタイバーカット工程において、残らないように容易に切断することができる。
個片分離・リード加工後、図４のステップＳ８に示す特性選別を行う。すなわち、組み立てられたＳＯＰ７に対して電気的特性検査を行い、良品・不良品の判別を行う。
特性選別後、良品と判定されたＳＯＰ７に対してステップＳ９に示す捺印を行う。ここでは、例えば封止体４の表面に製品の型番等の情報をマーク（捺印）する。
捺印後、図４のステップＳ１０に示すテーピングを行い、さらにステップＳ１１に示す梱包・出荷を行う。
本実施の形態の半導体装置の製造方法および半導体装置によれば、ダイパッド３ａ，３ｈを支持するそれぞれ３つの吊りピンが、第１吊りピン３ｄ，３ｉと第２吊りピン３ｅ，３ｊと第３吊りピン３ｆ，３ｋを含み、さらに第１吊りピン３ｄ，３ｉと第２吊りピン３ｅ，３ｊと第３吊りピン３ｆ，３ｋのそれぞれが、２つのダイパッド３ａ，３ｈのそれぞれと一体に形成されている。これにより、ダイパッド３ａ，３ｈのそれぞれが３点支持されるため、組み立て工程においてダイパッド３ａ，３ｈそれぞれが上下動（振動）することを低減できる。
すなわち、ダイパッド３ａ，３ｈのそれぞれがバランス良く３点支持されていることにより、ダイボンディング工程やワイヤボンディング工程等におけるダイパッド３ａ，３ｈそれぞれの上下動（振動）を低減することができる。これにより、ボンディング時の荷重を十分に伝えることができ、ボンディング不良の発生を抑制することができる。
また、ダイパッドがバランス良く３点支持されているため、樹脂封入工程における樹脂注入時のダイパッドの上下動（振動）も低減することができる。その結果、樹脂注入時に半導体チップやワイヤにダメージが付与されることを低減でき、ワイヤ切れ等の不良の発生を抑制することができる。
以上により、半導体装置の信頼性の向上を図ることができる。
また、第２吊りピン３ｅ，３ｊをインナリード間に配置することにより、半導体装置の本体の大きさ（外観サイズ）を変えることなく半導体装置のピン数を増やすことができ、半導体装置の機能向上にも対応させることができる。すなわち、インナリード３ｂ間に配置した第２吊りピン３ｅ，３ｊをそれぞれタイバー３ｇに繋げることにより、信号用のピンを使用することなくダイパッド３ａ，３ｈを支持することができる。
これにより、信号用のピン数を増やすことができるため、半導体装置の機能を向上させることができる。
さらに、第２吊りピン３ｅ，３ｊをインナリード３ｂ間に配置することにより、隣合うインナリード３ｂ間の距離を確保することができ、インナリード３ｂ間で発生するマイグレーションを抑制することができる。
なお、半導体装置が小型化された半導体装置の場合、インナリード３ｂの２ｎｄボンド部（ステッチ部）には、ワイヤボンディングを行うための面積が必要となり、ダイパッド３ａ，３ｈの外周部を封止体４の外周部の近傍まで近づけることはできない。すなわち、ダイパッド３ａ，３ｈのそれぞれを半導体チップ１，２より大きく迫り出させて形成することはできない。したがって、吊りピンとダイパッドが別対として形成されて後から接合するタイプのフレーム構造の場合、上記ダイパッドにその接合代を設ける必要があるが、上記ダイパッドを半導体チップ１，２より大きく迫り出させて形成することはできず、その結果、上記ダイパッドに上記接合代を設けるスペースがないため、上記フレーム構造の採用は困難である。
しかしながら、本実施の形態の半導体装置では、３つの吊りピンがそれぞれダイパッド３ａ，３ｈと一体に形成されているため、上記接合代を設ける必要がなく、したがって、ダイパッド３ａ，３ｈのサイズをチップサイズと同程度に小さくすることができる。その結果、半導体装置（ＳＯＰ７）の小型化にも対応させることができる。
また、上記吊りピンと上記ダイパッドが別対として形成されたフレーム構造では、リードフレームが２種類の材料で形成されているため、コスト高となるとともに、上記吊りピンと上記ダイパッドを接合するための加工費もかかるため、半導体装置がさらにコスト高になる。
また、上記吊りピンと上記ダイパッドの接合時の接合精度を確保する上でも、上記ダイパッドをチップサイズよりかなり大きくする必要があり、小型の半導体装置の場合には適用が不可能である。
次に本実施の形態の変形例について説明する。
図１１は図１の半導体装置の組み立ての第２吊りピンの分離方法（樹脂注入前）の第１変形例を示す部分平面図、図１２は図１１のＤ部の構造を示す拡大部分平面図、図１３は図１の半導体装置の組み立ての第２吊りピンの分離方法（樹脂注入後）の第１変形例を示す部分平面図、図１４は図１３のＧ部の構造を示す拡大部分平面図、図１５は図１４の詳細構造を示す拡大部分平面図である。
図１１〜図１５に示す第１変形例は、隣り合うインナリード３ｂ間に配置した第２吊りピン３ｅ，３ｊの分離方法の変形例を示すものであり、図１０に示すように樹脂封入後にタイバーカット工程でタイバー３ｇといっしょに切断する方法とは異なり、第１変形例は、樹脂封入工程において樹脂の注入圧力によって引きちぎって分離するものである。すなわち、樹脂封入工程では、タイバー３ｇの内側には図１３に示す封止用樹脂８が充填されるため、タイバー３ｇに作用する封止用樹脂８の圧力を利用するものであり、樹脂注入時の封止用樹脂８の圧力によってタイバー３ｇを押圧して変形させ、このタイバー３ｇの変形によってタイバー３ｇに繋がっている第２吊りピン３ｅ，３ｊを引きちぎるものである。
詳細に説明すると、まず、図１１および図１２に示すように、図１３の封止用樹脂８を図６の樹脂成形金型９内に注入する前に、タイバー３ｇと距離Ｅの隙間（クリアランス）１２を設けてブロック材１１をタイバー３ｇの外側に配置する。この時、図１２に示すように、上記封止用樹脂８の圧力によって変形するタイバー３ｇの変形許容量をＥとすると、この場合、タイバー３ｇの変形量は、ブロック材１１との隙間１２の距離Ｅで設定できる。
また、距離Ｅを、第２吊りピン３ｅ，３ｊの図１１の引きちぎり部３ｒと、樹脂封止によって形成される図１２の封止体４の外周部（モールド外形）との距離Ｆと同等か、もしくは大きくする（Ｅ≧Ｆ）ことにより、封止体４の外周部より内側で吊りピンをちぎることができる。
また、タイバー３ｇの最大変形量が距離Ｅとなるため、これにより、タイバー３ｇの変形が必要以上に起こることを防止できる。
なお、図１２のＨ部に示すように吊りピンが繋がっていないタイバー３ｇについては、タイバー３ｇを変形させる必要がないため、タイバー３ｇと隙間を設けず接触する程度の位置にブロック材１１を配置する。
また、図１２のＩ部に示すように、第２吊りピン３ｅ，３ｊの先端付近の図１１に示す引きちぎり部３ｒには、その断面積を小さくするような溝部３ｐ（例えばＶ溝）もしくは段差部あるいは切り込み等が形成されていることが好ましい。第２吊りピン３ｅ，３ｊの先端付近の引きちぎり部３ｒに溝部３ｐや段差部もしくは切り込みが形成されていることにより、引きちぎる際に、ちぎり易くすることができるとともに、ちぎる際に第２吊りピン３ｅ，３ｊに掛かる応力を低減することができる。
なお、第２吊りピン３ｅ，３ｊの引きちぎり部３ｒは、形成される封止体４の外周部より内側の位置に形成することが好ましい。これにより、第２吊りピン３ｅ，３ｊをその先端まで封止体４内に封じ込めることができる。
また、タイバー３ｇの変形および第２吊りピン３ｅ，３ｊの破断（引きちぎり）が発生するタイミングは、図１３および図１４に示すように、樹脂成形金型９（図６参照）のゲート９ｄを介して封止用樹脂８の注入が行われ、樹脂流れ８ａとなって樹脂成形金型９内を充填した後、樹脂封入プロセスの最終段階、つまりほとんど封止用樹脂８の充填が完了し、設定された最終圧力が加わる時である。この時、封止用樹脂８は未硬化状態の流動体であり、図１４に示すようにタイバー３ｇに封止用樹脂８の圧力Ｐが加わり、図１４のＩ部周辺に示すように圧力Ｐによってタイバー３ｇが変形し、かつこのタイバー３ｇの変形力によって図１５のＩ部に示すように、第２吊りピン３ｅ，３ｊがそれらの引きちぎり部３ｒで引きちぎられる。
なお、第２吊りピン３ｅ，３ｊが破断し、その破断された吊りピンの間には、封止用樹脂８が流入するがその量は封止体４の体積に比較して極微量であるため、ダイパッド３ａ，３ｈはそれぞれ吊りピンの破断により保持力を失ってはいるものの、上下に振動（シフト）したり、変形は発生しない。
第２吊りピン３ｅ，３ｊが引きちぎられた後、第２吊りピン３ｅ，３ｊの先端は封止用樹脂８で覆われる。すなわち、内部で破断した第２吊りピン３ｅ，３ｊと封止体４の外周部の間（図１５のＩ部に示す引きちぎられたピン間）は封止用樹脂８で埋まるため、第２吊りピン３ｅ，３ｊの引きちぎられた先端は封止体４内に埋め込まれた状態となる。
封入完了後、引きちぎり部３ｒで引きちぎられた第２吊りピン３ｅ，３ｊは、それぞれ封止体４内に埋め込まれて外観からは見えなくなっており、ＳＯＰ７の外観性を損なうことはない。
また、封止体４の外部からの液浸入による耐湿性低下や、絶縁抵抗の低下、さらに吊りピンと隣接リード間とのマイグレーションの発生を防止することができ、ＳＯＰ７の信頼性の向上を図ることができる。
また、タイバー３ｇの変形によって第２吊りピン３ｅ，３ｊが引きちぎられた後、タイバー３ｇの変形はブロック材１１に突き当たって止まるため、タイバー３ｇがそれ以上変形することは無く、タイバー３ｇと繋がる各インナリード３ｂが変形することを防止できる。
なお、図１２のＪ部に示すように、各インナリード３ｂの封止体４の外周部の内側に位置する箇所には、Ｖ溝等の溝部３ｐや段差部等が形成されており、これにより、外部からの液浸入による耐湿性低下や絶縁抵抗の低下等を抑制して、ＳＯＰ７の信頼性の向上を図ることができる。
次に第２変形例〜第４変形例について説明する。
図１６は実施の形態の半導体装置の組み立てで用いられる第２変形例のリードフレームの構造を示す拡大部分平面図、図１７は図１６のリードフレームのダイパッドの安定性を示す部分平面図、図１８は実施の形態の半導体装置の組み立てで用いられる第３変形例のリードフレームの構造を示す拡大部分平面図である。また、図１９は図１８のリードフレームのダイパッドの安定性を示す部分平面図、図２０は実施の形態の半導体装置の組み立てで用いられる第４変形例のリードフレームの構造を示す拡大部分平面図、図２１は図２０のリードフレームのダイパッドの安定性を示す部分平面図である。
図１６および図１７に示す第２変形例は、２つのダイパッド３ａ，３ｈが横並びで設けられたリードフレーム３において、２つのダイパッド３ａ，３ｈのそれぞれに繋がる２つの第２吊りピン３ｅ，３ｊが、図１６のＡ部に示すように、隣り合って配置されているものであり、両方のダイパッド３ａ，３ｈとも、３つの吊りピンによって支持された３点支持形態のものである。
さらに、３つの吊りピンのうちのそれぞれの第２吊りピン３ｅ，３ｊがタイバー３ｇに繋がっている。
図１６および図１７に示す第２変形例のリードフレーム３においても、図１７に示すように、ダイパッド３ａの三角形Ａも、ダイパッド３ｈの三角形Ｂも三角の形状のバランスが良く、安定度が高い支持状態となっていることが判る。
また、図１８および図１９に示す第３変形例は、２つのダイパッド３ａ，３ｈが横並びで設けられたリードフレーム３において、２つのダイパッド３ａ，３ｈのそれぞれに繋がる２つの第２吊りピン３ｅ，３ｊが、図１８のＡ部に示すように、それぞれ隣り合うインナリード３ｂ間に配置され、かつ第２吊りピン３ｅ，３ｊともタイバー３ｇに繋がった構造のものである。
したがって、両方のダイパッド３ａ，３ｈとも、３つの吊りピンによって支持された３点支持形態のものである。
図１８および図１９に示す第３変形例のリードフレーム３においても、図１９に示すように、ダイパッド３ａの三角形Ａも、ダイパッド３ｈの三角形Ｂも三角の形状のバランスが良く、安定度が高い支持状態となっていることが判る。
また、図２０および図２１に示す第４変形例は、２つのダイパッド３ａ，３ｈが横並びで設けられたリードフレーム３において、２つのダイパッド３ａ，３ｈのそれぞれに繋がる２つの第２吊りピン３ｅ，３ｊが、図２０のＡ部に示すように、それぞれインナリード３ｂ間に配置され、かつタイバー３ｇに繋がっている。さらに、一方のダイパッド３ａがタイバー３ｇに繋がる図２０のＢ部に示す第４吊りピン３ｍによっても支持されているものである。
すなわち、ダイパッド３ａは４本の吊りピンによって支持された４点支持形態であり、一方、ダイパッド３ｈは、３点支持形態となっている。
図２０および図２１に示す第４変形例のリードフレーム３においても、４点支持形態のダイパッド３ａと３点支持形態のダイパッド３ｈを備えており、図２１に示すように、ダイパッド３ａの四角形Ａも、ダイパッド３ｈの三角形Ｂも、それぞれ四角および三角の形状のバランスが良く、安定度が高い支持状態となっていることが判る。
上記第２変形例〜第４変形例のリードフレーム３を用いて組み立てられるＳＯＰ７においても、図１〜図３に示すＳＯＰ７およびその組み立てによって得られる効果と同様の効果を得ることができる。
次に第５変形例〜第７変形例について説明する。
図２２は実施の形態の半導体装置の組み立てで用いられる第５変形例のリードフレームの構造を示す拡大部分平面図および部分断面図、図２３は実施の形態の半導体装置の組み立てで用いられる第６変形例のリードフレームの構造を示す拡大部分平面図、図２４は図２３のＡ−Ａ線に沿って切断した構造を示す断面図である。また、図２５は実施の形態の半導体装置の組み立てで用いられる第７変形例のリードフレームの構造を示す拡大部分平面図および部分断面図である。
図２２に示す第５変形例は、図８に示すリードフレーム３のダイパッド３ａ，３ｈと同様に、２つのダイパッド３ａ，３ｈが横並びで設けられており、２つのダイパッド３ａ，３ｈそれぞれに繋がる第２吊りピン３ｅ，３ｊが、それぞれインナリード３ｂ間に配置され、かつタイバー３ｇに繋がっている形状のリードフレーム３である。
さらに、一方のダイパッド３ａにおいて、このダイパッド３ａを支持する何れかの吊りピン（ここでは、第１吊りピン３ｄと第３吊りピン３ｆ）とダイパッド３ａの縁に曲げ部３ｎが形成されている。
すなわち、図２２のＡ部およびＢ部に示すように、第１吊りピン３ｄと第３吊りピン３ｆにその延在方向に沿って曲げ部３ｎが形成されているとともに、この曲げ部３ｎと繋がった他の曲げ部３ｎがダイパッド３ａの一部の縁（端部）に形成されている。なお、曲げ部３ｎは、Ａ部やＢ部のように吊りピンの断面が山形状になるような曲げであってもよく、あるいは谷形状になるような曲げであってもよい。
このようにダイパッド３ａの縁（端部）および吊りピンに曲げ部３ｎが形成されていることにより、ダイボンディング工程やワイヤボンディング工程等におけるダイパッド３ａの上下動（振動）を低減することができる。
さらに、樹脂封入時の図６に示す樹脂成形金型９の下型９ａや上型９ｂのそれぞれの合わせ面の形状を吊りピンの曲げ部３ｎの形状に対応させることにより、樹脂封入工程における樹脂注入時のダイパッドの上下動（振動）も低減することができ、その結果、半導体装置の信頼性の向上を図ることができる。
なお、ダイパッドの縁（端部）や吊りピンの曲げ部３ｎは、何れか１つのダイパッドもしくは吊りピンに形成されていてもよく、あるいは複数のダイパッドもしくは吊りピンに形成されていてもよい。
次に、図２３および図２４に示す第６変形例は、図８に示すリードフレーム３のダイパッド３ａ，３ｈと同様に、２つのダイパッド３ａ，３ｈが横並びで設けられており、２つのダイパッド３ａ，３ｈそれぞれに繋がる第２吊りピン３ｅ，３ｊが、それぞれインナリード３ｂ間に配置され、かつタイバー３ｇに繋がっている形状のリードフレーム３である。
第６変形例のリードフレーム３では、図２３のＱ部およびＲ部に示すように、それぞれのダイパッド３ａ，３ｈの４辺のうちの少なくとも１辺に対応した縁（端部）に折り曲げ部３ａｇが形成されている。ここで、折り曲げ部３ａｇは、図２４に示すように、下面３ａｂ，３ｈｂ側に向かって折り曲げる形で形成されている。
このように折り曲げ部３ａｇを下面３ａｂ，３ｈｂ側に向かって折り曲げて形成することにより、半導体チップ１，２の搭載の妨げにはならないようにすることができる。
なお、折り曲げ部３ａｇは、複数のダイパッドのうちの少なくとも１つのダイパッドの何れかの辺に対応して形成されていれば良い。
以上のようにダイパッド３ａやダイパッド３ｈに折り曲げ部３ａｇを形成することにより、ダイパッド３ａ，３ｈそのものの剛性を高めることができる。その結果、ダイボンディング工程やワイヤボンディング工程、さらには樹脂封入工程におけるダイパッド３ａ，３ｈそれぞれの上下動（振動）を低減することができ、その結果、半導体装置の信頼性の向上を図ることができる。
また、図２５に示す第７変形例は、図８に示すリードフレーム３のダイパッド３ａ，３ｈと同様に、２つのダイパッド３ａ，３ｈが横並びで設けられており、２つのダイパッド３ａ，３ｈそれぞれに繋がる第２吊りピン３ｅ，３ｊが、それぞれインナリード３ｂ間に配置され、かつタイバー３ｇに繋がっている形状のリードフレーム３である。
さらに、図２５のリードフレーム３の形状は、図２２の吊りピンおよびダイパッドの縁（端部）の曲げ部３ｎ（Ａ部、Ｂ部）と、図２３のダイパッドの他の縁（他の端部）の折り曲げ部３ａｇ（Ｑ部、Ｒ部）とを組み合わせたものである。
これにより、ダイパッドそのものの剛性を高めることができるとともに、吊りピンの剛性も高めることができる。
その結果、ダイボンディング工程やワイヤボンディング工程等におけるダイパッド３ａの上下動（振動）を低減することができる。さらに、樹脂封入時の図６に示す樹脂成形金型９の下型９ａや上型９ｂのそれぞれの合わせ面の形状を吊りピンの曲げ部３ｎの形状に対応させることにより、樹脂封入工程における樹脂注入時のダイパッドの上下動（振動）も低減することができる。
以上により、半導体装置の信頼性の向上を図ることができる。
なお、ダイパッドの縁（端部）の折り曲げ部３ａｇや曲げ部３ｎ、また吊りピンの曲げ部３ｎは、何れか１つのダイパッドもしくは吊りピンに形成されていてもよく、あるいは複数のダイパッドもしくは吊りピンに形成されていてもよい。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、半導体装置の一例としてＳＯＰを取り上げて説明したが、上記半導体装置は、複数のダイパッドとこれらのダイパッドを支持する複数の吊りピンを備えた半導体装置であれば、他の半導体装置であってもよい。すなわち、ＳＯＰ以外のディスクリート品であってもよく、さらにＱＦＮ（Quad Flat Non-leaded Package) やＱＦＰ（Quad Flat Package)等の半導体装置であってもよい。
１ 半導体チップ
１ａ 表面（主面）
１ｂ 裏面
１ｃ 電極パッド
１ｄ 半導体素子
２ 半導体チップ
２ａ 表面（主面）
２ｂ 裏面
２ｃ 電極パッド
２ｄ 半導体素子
３ リードフレーム
３ａ ダイパッド
３ａａ 上面
３ａｂ 下面
３ａｃ 第１辺
３ａｄ 第２辺
３ａｅ 第３辺
３ａｆ 第４辺
３ａｇ 折り曲げ部
３ｂ インナリード
３ｃ アウタリード
３ｄ 第１吊りピン
３ｅ 第２吊りピン
３ｆ 第３吊りピン
３ｇ タイバー
３ｈ ダイパッド
３ｈａ 上面
３ｈｂ 下面
３ｈｃ 第１辺
３ｈｄ 第２辺
３ｈｅ 第３辺
３ｈｆ 第４辺
３ｉ 第１吊りピン
３ｊ 第２吊りピン
３ｋ 第３吊りピン
３ｍ 第４吊りピン
３ｎ 曲げ部
３ｐ 溝部
３ｑ 枠部
３ｒ 引きちぎり部
４ 封止体
５ ダイボンド材
６ ワイヤ
７ ＳＯＰ（半導体装置）
８ 封止用樹脂
８ａ 樹脂流れ
９ 樹脂成形金型
９ａ 下型
９ｂ 上型
９ｃ キャビティ
９ｄ ゲート
１０ タイバーカットパンチ
１１ ブロック材
１２ 隙間

Claims (15)

  1. （ａ）上面の平面視が四角形を成す複数のダイパッドと、前記複数のダイパッドのそれぞれを支持する複数の吊りピンと、前記複数のダイパッドの周囲に配置された複数のインナリードと、前記複数のインナリードのそれぞれと繋がる複数のアウタリードと、前記複数のアウタリードを連結するタイバーと、を備えたリードフレームを準備する工程と、
    （ｂ）前記（ａ）工程の後、主面、前記主面に形成された複数の電極パッド、および前記主面と反対側の裏面を有する半導体チップを前記複数のダイパッドの前記上面上に搭載する工程と、
    （ｃ）前記（ｂ）工程の後、前記半導体チップの前記複数の電極パッドと前記複数のインナリードをそれぞれ複数のワイヤを介して電気的に接続する工程と、
    （ｄ）前記（ｃ）工程の後、前記複数の吊りピン、前記複数のインナリード、前記半導体チップおよび前記複数のワイヤを封止する封止体を形成する工程と、
    を有し、
    前記複数のダイパッドのそれぞれは、横並びで配置され、
    前記複数の吊りピンは、前記アウタリードに繋がる第１吊りピンと、前記複数のインナリードのうちの何れか２本の間に配置され、かつ前記タイバーに繋がる第２吊りピンと、前記第１吊りピンおよび前記第２吊りピンがそれぞれ繋がる前記ダイパッドの辺とは異なる辺に繋がる第３吊りピンとを含み、
    前記第１、第２および第３吊りピンのそれぞれは、前記複数のダイパッドのそれぞれと一体に形成されている半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記（ｄ）工程の後、前記タイバーを切断する際に、前記第２吊りピンを同時に切断する半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記（ｄ）工程で、前記封止体を形成する封止用樹脂の樹脂成形金型への注入圧力によって前記タイバーを押圧して前記第２吊りピンを引きちぎり、その後、前記第２吊りピンの先端を前記封止用樹脂で覆う半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記封止用樹脂を前記樹脂成形金型内に注入する前に、前記タイバーと隙間を設けてブロック材を配置し、その後、前記封止用樹脂を注入する半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記第２吊りピンに溝部もしくは段差部が形成されている半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記ダイパッドが２つ設けられ、前記２つのダイパッドのそれぞれに繋がる２つの前記第２吊りピンが隣り合って配置されている半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記２つのダイパッドのそれぞれは、相互に対向し、かつ前記第１、第２および第３吊りピンの何れも繋がっていない辺を有している半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記複数のダイパッドのうちの何れかを支持し、かつ前記タイバーに繋がる第４吊りピンを有している半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記複数のダイパッドのそれぞれの縁に折り曲げ部が形成されている半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記第１、第２および第３吊りピンの少なくとも何れかの吊りピンに曲げ部が形成されている半導体装置の製造方法。
  11. 上面および前記上面と反対側の下面を有し、平面視で前記上面が四角形を成す複数のダイパッドと、
    前記複数のダイパッドのそれぞれを支持する複数の吊りピンと、
    前記複数のダイパッドの周囲に配置された複数のインナリードと、
    前記複数のインナリードのそれぞれと繋がる複数のアウタリードと、
    主面および前記主面と反対側の裏面を有し、前記主面に複数の電極パッドが形成され、かつ前記裏面が前記ダイパッドの前記上面と対向するように前記ダイパッド上に搭載された半導体チップと、
    前記半導体チップの前記複数の電極パッドと前記複数のインナリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記複数の吊りピン、前記複数のインナリード、前記半導体チップおよび前記複数のワイヤを封止する封止体と、
    を有し、
    前記複数のダイパッドのそれぞれは、横並びで配置され、
    前記複数の吊りピンは、前記アウタリードに繋がる第１吊りピンと、前記複数のインナリードのうちの何れか２本の間に配置された第２吊りピンと、前記第１吊りピンおよび前記第２吊りピンがそれぞれ繋がる前記ダイパッドの辺とは異なる辺に繋がる第３吊りピンとを含み、
    前記第１、第２および第３吊りピンのそれぞれは、前記複数のダイパッドのそれぞれと一体に形成されている半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第２吊りピンは、前記封止体の内部で終端している半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記第２吊りピンの先端は、前記封止体の内部に埋め込まれている半導体装置。
  14. 請求項１１に記載の半導体装置において、
    前記複数のダイパッドのそれぞれの縁に折り曲げ部が形成されている半導体装置。
  15. 請求項１４に記載の半導体装置において、
    前記第１、第２および第３吊りピンの少なくとも何れかの吊りピンに曲げ部が形成されている半導体装置。
JP2012197142A 2012-09-07 2012-09-07 半導体装置の製造方法および半導体装置 Expired - Fee Related JP6178555B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012197142A JP6178555B2 (ja) 2012-09-07 2012-09-07 半導体装置の製造方法および半導体装置
US13/968,289 US8872316B2 (en) 2012-09-07 2013-08-15 Manufacturing method of semiconductor device and semiconductor device
KR1020130102184A KR20140032889A (ko) 2012-09-07 2013-08-28 반도체 장치의 제조 방법 및 반도체 장치
CN201310403642.1A CN103681379B (zh) 2012-09-07 2013-09-06 半导体装置的制造方法和半导体装置
US14/494,010 US9076777B2 (en) 2012-09-07 2014-09-23 Manufacturing method of semiconductor device and semiconductor device
US14/727,046 US9385071B2 (en) 2012-09-07 2015-06-01 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197142A JP6178555B2 (ja) 2012-09-07 2012-09-07 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2014053461A true JP2014053461A (ja) 2014-03-20
JP6178555B2 JP6178555B2 (ja) 2017-08-09

Family

ID=50232441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197142A Expired - Fee Related JP6178555B2 (ja) 2012-09-07 2012-09-07 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (3) US8872316B2 (ja)
JP (1) JP6178555B2 (ja)
KR (1) KR20140032889A (ja)
CN (1) CN103681379B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161084A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 リードフレーム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178555B2 (ja) * 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
CN108352364B (zh) * 2015-09-01 2021-07-13 马科技术解决方案控股公司 空气腔封装
US10103072B2 (en) * 2016-08-18 2018-10-16 Semiconductor Components Industries, Llc Damaging components with defective electrical couplings
TWI662683B (zh) * 2017-11-14 2019-06-11 矽萊克電子股份有限公司 電晶體之串聯裝置
CN108269778A (zh) * 2018-01-09 2018-07-10 深圳电通纬创微电子股份有限公司 一种双基岛sop芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667763U (ja) * 1979-10-30 1981-06-05
JPH01108731A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp リードフレーム
JPH0165144U (ja) * 1987-10-21 1989-04-26
JPH0432540U (ja) * 1990-07-12 1992-03-17
JPH0817995A (ja) * 1994-06-27 1996-01-19 Nec Corp 半導体装置用リードフレーム
JP2010080914A (ja) * 2008-08-29 2010-04-08 Sanyo Electric Co Ltd 樹脂封止型半導体装置とその製造方法、リードフレーム
WO2012053205A1 (ja) * 2010-10-21 2012-04-26 パナソニック株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667763A (en) 1979-11-08 1981-06-08 Toshiba Corp Voltage detecting circuit for electric power converter
JPH08264685A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
US5682673A (en) * 1995-04-17 1997-11-04 Ipac, Inc. Method for forming encapsulated IC packages
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
DE19808193B4 (de) 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP6178555B2 (ja) * 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667763U (ja) * 1979-10-30 1981-06-05
JPH01108731A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp リードフレーム
JPH0165144U (ja) * 1987-10-21 1989-04-26
JPH0432540U (ja) * 1990-07-12 1992-03-17
JPH0817995A (ja) * 1994-06-27 1996-01-19 Nec Corp 半導体装置用リードフレーム
JP2010080914A (ja) * 2008-08-29 2010-04-08 Sanyo Electric Co Ltd 樹脂封止型半導体装置とその製造方法、リードフレーム
WO2012053205A1 (ja) * 2010-10-21 2012-04-26 パナソニック株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161084A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 リードフレーム

Also Published As

Publication number Publication date
CN103681379A (zh) 2014-03-26
CN103681379B (zh) 2017-09-08
US8872316B2 (en) 2014-10-28
US9385071B2 (en) 2016-07-05
US9076777B2 (en) 2015-07-07
KR20140032889A (ko) 2014-03-17
US20150262923A1 (en) 2015-09-17
US20140070389A1 (en) 2014-03-13
US20150008569A1 (en) 2015-01-08
JP6178555B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6178555B2 (ja) 半導体装置の製造方法および半導体装置
US7943431B2 (en) Leadless semiconductor package and method of manufacture
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP5618873B2 (ja) 半導体装置の製造方法
JP2010177510A (ja) 半導体装置およびその製造方法
JP2005079372A (ja) 樹脂封止型半導体装置とその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
KR19980015059A (ko) 리드 프레임을 이용한 칩 스케일 패키지 제조 방법
JP6357415B2 (ja) 半導体装置の製造方法
KR100961602B1 (ko) 반도체장치 및 그 제조방법
JP5767294B2 (ja) 半導体装置
JP2008288304A (ja) モールドパッケージ
JP2012109435A (ja) 半導体装置の製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP5184558B2 (ja) 半導体装置
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP2009158978A (ja) 半導体装置の製造方法
US20150028468A1 (en) Non-leaded type semiconductor package and method of assembling same
JP6264193B2 (ja) モールドパッケージ
JP2014112714A (ja) 半導体装置
JP3791751B2 (ja) 光結合素子の製造方法
JP2723855B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170714

R150 Certificate of patent or registration of utility model

Ref document number: 6178555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees